JPH03101518A - 負荷駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えばオルタネータ用レギュレータ集積回路
に使用される負荷駆動回路に係り、特に負荷接地方式の
負荷駆動回路に関する。

（従来の技術） 第８図は、従来のオルタネータ用レギュレータ集積回路
に形成された負荷駆動回路を示している。即ち、第８図
の負荷駆動回路は、バイポーラパワートランジスタを用
いた出力トランジスタ８１と、この出力トランジスタ８
１をスイッチング駆動する出力トランジスタ駆動回路８
２と、フライホイールダイオード８３とを有し、出力ト
ランジスタ８１の出力端子（集積回路８０の出力端子８
４）と集積回路８０の電源端子８５との間に負荷、例え
ば発電機の駆動コイル（フィールドコイル）８６が接続
されている。なお、８７は集積回路８０の接地端子、８
８は集積回路外部の直流電源、８９は集積回路外部の接
地端子である。

上記したような出力トランジスタ接地方式（ローサイド
スイッチ型）の負荷駆動回路は、集積回路８０の接地端
子８７が断線等の理由により集積回路外部の接地端子８
９からはずれた場合、出力トランジスタ８１がオン・オ
フの状態に関係なく負荷電流が遮断されるので、負荷８
６の駆動が停止されるようになる。

一方、第９図の負荷駆動回路は、パワーＭＯＳトランジ
スタを用いた出力トランジスタ９１と、この出力トラン
ジスタ９１をスイッチング駆動する出力トランジスタ駆
動回路９２と、フライホイールダイオード９３とを有し
、出力トランジスタ９１の出力端子（集積回路９０の出
力端子９４）と集積回路外部の接地端子９９との間に負
荷、例えば発電機の駆動コイル（フィールドコイル）９
６が接続されている。なお、９５は集積回路９０の電源
端子、９７は集積回路９０の接地端子、９８は集積回路
外部の直流電源である。

上記したような負荷接地方式（ハイサイドスイッチ型）
の負荷駆動回路は、負荷９６の取り扱いの容易さとか回
路の小型化が可能である等の利点を有するが、集積回路
９０の接地端子９７が断線等の理由により集積回路外部
の接地端子９９からはずれた場合に出力トランジスタ９
１はオフ状態にならず、集積回路９０の出力端子（負荷
接続端子）９４と集積回路外部の接地端子９９との間に
高い出力電圧（動作電源が１４Ｖの場合、出力電圧は１
０ｖで一定であった。）が現われ、負荷駆動回路の制御
が不能になり、負荷駆動回路および負荷側の機器が暴走
する危険性が非常に高い。

（発明が解決しようとする課題） 上記したように従来の集積回路化された負荷接地方式の
負荷駆動回路は、集積回路の接地端子が集積回路外部の
接地端子からはずれた場合に出力トランジスタがオフ状
態にならないので、負荷駆動回路の制御が不能になり、
負荷駆動回路および負荷側機器が誤動作や暴走を起こす
危険性が非常に高いという問題がある。

本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、集積回路の接地端子が集積回路外部の接地端
子からはずれた場合における負荷駆動回路および負荷側
機器の誤動作や暴走の発生を防止でき、極めて安全性の
高い負荷接地方式の負荷駆動回路を提供することにある
。

［発明の構成］ （課題を解決するための手段） 本発明は、出力スイッチング素子と、この出力スイッチ
ング素子をスイッチング駆動すると共に電源電圧低下検
出時に出力スイッチング素子をオフ状態に制御する出力
トランジスタ駆動回路と、上記出力スイッチング素子の
出力端子と接地端子との間に接続されたフラ・イホイー
ルダイオードとを有し、少なくとも上記出力スイッチン
グ素子および出力トランジスタ駆動回路が集積回路化さ
れた負荷接地方式の負荷駆動回路において、さらに、集
積回路の接地端子と集積回路外部の接地端子との接続が
はずれた時を検出して前記出力スイッチング素子をオフ
状態に制御する保護回路を集積回路に内蔵することを特
徴とする。

（作　用） 集積回路の接地端子と集積回路外部の接地端子との接続
がはずれた時には、先ず、出力スイッチング素子の制御
入力端子が電位的に浮遊状態になり、出力スイッチング
素子の出力端子の電位が上昇する。集積回路内部の接地
配線に流れる消費電流は、フライホイールダイオードか
ら負荷を通して集積回路外部の接地端子に流れるので、
集積回路内部の接地電位としては、出力スイッチング素
子の出力端子の電位よりもフライホイールダイオードの
順方向電圧骨だけ高い電位が生じる。

この時、集積回路内部では、接地電位が上昇したのでは
なく疑似的に電源電位が低下したことと同じになり、電
源低下時検出信号が発生し、この検出信号により出力ス
イッチング素子がオフ状態になるように制御される。出
力スイッチング素子がオフ状態になると、フライホイー
ルダイオードが本来の働き（逆起電圧を抑える働き）を
しなくなり、負荷に生じる逆起電圧によって出力スイッ
チング素子の出力端子の電位が負側に大きく引っ張られ
る。この時、集積回路内部の接地電位も負側に大きく引
っ張られることにより、保護回路を作動させ、出力スイ
ッチング素子をオフ状態に制御する。

これにより、集積回路の接地端子が集積回路外部の接地
端子からはずれた場合における負荷駆動回路および負荷
の誤動作や暴走の発生が防止される。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図は、オルタネータ用レギュレータ集積回路に形成
された負荷接地方式の負荷駆動回路１０およびこれに接
続された負荷、例えば発電機の駆動コイル（フィールド
コイル）２０を示している。

即ち、第１図の負荷駆動回路１０は、出力スイッチング
素子１１（パワーＭＯＳトランジスタあるいはバイポー
ラパワートランジスタのいずれでもよいが、本例ではパ
ワーＭＯＳトランジスタを示す。）と、この出力スイッ
チング素子１１をスイッチング駆動すると共に電源電圧
低下検出時に出力スイッチング素子１１をオフ状態に制
御する出力トランジスタ駆動回路１２と、出力スイッチ
ング素子１１の出力端子（集積回路の出力端子）１３と
集積回路の接地端子１４との間に接続されたフライホイ
ールダイオード１５と、上記集積回路の接地端子１４と
集積回路外部の接地端子２１との接続がはずれた時を検
出して出力スイッチング素子１１を強制的にオフ状態に
制御する保護回路１６とを有する。出力スイッチング素
子１１の一端は、集積回路の電源端子１７を介して集積
回路外部の直流電源２２から電源電圧が供給されており
、この出力スイッチング素子１１の制御入力端子に出力
トランジスタ駆動回路１２からスイッチング駆動信号が
供給されており、この出力スイッチング素子１１の出力
端子（集積回路の出力端子）１３と集積回路外部の接地
端子２１との間に前記負荷２０が接続されている。

出力トランジスタ駆動回路１２は、出力スイッチング素
子１１のスイッチング駆動制御を行う主電子回路１８と
、電源電圧低下検出時に出力スイッチング素子１１をオ
フ状態に制御する電源低下時出力遮断回路１９とを有す
る。

保護回路１６は、集積回路の接地端子１４と集積回路外
部の接地端子２１との接続がはずれた時を検出して接地
端子はずれ検出信号を発生する接地端子はずれ検出回路
３１と、集積回路の接地端子１４と集積回路外部の接地
端子２１とが接続されている時を検出して接地端子はず
れ解除信号を発生する接地端子はずれ解除回路３２と、
これらの接地端子はずれ検出回路３１の出力信号および
接地端子はずれ解除回路３２の出力信号に基ずいて接地
端子はずれの有無を判定して接地端子はずれ判定信号を
発生する接地端子はずれ判定回路３３と、この接地端子
はずれ判定回路３３からの接地端子はずれ判定信号に基
ずいて出力スイッチング素子１１をオフ状態に制御する
入力信号遮断回路３４とを有する。

上記したような第１図の負荷駆動回路１０において、集
積回路の接地端子１４と集積回路外部の接地端子２１と
の接続がはずれた時には、先ず、出力スイッチング素子
１１の制御入力端子が電位的に浮遊状態になり、出力ス
イッチング素子１１の出力電位が上昇する。集積回路内
部の接地配線に流れる消費電流は、フライホイールダイ
オード１５から負荷２０を通して集積回路外部の接地端
子２１に流れるので、集積回路内部の接地電位としては
、出力スイッチング素子１１の出力電位よりもフライホ
イールダイオード１５の順方向電圧性だけ高い電位が生
じる。この時、集積回路内部では、接地電位が上昇した
のではなく疑似的に電源電位が低下したことと同じにな
り、電源低下時出力遮断回路１９の出力が“Ｌ”レベル
になり、出力スイッチング素子１１をオフ状態にする。

この出力スイッチング索子１１がオフ状態になると、フ
ライホイールダイオード１５が本来の働き（逆起電圧を
抑える働き）をしなくなり、負荷２０に生じる逆起電圧
によって出力スイッチング素子１１の出力電位が負側に
大きく引っ張られる。この時、集積回路内部の接地電位
も負側に大きく引っ張られるので、接地端子はずれ検出
回路３１が過電圧を検出して接地端子はずれ検出信号を
発生し、接地端子はずれ判定回路３３が接地端子はずれ
の判定を開始し、判定を終了したら接地端子はずれ解除
回路３２からの接地端子はずれ解除信号が入力するまで
の期間にわたって接地端子はずれ判定信号を発生し、こ
の接地端子はずれ判定信号に基ずいて入力信号遮断回路
３４が出力スイッチング素子１１をオフ状態に制御する
。

これにより、集積回路の接地端子１４が集積回路外部の
接地端子２１からはずれた場合における負荷駆動回路１
０および負荷側機器の誤動作や暴走の発生が防止される
。

第２図は、第１図の回路の一具体例を示している。主電
子回路１８は、集積回路の第１の電源端子１７１から入
力する第１の電源電圧ｖ１を安定化する電源電圧安定化
回路４１と、この電源電圧安定化回路４１により安定化
された電源電圧が供給され、スイッチング駆動信号を出
力するスイッチング駆動回路４２とを有する。

出力用のＮチャネルのパワーＭＯＳトランジスタ１１は
、第２の電源端子１７２から入力する第２の電源電圧ｖ
２がドレイン端子に供給されており、上記スイッチング
駆動回路４２から出力するスイッチング駆動信号がゲー
ト端子に供給されており、ソース端子が集積回路の出力
端子１３に接続されている。

電源低下時出力遮断回路１９は、電源電圧低下検出時を
検出してパワーＭＯＳトランジスタ１１をオフ状態に制
御するように構成されており、例えば図示のように、前
記電源電圧安定化回路４１により安定化された電源電圧
および集積回路の第２の電源端子１７２から入力する第
２の電源電圧ｖ２を検知し、電源電圧低下検出時に出力
制御用トランジスタ４３がオンになり、前記パワーＭＯ
Ｓトランジスタ１１のゲート端子電圧を低下させるよう
に構成されている。

なお、電源低下時出力遮断回路１９は、１個所だけでな
く、複数個所に設けてもよい。また、電源低下時出力遮
断回路１９は直接にパワーＭＯＳトランジスタ１１のゲ
ート端子電圧を制御しているが、負荷２０に逆起電圧が
生じるまでの時間的ばらつきを抑制するために、電源低
下時出力遮断回路１９の検出出力をラッチ回路（図示せ
ず）により−Ｈラッチし、このラッチ出力によりパワー
ＭＯＳ）ランジスタ１１のゲート端子電圧を一定時間低
く制御するようにしてもよい。

なお、上記したように主電子回路１８および電源低下時
出力遮断回路１９でそれぞれ使用されている第１の電源
電圧■１と第２の電源電圧ｖ２との関係は、Ｖｌ−Ｖ２
でもＶｌ＜Ｖ２でもよいが、Ｖｌ−Ｖ２の場合には第１
の電源端子１７１と第２の電源端子１７２とを共用する
ことができる。

接地端子はずれ検出回路３１は、第１の電源端子１７１
と集積回路の接地端子１４との間に、第１のツェナーダ
イオード４４、抵抗４５および４６が直列に接続され、
この抵抗４５および４６の接続点と集積回路の接地端子
１４との間に第２のツェナーダイオード４７が接続され
、この抵抗４５および４６の接続点が出力端となってい
る。

これにより、正常動作時には、第１の電源端子１７１と
接地端子はずれ検出回路３１の接地配線との間に第１の
ツェナーダイオード４４のツェナー電圧以上の電圧が印
加されないので、抵抗４５および４６に電流が流れず、
出力端は接地電位と同電位になり、″Ｌ°レベルを出力
する。これに対して、集積回路の接地端子１４と集積回
路外部の接地端子２１との接続がはずれた時には、この
時に生じる逆起電圧により集積回路の接地電位は負側に
大きく引っ張られるので、第１の電源端子１７１と接地
端子はずれ検出回路３１の接地配線との間に第１のツェ
ナーダイオード４４のツェナー電圧以上の電圧が印加さ
れ、抵抗４５および４６に電流が流れ、出力端に“Ｈ”
レベルの接地端子はずれ検出信号が出力される。第２の
ツェナーダイオード４７は、接地端子はずれ検出信号の
電圧値をそのツェナー電圧以下に抑える役割を有する。

接地端子はずれ解除回路３２は、前記電源電圧安定化回
路４１により安定化された電源電圧が抵抗４８を介して
ＮＰＮトランジスタ４９のコレクタに供給され、このＮ
ＰＮ　）ランジスタ４９のベースと集積回路の接地端子
１４との間に抵抗５０が接続されてなり、このＮＰＮ　
トランジスタ４９のエミッタは集積回路の出力端子１３
に接続され、このＮＰＮ　）ランジスタ４９のコレクタ
が出力端となっている。これにより、集積回路の接地端
子１４と集積回路外部の接地端子２１との接続がはずれ
た時には、フライホイールダイオード１５１；順方向電
流が流れて順方向電圧降下が生じているので、ＮＰＮ）
ランジスタ４９がオンになり、抵抗４８に電圧降下が生
じ、“Ｌ″レベル接地端子はずれ解除信号が出力端に出
力する。これに対して、フライホイールダイオード１５
に順方向電流が流れなくなった時（正常動作時であって
も、パワーＭＯＳトランジスタ１１が遮断した場合に負
荷２０に蓄えられたエネルギーを逃がすためにフライホ
イールダイオード１５に順方向電流が流れる。そして、
負荷２０に蓄えられたエネルギーがなくなると、フライ
ホイールダイオード１５に順方向電流が流れなくなる。

また、正常動作時でパワーＭＯＳトランジスタ１１が導
通している場合は、フライホイールダイオード１５に順
方向電流は流れない。）、ＮＰＮ）ランジスタ４９がオ
フになり、電源電圧安定化回路４１からの“Ｈ”レベル
が出力端に出力する。

接地端子はずれ判定回路３３は、カウンタ５１と、この
カウンタ５１の出力がクロック入力端子ＣＬに人力し、
前記接地端子はずれ解除回路３２の出力信号がリセット
入力端子Ｒに入力し、上記接地端子はずれ解除回路３２
の出力信号がインバータ５２により反転された信号がデ
ータ入力端子りに入力するラッチ用り型フリップフロッ
プ回路５３と、このラッチ用り型フリップフロップ回路
５３の出力および反転出力が入力するＣＭＯＳバッファ
回路５４とを有し、このＣＭＯＳバッファ回路５４から
接地端子はずれ判定信号が出力する。

上記カウンタ５１は、例えば第３図に示すように、接地
端子はずれ検出回路３１からの“Ｈ”レベルの接地端子
はずれ検出信号が３回入力したこと、もしくは３クロッ
ク以上の長さにわたって入力したことをカウントするよ
うに構成されており、カウンタ用の二段のＤ型フリップ
フロップ回路５５・・・と、カウンタ構成のナントゲー
ト５６・・・と、デコーダ用のノアゲート５７と、イン
バータ５８とを有する。そして、上記り型フリップフロ
ップ回路５５・・・の各クロック入力端子ＣＬにクロッ
ク信号が入力すると共に各リセット入力端子Ｒに前記接
地端子はずれ解除回路３２の出力信号が入力し、前記接
地端子はずれ検出回路３１の出力信号およびこの信号が
インバータ５８により反転された信号がカウンタ構成の
ナントゲート５６・・・の−部に入力し、Ｄ型フリップ
フロップ回路５５・・・の出力および反転出力がカウン
タ構成のナントゲート５６・・・の一部に入力し、Ｄ型
フリップフロップ回路５５・・・の各反転出力がデコー
ダ用のノアゲート５７に入力している。

上記接地端子はずれ判定回路３３においては、正常動作
時の初期状態においては、接地端子はずれ解除回路３２
の出力信号が“Ｈ″レベル接地端子はずれ解除信号にな
っているので、カウンタ用り型フリップフロップ回路５
５・・・およびラッチ用り型フリップフロップ回路５３
はそれぞれリセットされた状態であり、ラッチ用り型フ
リップフロップ回路５３の出力および反転出力が対応し
て°Ｌ“Ｈ”状態であり、ＣＭＯＳバッファ回路５４の
出力信号が“Ｌ”レベルになっている。

また、正常動作時においては、パワーＭＯＳトランジス
タ１１および負荷２０およびフライホイールダイオード
１５の状態により接地端子はずれ解除回路３２の出力信
号は“Ｈ“Ｌ”　レベルに変化するが、接地端子はずれ
検出回路３１の出力信号が“Ｌルーベルになっているの
で、カウンタ用り型フリップフロップ回路５５・・・お
よびラッチ用り型フリップフロップ回路５３の出力は変
化せず、ＣＭＯＳバッファ回路５４の出力信号は、接地
端子はずれ解除回路３２の出力信号が“Ｌ”レベルにな
っても変化しない。この状態において、集積回路の接地
端子１４と集積回路外部の接地端子２１との接続がはず
れると、接地端子はずれ解除回路３２の出力信号が“Ｌ
”レベルになり、カウンタ用り型フリップフロップ回路
５５・・・およびラッチ用り型フリップフロップ回路５
３は、各クロック入力毎にデータ人力りを読み込むこと
が可能な状態になっており、接地端子はずれ検出回路３
１の“Ｈ”レベルの接地端子はずれ検出信号が入力する
。そして、その入力回数がカウンタ構成のナントゲート
５６・・・およびカウンタ用り型フリップフロップ回路
５５・・・によりカウントされ、本例では“Ｈ“レベル
の接地端子はずれ検出信号が３回入力する、もしくは３
クロック以上の長さにわたって入力すると、デコーダ用
のノアゲート５７の出力信号が“Ｈ”になり、ラッチ用
り型フリップフロップ回路５４がラッチ動作を行い、そ
の出力および反転出力が対応して“Ｈ”Ｌ＃状態になり
、ＣＭＯＳバッファ回路５４の出力信号が“Ｈ°レベル
の接地端子はずれ判定信号になる。この後、接地端子は
ずれの状態が解除されると、接地端子はずれ解除回路３
２の出力信号がＨ”レベルの接地端子はずれ解除信号に
なるので、カウンタ用り型フリップフロップ回路５５・
・・およびラッチ用り型フリップフロップ回路５３はそ
れぞれ再びリセットされ、ラッチ用り型フリップフロッ
プ回路５３の出力および反転出力が対応して“Ｌｏ　　
“Ｈ”状態になり、ＣＭＯＳバッファ回路５４の出力信
号が“Ｌ”レベルになる。

なお、上記カウンタ５１が接地端子はずれ判定を終了す
るためのカウント数は３に限らず、任意のカウント数で
接地端子はずれ判定を終了するように変更してもよく、
カウント数を例えば１とするならば、カウンタ５１に代
えてラッチ回路やセット・リセット機能付きラッチ回路
を用いてもよい。

前記入力信号遮断回路３４は、前記パワーＭＯＳ）ラン
ジスタ１１のゲート端子と接地端子との間に、抵抗６１
およびＮチャネルＭＯＳトランジスタ６２が直列に接続
され、このＭＯＳトランジスタ６２のゲート端子に前記
接地端子はずれ判定回路３３の出力信号が人力する。従
って、正常動作時の初期状態においては、接地端子はず
れ判定回路３３の出力信号が“Ｌ゛レベルなっているの
で、上記ＭＯ３）ランジスタロ２がオフになっている。

この後、集積回路の接地端子１４と集積回路外部の接地
端子２１との接続がはずれた時には、接地端子はずれ判
定回路３３の出力信号が“Ｈ”レベルの接地端子はずれ
判定信号になるので、上記ＭＯＳトランジスタ６２がオ
ンになり、パワーＭＯＳ）ランジスタ１１のゲート端子
電圧を低下させてパワーＭＯ８）ランジスタ１１をオフ
状態に制御し、保護状態となる。この後、接地端子はず
れの状態が解除されると、接地端子はずれ判定回路３３
の出力信号が再び“Ｌ”レベルになるので、上記ＭＯ３
）ランジスタロ２が再びオフ状態に復帰し、パワーＭＯ
Ｓ）ランジスタ１１の保護状態を解除する。

ここで、上記実施例における効果について説明する。保
護回路１６は有さずに電源低下時出力遮断回路１９を有
する場合には、動作電源が１４Ｖとすると、集積回路の
接地端子１４と集積回路外部の接地端子２１との接続が
はずれた時の集積回路の電源端子１７と接地端子１４と
の間の電圧は第４図に示すようになり、集積回路の出力
端子（負荷接続端子）１３と集積回路外部の接地端子２
１との間の出力電圧は第５図に示すようになり、従来例
の第８図の負荷接地方式の負荷駆動回路（電源低下時出
力遮断回路１９を有さない場合、出力電圧が１０ｖ一定
）よりも改善されている。

さらに、本実施例のように、電源低下時出力遮断回路１
９および保護回路１６を有する場合には、動作電源が１
４Ｖとすると、集積回路の接地端子１４と集積回路外部
の接地端子２１との接続がはずれた時の出力端子（負荷
接続端子）１３と集積回路外部の接地端子２１との間の
出力電圧は第６図あるいは第７図に示すようになった。

ここで、Ｔａは接地端子はずれ発生時点を表わしており
、第６図は、負荷２０の逆起電圧が小さい場合（接地端
子はずれ検出信号のパルス幅が狭い。）に対応してカウ
ンタ５１が接地端子はずれ判定を終了するためのカウン
ト数を３に設定した場合を示しており、第７図は、負荷
２０の逆起電圧が大きい場合（接地端子はずれ検出信号
のパルス幅が十分に広い。）に対応してカウンタ５１が
接地端子はずれ判定を終了するためのカウント数を１に
設定した場合を示している。

なお、上記実施例では、フライホイールダイオード１５
を集積回路に内蔵したが、フライホイールダイオード１
５の接地端子側の電位を集積回路内部の接地端子１４の
電位と共有する場合には、フライホイールダイオード１
５を集積回路外部に接続してもよい。

［発明の効果］ 上述したように本発明によれば、集積回路の接地端子が
外部の接地端子からはずれた場合における負荷駆動回路
および負荷側機器の誤動作や暴走の発生を防止するため
の保護回路を有し、極めて安全性の高い負荷接地方式の
負荷駆動回路を実現できる。

【図面の簡単な説明】

第１図は本発明の負荷駆動回路の一実施例を示すブロッ
ク図、第２図は第１図の回路の一具体例を示す回路図、
第３図は第２図中の接地端子はずれ判定回路の一具体例
を示す回路図、第４図および第５図は第１図中の電源低
下時出力遮断回路を有する場合に集積回路の接地端子と
集積回路外部の接地端子との接続がはずれた時の集積回
路の電源端子・接地端子間電圧および出力端子・集積回
路外部接地端子間の出力電圧を示す波形図、第６図は第
２図中の保護回路のカウンタのカウント数を３に設定し
た場合に集積回路の接地端子と集積回路外部の接地端子
との接続がはずれた時の出力端子・集積回路外部接地端
子間の出力電圧を示す波形図、第７図は第２図中の保護
回路のカウンタのカウント数を１に設定した場合に集積
回路の接地端子と集積回路外部の接地端子との接続がは
ずれた時の出力端子・集積回路外部接地端子間の出力電
圧を示す波形図、第８図は従来の出力トランジスタ接地
方式の負荷駆動回路を示す回路図、第９図は従来の負荷
接地方式の負荷駆動回路を示す回路図である。 １０・・・負荷駆動回路、１１・・・出力スイッチング
素子（パワーＭＯＳトランジスタあるいはバイポーラパ
ワートランジスタ）　　１２・・・出力トランジスタ駆
動回路、１３・・・出力スイッチング素子の出力端子（
集積回路の出力端子）、１４・・・集積回路の接地端子
、１５・・・フライホイールダイオード、１６・・・保
護回路、１７，１７１゜１７２・・・集積回路の電源端
子、１８・・・主電子回路、１９・・・電源低下時出力
遮断回路、２０・・・負荷、２１・・・集積回路外部の
接地端子、２２・・・集積回路外部の直流電源、３１・
・・接地端子はずれ検出回路、３２・・・接地端子はず
れ解除回路、３３・・・接地端子はずれ判定回路、３４
・・・入力信号遮断回路、４１・・・電源電圧安定化回
路、４２・・・スイッチング駆動回路、４３・・・出力
制御用トランジスタ、４４゜４７・・・ツェナーダイオ
ード、４５，４６．４８゜５０．６１・・・抵抗、４９
・・・ＮＰＮ　）ランジスタ、５１・・・カウンタ、５
２．５８・・・インバータ、５３・・・ラッチ用り型フ
リップフロップ回路、５４・・・ＣＭ　ＯＳ　ｌ＜ッフ
ァ回路、５５・・・カウンタ用のＤ型フリップフロップ
回路、５６・・・カウンタ構成のナントゲート、５７・
・・デコーダ用のノアゲート、６２・・・ＮチャネルＭ
Ｏ３）ランジスタ。

Claims (2)

【特許請求の範囲】
1. （１）出力スイッチング素子と、この出力スイッチング
   素子をスイッチング駆動すると共に電源電圧低下検出時
   に出力スイッチング素子をオフ状態に制御する出力トラ
   ンジスタ駆動回路と、前記出力スイッチング素子の出力
   端子と接地端子との間に接続されたフライホィールダイ
   オードとを有し、少なくとも前記出力スイッチング素子
   および出力トランジスタ駆動回路が集積回路化された負
   荷接地方式の負荷駆動回路において、 さらに、集積回路の接地端子と集積回路外部の接地端子
   との接続がはずれた時を検出して前記出力スイッチング
   素子をオフ状態に制御する保護回路を集積回路に内蔵す
   る ことを特徴とする負荷駆動回路。
2. （２）前記保護回路は、集積回路の接地端子と集積回路
   外部の接地端子との接続がはずれた時を検出して接地端
   子はずれ検出信号を発生する接地端子はずれ検出回路と
   、集積回路の接地端子と集積回路外部の接地端子とが接
   続されている時を検出して接地端子はずれ解除信号を発
   生する接地端子はずれ解除回路と、これらの接地端子は
   ずれ検出回路の出力信号および接地端子はずれ解除回路
   の出力信号に基ずいて接地端子はずれの有無を判定して
   接地端子はずれ判定信号を発生する接地端子はずれ判定
   回路と、この接地端子はずれ判定回路からの接地端子は
   ずれ判定信号に基ずいて前記出力スイッチング素子をオ
   フ状態に制御する入力信号遮断回路とを有することを特
   徴とする請求項１記載の負荷駆動回路。