JPH05260652A - 電源逆接続防止回路 - Google Patents
電源逆接続防止回路Info
- Publication number
- JPH05260652A JPH05260652A JP4055008A JP5500892A JPH05260652A JP H05260652 A JPH05260652 A JP H05260652A JP 4055008 A JP4055008 A JP 4055008A JP 5500892 A JP5500892 A JP 5500892A JP H05260652 A JPH05260652 A JP H05260652A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- reverse connection
- connection prevention
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は電源逆接続防止回路に関し、電源順
接続時の電源逆接続防止回路による電圧降下を小さくす
ることができ、電源逆接続時には集積回路や電子回路等
に電流が流れ込まないようにそれを保護することがで
き、より低い電源電圧で所定の集積回路や電子回路等を
動作可能にすることを目的とする。 【構成】 電源逆接続防止回路２はトランジスタ６を有
し、このトランジスタ６は電源１の負荷３に対する順接
続時に導通状態にされ、電源１の負荷３に対する逆接続
時には遮断状態となるようトランジスタ６を動作させて
電源逆接続防止回路２を構成する。
接続時の電源逆接続防止回路による電圧降下を小さくす
ることができ、電源逆接続時には集積回路や電子回路等
に電流が流れ込まないようにそれを保護することがで
き、より低い電源電圧で所定の集積回路や電子回路等を
動作可能にすることを目的とする。 【構成】 電源逆接続防止回路２はトランジスタ６を有
し、このトランジスタ６は電源１の負荷３に対する順接
続時に導通状態にされ、電源１の負荷３に対する逆接続
時には遮断状態となるようトランジスタ６を動作させて
電源逆接続防止回路２を構成する。
Description
【０００１】
【産業上の利用分野】本発明は電源逆接続防止回路に関
し、特に集積回路チップの引き出し電極に本来印加すべ
き電圧とは逆極性の電圧が印加されても、内部の集積回
路にそれが印加されないようにするための電源逆接続防
止回路に係る。
し、特に集積回路チップの引き出し電極に本来印加すべ
き電圧とは逆極性の電圧が印加されても、内部の集積回
路にそれが印加されないようにするための電源逆接続防
止回路に係る。
【０００２】
【従来の技術】最近は乾電池やニッケルカドミウム電池
などを電源とするいろいろな小型の電子機器が多く用い
られている。これら電子機器の多くは乾電池が切れると
新しい乾電池に交換する必要がある。しかし、電気や機
械の知識に疎い人あるいはそそっかしい人は乾電池の極
性を間違えて乾電池をその収納部に装着してしまうこと
があり、電子機器を動作不能にしてしまうといった事故
を起こすことがあった。
などを電源とするいろいろな小型の電子機器が多く用い
られている。これら電子機器の多くは乾電池が切れると
新しい乾電池に交換する必要がある。しかし、電気や機
械の知識に疎い人あるいはそそっかしい人は乾電池の極
性を間違えて乾電池をその収納部に装着してしまうこと
があり、電子機器を動作不能にしてしまうといった事故
を起こすことがあった。
【０００３】そこで、こうした事故を防止するために、
従来は、電子機器や電子回路に電源からダイオードを介
して給電するようにされていた。
従来は、電子機器や電子回路に電源からダイオードを介
して給電するようにされていた。
【０００４】
【発明が解決しようとする課題】従来の電源逆接続防止
手法にあっては、図９(a) に示すように電子回路Ｃに対
する電源Ｅの順接続の場合はダイオードＤに順方向電流
が流れるため電源Ｅから電子回路Ｃに給電することがで
きる。また、図９(b) に示すように電子回路Ｃに対する
電源Ｅの逆接続の場合には電子回路Ｃへの電流はダイオ
ードＤに阻止されて流れない。即ち、ダイオードＤは電
源逆接続防止素子として機能する。
手法にあっては、図９(a) に示すように電子回路Ｃに対
する電源Ｅの順接続の場合はダイオードＤに順方向電流
が流れるため電源Ｅから電子回路Ｃに給電することがで
きる。また、図９(b) に示すように電子回路Ｃに対する
電源Ｅの逆接続の場合には電子回路Ｃへの電流はダイオ
ードＤに阻止されて流れない。即ち、ダイオードＤは電
源逆接続防止素子として機能する。
【０００５】しかしながら、ダイオードＤに順方向電流
を流しているときにはダイオードＤの両端に一般に0.7
Ｖ程度の順方向電圧を生ずる。扱う電圧が高い場合には
0.7Ｖ程度の電圧降下は殆ど無視して差し支えないが、
例えば、１．２Ｖ程度の電源電圧を扱う場合、５８％も
高い電圧をダイオードＤを含む電子回路へ印加する必要
があり、例えば、予定では単三乾電池一本で動作するは
ずが、実際にはダイオードＤの順方向電圧が障害となっ
て電子回路が動作しないという事態を招来する問題があ
った。
を流しているときにはダイオードＤの両端に一般に0.7
Ｖ程度の順方向電圧を生ずる。扱う電圧が高い場合には
0.7Ｖ程度の電圧降下は殆ど無視して差し支えないが、
例えば、１．２Ｖ程度の電源電圧を扱う場合、５８％も
高い電圧をダイオードＤを含む電子回路へ印加する必要
があり、例えば、予定では単三乾電池一本で動作するは
ずが、実際にはダイオードＤの順方向電圧が障害となっ
て電子回路が動作しないという事態を招来する問題があ
った。
【０００６】そこで、本発明は前記従来の問題点を考慮
して、電源順接続時の電源逆接続防止回路による電圧降
下を小さくすることができ、電源逆接続時には集積回路
や電子回路等に電流が流れ込まないようにそれを保護す
ることができ、より低い電源電圧で所定の集積回路や電
子回路等を動作可能にすることを目的とする。
して、電源順接続時の電源逆接続防止回路による電圧降
下を小さくすることができ、電源逆接続時には集積回路
や電子回路等に電流が流れ込まないようにそれを保護す
ることができ、より低い電源電圧で所定の集積回路や電
子回路等を動作可能にすることを目的とする。
【０００７】
【課題を解決するための手段】図１は本発明の原理を説
明する構成図である。同図において、電源１はトランジ
スタ６を有する電源逆接続防止回路２を介して負荷３に
電流を流せるように構成してある。
明する構成図である。同図において、電源１はトランジ
スタ６を有する電源逆接続防止回路２を介して負荷３に
電流を流せるように構成してある。
【０００８】
【作用】電源１が図１に示す状態とは逆に接続された場
合、即ち、電源逆接続防止回路２のトランジスタ６に逆
方向電圧が印加されるときには、負荷３への電流はトラ
ンジスタ６に阻止されて流れない。
合、即ち、電源逆接続防止回路２のトランジスタ６に逆
方向電圧が印加されるときには、負荷３への電流はトラ
ンジスタ６に阻止されて流れない。
【０００９】電源１が図１に示す状態、即ち、トランジ
スタ６に順方向電圧が印加されるときには、負荷３へは
トランジスタ６を介して電流が流れる。そのとき、トラ
ンジスタ６における電圧降下は小さいので、電源１の端
子間電圧はより低い電圧で済むようになる。
スタ６に順方向電圧が印加されるときには、負荷３へは
トランジスタ６を介して電流が流れる。そのとき、トラ
ンジスタ６における電圧降下は小さいので、電源１の端
子間電圧はより低い電圧で済むようになる。
【００１０】
【実施例】以下、図面を参照しながら本発明の一実施例
について詳細に説明する。図２は本発明の電源逆接続防
止回路２に負荷となる電子回路４を接続した状態を示す
回路構成図である。同図において、プラス側の電源接続
端子５にはＰＮＰトランジスタ６のエミッタを接続して
あり、このＰＮＰトランジスタ６のコレクタは前記電子
回路４を介してグランド端子（マイナス側の電源接続端
子）７に接続してある。前記ＰＮＰトランジスタ６のベ
ースはベース電流設定用抵抗８を介して前記グランド端
子７に接続してある。なお、この回路全体は半導体集積
回路、例えば、バイポーラ集積回路のチップ内に形成さ
れている。
について詳細に説明する。図２は本発明の電源逆接続防
止回路２に負荷となる電子回路４を接続した状態を示す
回路構成図である。同図において、プラス側の電源接続
端子５にはＰＮＰトランジスタ６のエミッタを接続して
あり、このＰＮＰトランジスタ６のコレクタは前記電子
回路４を介してグランド端子（マイナス側の電源接続端
子）７に接続してある。前記ＰＮＰトランジスタ６のベ
ースはベース電流設定用抵抗８を介して前記グランド端
子７に接続してある。なお、この回路全体は半導体集積
回路、例えば、バイポーラ集積回路のチップ内に形成さ
れている。
【００１１】図３(a) は電源逆接続防止回路２を介して
電子回路４に電源１が順接続された様子を示す回路構成
図である。この状態において、前記ベース電流設定用抵
抗８は、前記ＰＮＰトランジスタ６のコレクタ・エミッ
タ間電圧が０．２Ｖ程度で前記ＰＮＰトランジスタ６が
飽和状態となるような抵抗値に設定している。従って、
この飽和状態にある前記ＰＮＰトランジスタ６での電圧
降下は略０．２Ｖであり、ダイオードの順方向電圧の
０．７Ｖに比べずっと小さい。
電子回路４に電源１が順接続された様子を示す回路構成
図である。この状態において、前記ベース電流設定用抵
抗８は、前記ＰＮＰトランジスタ６のコレクタ・エミッ
タ間電圧が０．２Ｖ程度で前記ＰＮＰトランジスタ６が
飽和状態となるような抵抗値に設定している。従って、
この飽和状態にある前記ＰＮＰトランジスタ６での電圧
降下は略０．２Ｖであり、ダイオードの順方向電圧の
０．７Ｖに比べずっと小さい。
【００１２】図３(b) は電源逆接続防止回路２を介して
電子回路４に電源１が逆接続された様子を示す回路構成
図である。このとき、前記ＰＮＰトランジスタ６は遮断
状態にされており、前記ＰＮＰトランジスタ６の耐圧に
依存するが、その耐圧を超えない限り電源１からの電流
は前記ＰＮＰトランジスタ６に阻止されて前記電子回路
４へは流れない。そのため、電源の逆接続に起因する前
記電子回路４の破壊を防ぐことができる。
電子回路４に電源１が逆接続された様子を示す回路構成
図である。このとき、前記ＰＮＰトランジスタ６は遮断
状態にされており、前記ＰＮＰトランジスタ６の耐圧に
依存するが、その耐圧を超えない限り電源１からの電流
は前記ＰＮＰトランジスタ６に阻止されて前記電子回路
４へは流れない。そのため、電源の逆接続に起因する前
記電子回路４の破壊を防ぐことができる。
【００１３】図４(a) はＰＮＰトランジスタのＩ−Ｖ特
性を示すグラフである。縦軸はコレクタ電流を示し、横
軸はコレクタ・エミッタ間の電圧である。前述の実施例
のものでは、コレクタ・エミッタ間の電圧が０．２Ｖで
飽和するように前記ベース電流設定用抵抗８の値を定め
ている。
性を示すグラフである。縦軸はコレクタ電流を示し、横
軸はコレクタ・エミッタ間の電圧である。前述の実施例
のものでは、コレクタ・エミッタ間の電圧が０．２Ｖで
飽和するように前記ベース電流設定用抵抗８の値を定め
ている。
【００１４】図４(b) はダイオードのＩ−Ｖ特性を示す
グラフである。縦軸は順方向電流を示し、横軸は順方向
印加電圧である。ダイオードにより若干異なるが概ねダ
イオードでの電圧降下は０．７Ｖ程度でＰＮＰトランジ
スタでの電圧降下よりも大きい。
グラフである。縦軸は順方向電流を示し、横軸は順方向
印加電圧である。ダイオードにより若干異なるが概ねダ
イオードでの電圧降下は０．７Ｖ程度でＰＮＰトランジ
スタでの電圧降下よりも大きい。
【００１５】図５は電源電圧の立ち上がり特性、従来の
ダイオードによる電源逆接続防止手法による電子回路へ
の印加電圧の立ち上がり特性及び本発明の電源逆接続防
止回路による電子回路への印加電圧の立ち上がり特性を
対比させて示すグラフである。
ダイオードによる電源逆接続防止手法による電子回路へ
の印加電圧の立ち上がり特性及び本発明の電源逆接続防
止回路による電子回路への印加電圧の立ち上がり特性を
対比させて示すグラフである。
【００１６】図５から明らかなように、本発明の電源逆
接続防止回路によれば、従来のダイオードによる電源逆
接続防止手法による場合に比べ０．５Ｖも電圧降下を小
さくすることが可能となる。
接続防止回路によれば、従来のダイオードによる電源逆
接続防止手法による場合に比べ０．５Ｖも電圧降下を小
さくすることが可能となる。
【００１７】本発明の電源逆接続防止回路は前記実施例
に示した構成以外に、例えば、図６、図７及び図８に示
す如く構成することができる。図６に示す構成はベース
電流設定用抵抗を用いずに、例えば、カレントミラー回
路等による定電流源９からベース電流を供給するように
したものである。
に示した構成以外に、例えば、図６、図７及び図８に示
す如く構成することができる。図６に示す構成はベース
電流設定用抵抗を用いずに、例えば、カレントミラー回
路等による定電流源９からベース電流を供給するように
したものである。
【００１８】図７に示す構成は電源逆接続防止回路２に
ＮＰＮトランジスタ６１を用い、このＮＰＮトランジス
タ６１とプラス側の電源接続端子５との間に電子回路４
を設けている。
ＮＰＮトランジスタ６１を用い、このＮＰＮトランジス
タ６１とプラス側の電源接続端子５との間に電子回路４
を設けている。
【００１９】図８に示す構成は電源逆接続防止回路２と
してＮＰＮトランジスタ６１を用い、このＮＰＮトラン
ジスタ６１とプラス側の電源接続端子５との間に電子回
路４を設けると共に定電流源９からベース電流を供給す
るようにしたものである。なお、電源逆接続防止回路２
を構成する素子としてはＦＥＴ等を用いることもでき
る。
してＮＰＮトランジスタ６１を用い、このＮＰＮトラン
ジスタ６１とプラス側の電源接続端子５との間に電子回
路４を設けると共に定電流源９からベース電流を供給す
るようにしたものである。なお、電源逆接続防止回路２
を構成する素子としてはＦＥＴ等を用いることもでき
る。
【００２０】
【発明の効果】以上、詳細に説明したように本発明によ
れば、電源逆接続時には集積回路内の他の電子回路や別
設される電子回路等に電流が流れ込まないようにそれを
保護することができ、電源順接続時は電源逆接続防止回
路での電圧降下を小さくすることが可能となり、より低
い電源電圧で集積回路内の他の電子回路や別設される電
子回路等を動作させることができる。
れば、電源逆接続時には集積回路内の他の電子回路や別
設される電子回路等に電流が流れ込まないようにそれを
保護することができ、電源順接続時は電源逆接続防止回
路での電圧降下を小さくすることが可能となり、より低
い電源電圧で集積回路内の他の電子回路や別設される電
子回路等を動作させることができる。
【図１】本発明の原理を説明する構成図である。
【図２】本発明の電源逆接続防止回路に負荷となる電子
回路を接続した状態を示す回路構成図である。
回路を接続した状態を示す回路構成図である。
【図３】(a) は電源逆接続防止回路を介して電子回路に
電源が順接続された様子を示す回路構成図である。(b)
は電源逆接続防止回路を介して電子回路に電源が逆接続
された様子を示す回路構成図である。
電源が順接続された様子を示す回路構成図である。(b)
は電源逆接続防止回路を介して電子回路に電源が逆接続
された様子を示す回路構成図である。
【図４】(a) はＰＮＰトランジスタのＩ−Ｖ特性を示す
グラフである。(b) はダイオードのＩ−Ｖ特性を示すグ
ラフである。
グラフである。(b) はダイオードのＩ−Ｖ特性を示すグ
ラフである。
【図５】電源電圧の立ち上がり特性、従来のダイオード
による電源逆接続防止手法による電子回路への印加電圧
の立ち上がり特性及び本発明の電源逆接続防止回路によ
る電子回路への印加電圧の立ち上がり特性を対比させて
示すグラフである。
による電源逆接続防止手法による電子回路への印加電圧
の立ち上がり特性及び本発明の電源逆接続防止回路によ
る電子回路への印加電圧の立ち上がり特性を対比させて
示すグラフである。
【図６】本発明の電源逆接続防止回路の他の実施例を示
す回路構成図である。
す回路構成図である。
【図７】本発明の電源逆接続防止回路の他の実施例を示
す回路構成図である。
す回路構成図である。
【図８】本発明の電源逆接続防止回路の他の実施例を示
す回路構成図である。
す回路構成図である。
【図９】(a) は従来の電源逆接続防止手法における電子
回路に電源が順接続された様子を示す回路構成図であ
る。(b) は従来の電源逆接続防止手法における電子回路
に電源が逆接続された様子を示す回路構成図である。
回路に電源が順接続された様子を示す回路構成図であ
る。(b) は従来の電源逆接続防止手法における電子回路
に電源が逆接続された様子を示す回路構成図である。
１ 電源 ２ 電源逆接続防止回路 ３ 負荷
Claims (1)
- 【請求項１】 負荷に対して直列にトランジスタを接続
し、電源の負荷に対する順接続時には、前記トランジス
タのベース又はゲートに順バイアス電圧を印加し、電源
の負荷に対する逆接続時には、前記トランジスタのベー
ス又はゲートに逆バイアス電圧を印加するよう構成した
ことを特徴とする電源逆接続防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4055008A JPH05260652A (ja) | 1992-03-13 | 1992-03-13 | 電源逆接続防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4055008A JPH05260652A (ja) | 1992-03-13 | 1992-03-13 | 電源逆接続防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05260652A true JPH05260652A (ja) | 1993-10-08 |
Family
ID=12986634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4055008A Withdrawn JPH05260652A (ja) | 1992-03-13 | 1992-03-13 | 電源逆接続防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05260652A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006178702A (ja) * | 2004-12-22 | 2006-07-06 | Ricoh Co Ltd | ボルテージレギュレータ回路 |
-
1992
- 1992-03-13 JP JP4055008A patent/JPH05260652A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006178702A (ja) * | 2004-12-22 | 2006-07-06 | Ricoh Co Ltd | ボルテージレギュレータ回路 |
| JP4587804B2 (ja) * | 2004-12-22 | 2010-11-24 | 株式会社リコー | ボルテージレギュレータ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237234Y2 (ja) | ||
| US4365170A (en) | Semiconductor switch | |
| US20020171298A1 (en) | Input protection circuit of a handheld electric device | |
| JPH02266712A (ja) | 半導体装置 | |
| KR980006248A (ko) | 고전압 보호회로를 갖는 집적회로 | |
| EP0166581A2 (en) | Cmos circuit overvoltage protection | |
| US4458195A (en) | Electronic regulator for alternator battery charging system | |
| JPH0668709B2 (ja) | 電圧安定化装置 | |
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| EP0375037B1 (en) | Protection of power integrated circuits against load voltage surges | |
| JPH05260652A (ja) | 電源逆接続防止回路 | |
| EP0396167B1 (en) | Protection device against the breakdown of bipolar transistors in an integrated driving circuit for power device with resonant load on the collector | |
| JP3003825B2 (ja) | サージ電圧保護回路 | |
| JPH0743276U (ja) | 電子機器の保護回路 | |
| JP3008484B2 (ja) | 保護回路 | |
| JPS61219216A (ja) | 半導体スイツチ回路 | |
| JPS585609B2 (ja) | 半導体スイッチ回路 | |
| JPS6216019A (ja) | スイツチング電源出力短絡保護回路 | |
| JPH0918310A (ja) | 絶縁ゲート半導体素子の過電流保護回路 | |
| JPH03101518A (ja) | 負荷駆動回路 | |
| JP3475546B2 (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JPS60241324A (ja) | 静電リレー | |
| JPS607166A (ja) | 保護回路 | |
| JP2001109529A (ja) | レギュレータ回路 | |
| JPS5941620Y2 (ja) | 過負荷検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |