JPH0918310A - 絶縁ゲート半導体素子の過電流保護回路 - Google Patents
絶縁ゲート半導体素子の過電流保護回路Info
- Publication number
- JPH0918310A JPH0918310A JP7166094A JP16609495A JPH0918310A JP H0918310 A JPH0918310 A JP H0918310A JP 7166094 A JP7166094 A JP 7166094A JP 16609495 A JP16609495 A JP 16609495A JP H0918310 A JPH0918310 A JP H0918310A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- insulated gate
- main
- gate semiconductor
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 保護回路動作時での振動現象を抑え、確実な
過電流保護が安定して得られるようにした絶縁ゲート半
導体素子の過電流保護回路を提供すること。 【構成】 主ＩＧＢＴ５と検出ＩＧＢＴ５のゲート電極
電圧を制御して過電流保護を行うＭＯＳＦＥＴ７のゲー
ト電極に対する接続点１０からの電圧の供給を、ダイオ
ード８、９の逆並列接続回路を介して行うようにし、こ
れらのダイオード８、９の接合電圧Ｖb1により、過電流
検出電圧ＶSに不感帯が設定されるようにしたもの。 【効果】 ＭＯＳＦＥＴ７のオン、オフ動作にヒステリ
シスが与えられるので、僅かな検出電圧ＶSの変動で保
護動作がオン、オフ状態間を遷移してしまうのが防止で
き、保護動作時での振動現象を確実に抑え、安定した動
作を得ることができる。
過電流保護が安定して得られるようにした絶縁ゲート半
導体素子の過電流保護回路を提供すること。 【構成】 主ＩＧＢＴ５と検出ＩＧＢＴ５のゲート電極
電圧を制御して過電流保護を行うＭＯＳＦＥＴ７のゲー
ト電極に対する接続点１０からの電圧の供給を、ダイオ
ード８、９の逆並列接続回路を介して行うようにし、こ
れらのダイオード８、９の接合電圧Ｖb1により、過電流
検出電圧ＶSに不感帯が設定されるようにしたもの。 【効果】 ＭＯＳＦＥＴ７のオン、オフ動作にヒステリ
シスが与えられるので、僅かな検出電圧ＶSの変動で保
護動作がオン、オフ状態間を遷移してしまうのが防止で
き、保護動作時での振動現象を確実に抑え、安定した動
作を得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＧＢＴやＭＯＳＦＥ
Ｔなどの絶縁ゲート半導体素子の過電流保護回路に係
り、特に電力用インバータ装置の主回路用スイッチング
素子に好適な絶縁ゲート半導体素子の過電流保護回路に
関する。
Ｔなどの絶縁ゲート半導体素子の過電流保護回路に係
り、特に電力用インバータ装置の主回路用スイッチング
素子に好適な絶縁ゲート半導体素子の過電流保護回路に
関する。
【０００２】
【従来の技術】ＩＧＢＴやＭＯＳＦＥＴに代表される絶
縁ゲート半導体素子は、その制御の容易さや高い周波数
でも動作が可能などの特性により、汎用インバータやス
イッチング電源、自動車用イグナイタなどに広く用いら
れているが、これらの絶縁ゲート半導体素子は、現在、
より大電力化、インテリジェント化の方向に開発が進め
られている。
縁ゲート半導体素子は、その制御の容易さや高い周波数
でも動作が可能などの特性により、汎用インバータやス
イッチング電源、自動車用イグナイタなどに広く用いら
れているが、これらの絶縁ゲート半導体素子は、現在、
より大電力化、インテリジェント化の方向に開発が進め
られている。
【０００３】特に、後者のインテリジェント化について
は、近年、特に注目されており、インバータの制御回路
と絶縁ゲート半導体素子を集積化したインバータＩＣな
どが製品化されている。しかしながら、これまでの集積
化パワーデバイスは、従来の集積化技術に基づいて、半
導体基板の片面のみを使用するために、大電力用のパワ
ーデバイスの集積化ができなかった。
は、近年、特に注目されており、インバータの制御回路
と絶縁ゲート半導体素子を集積化したインバータＩＣな
どが製品化されている。しかしながら、これまでの集積
化パワーデバイスは、従来の集積化技術に基づいて、半
導体基板の片面のみを使用するために、大電力用のパワ
ーデバイスの集積化ができなかった。
【０００４】そのため近年は、大電力用のパワーデバイ
スの集積化を目的として、半導体基板の両面を使って形
成される、いわゆる縦型の絶縁ゲート半導体スイッチン
グ素子と、その制御回路の集積化の研究が活発に行われ
ているが、ここで、特に、絶縁ゲート半導体素子の保護
回路を集積化するという試みが注目を集めており、絶縁
ゲート半導体素子に内蔵できる回路構成の簡潔な保護回
路及び過電流保護回路内蔵ＩＧＢＴが種々提案されてい
る。例えば特開平２−６６９７５号公報には、前述の過
電流保護回路の例が開示されている。
スの集積化を目的として、半導体基板の両面を使って形
成される、いわゆる縦型の絶縁ゲート半導体スイッチン
グ素子と、その制御回路の集積化の研究が活発に行われ
ているが、ここで、特に、絶縁ゲート半導体素子の保護
回路を集積化するという試みが注目を集めており、絶縁
ゲート半導体素子に内蔵できる回路構成の簡潔な保護回
路及び過電流保護回路内蔵ＩＧＢＴが種々提案されてい
る。例えば特開平２−６６９７５号公報には、前述の過
電流保護回路の例が開示されている。
【０００５】図２は、ＩＧＢＴの場合の過電流保護回路
の一例で、図において、１はコレクタ電極端子、２はゲ
ート電極端子、３はエミッタ電極端子、４は保護対象と
なっている主ＩＧＢＴ、５は過電流検出用のＩＧＢＴ、
６は検出抵抗、７はＭＯＳＦＥＴ、１０は過電流検出
点、１１は保護回路である。
の一例で、図において、１はコレクタ電極端子、２はゲ
ート電極端子、３はエミッタ電極端子、４は保護対象と
なっている主ＩＧＢＴ、５は過電流検出用のＩＧＢＴ、
６は検出抵抗、７はＭＯＳＦＥＴ、１０は過電流検出
点、１１は保護回路である。
【０００６】この図２の回路の動作を簡単に説明する
と、以下の通りになる。コレクタ電極端子１とエミッタ
端子３の間に接続されている負荷回路に、負荷の短絡や
地絡などの事故が発生すると、主ＩＧＢＴ４に流れてい
る電流が増加する。
と、以下の通りになる。コレクタ電極端子１とエミッタ
端子３の間に接続されている負荷回路に、負荷の短絡や
地絡などの事故が発生すると、主ＩＧＢＴ４に流れてい
る電流が増加する。
【０００７】そうすると、これに伴い、検出ＩＧＢＴ５
に流れる検出電流も増加し、この結果、検出抵抗６の両
端の電圧降下も増加し、過電流検出点１０に発生する検
出電圧ＶSが増加する。そして、この検出電流ＶSがＭＯ
ＳＦＥＴ７のしきい値電圧ＶthMOSを越えるとこのＭＯ
ＳＦＥＴ７がオンし、ＩＧＢＴのゲート電極電圧Ｖ
Gを、ＭＯＳＦＥＴ７のオン電圧で決まる電圧まで引き
下げる。
に流れる検出電流も増加し、この結果、検出抵抗６の両
端の電圧降下も増加し、過電流検出点１０に発生する検
出電圧ＶSが増加する。そして、この検出電流ＶSがＭＯ
ＳＦＥＴ７のしきい値電圧ＶthMOSを越えるとこのＭＯ
ＳＦＥＴ７がオンし、ＩＧＢＴのゲート電極電圧Ｖ
Gを、ＭＯＳＦＥＴ７のオン電圧で決まる電圧まで引き
下げる。
【０００８】このゲート電極電圧ＶGの低下により、主
ＩＧＢＴ４と検出ＩＧＢＴ５に流れる電流が減少し、こ
の結果、主ＩＧＢＴ４は過電流による破壊から保護され
るのである。図３は、このときのとの関係を示したもの
で、横軸は検出電圧ＶSで、縦軸が主ＩＧＢＴ４のゲー
ト電極電圧ＶGである。
ＩＧＢＴ４と検出ＩＧＢＴ５に流れる電流が減少し、こ
の結果、主ＩＧＢＴ４は過電流による破壊から保護され
るのである。図３は、このときのとの関係を示したもの
で、横軸は検出電圧ＶSで、縦軸が主ＩＧＢＴ４のゲー
ト電極電圧ＶGである。
【０００９】主ＩＧＢＴ４がオン状態のときには、ゲー
トには電圧ＶG1が印加されている。次に、主ＩＧＢＴ４
が通常の動作を行なっているときには、検出電圧Ｖ
Sは、ＭＯＳＦＥＴ７がオンする電圧であるしきい値電
圧ＶthMOS以下となるように設計されている。
トには電圧ＶG1が印加されている。次に、主ＩＧＢＴ４
が通常の動作を行なっているときには、検出電圧Ｖ
Sは、ＭＯＳＦＥＴ７がオンする電圧であるしきい値電
圧ＶthMOS以下となるように設計されている。
【００１０】そこで、主ＩＧＢＴ４に過電流が流れ、検
出電圧ＶSが増加してＭＯＳＦＥＴ７のしきい値電圧Ｖ
thMOSを越えるとＭＯＳＦＥＴ７がオンする。そして、
ＭＯＳＦＥＴ７がオンすると、ゲート電極電圧ＶGの電
位は、ＭＯＳＦＥＴ７のオン状態の電圧降下値ＶG2まで
減少する。このとき、コレクタ電流値を所望の値に抑制
するゲート電圧値がＶG2となるように回路を設計してお
けば、保護回路１１の動作によりゲート電極電圧ＶGが
ゲート電圧値ＶG2に減少し、コレクタ電流値は所望の値
に低減されることになる。
出電圧ＶSが増加してＭＯＳＦＥＴ７のしきい値電圧Ｖ
thMOSを越えるとＭＯＳＦＥＴ７がオンする。そして、
ＭＯＳＦＥＴ７がオンすると、ゲート電極電圧ＶGの電
位は、ＭＯＳＦＥＴ７のオン状態の電圧降下値ＶG2まで
減少する。このとき、コレクタ電流値を所望の値に抑制
するゲート電圧値がＶG2となるように回路を設計してお
けば、保護回路１１の動作によりゲート電極電圧ＶGが
ゲート電圧値ＶG2に減少し、コレクタ電流値は所望の値
に低減されることになる。
【００１１】
【発明が解決しようとする課題】従来技術は、保護動作
時に主ＩＧＢＴ４の電流波形に振動が発生する点につい
て配慮がされておらず、動作が不安定になるという問題
点があった。すなわち、検出電圧ＶSが、ＶＭＯＳＦＥ
Ｔのしきい値電圧ＶthMOSの近傍範囲になる程度の過電
流の場合には、図３に示すように、検出電圧ＶSの僅か
な変化で、保護動作の遷移領域ΔＶSの中で変動するこ
とになり、この領域では、僅かな検出電圧ＶSの変化
で、保護回路の動作はオン状態とオフ状態の間を遷移す
る状態になり、主ＩＧＢＴ４の電流波形に振動が発生
し、動作が不安定になってしまうのである。
時に主ＩＧＢＴ４の電流波形に振動が発生する点につい
て配慮がされておらず、動作が不安定になるという問題
点があった。すなわち、検出電圧ＶSが、ＶＭＯＳＦＥ
Ｔのしきい値電圧ＶthMOSの近傍範囲になる程度の過電
流の場合には、図３に示すように、検出電圧ＶSの僅か
な変化で、保護動作の遷移領域ΔＶSの中で変動するこ
とになり、この領域では、僅かな検出電圧ＶSの変化
で、保護回路の動作はオン状態とオフ状態の間を遷移す
る状態になり、主ＩＧＢＴ４の電流波形に振動が発生
し、動作が不安定になってしまうのである。
【００１２】本発明の目的は、保護回路動作時での振動
現象を抑え、確実な過電流保護が安定して得られるよう
にした絶縁ゲート半導体素子の過電流保護回路を提供す
ることにある。
現象を抑え、確実な過電流保護が安定して得られるよう
にした絶縁ゲート半導体素子の過電流保護回路を提供す
ることにある。
【００１３】
【課題を解決するための手段】上記した目的は、一方の
主電極が第１の主端子に、他方の主電極が第２の主端子
に、そして制御電極が制御端子にそれぞれ接続された第
１の絶縁ゲート半導体素子と、一方の主電極が上記第１
の主端子に、他方の主電極が抵抗を介して上記第２の主
端子に、そして制御電極が上記制御端子にそれぞれ接続
され、上記第１の電圧制御半導体素子より電流容量が小
さい第２の絶縁ゲート半導体素子と、一方の主電極が上
記制御端子に、他方の主電極が上記第２の主端子に、制
御電極が上記第２の絶縁ゲート半導体素子の他方の主電
極と上記抵抗との接続点にそれぞれ接続された第３の絶
縁ゲート半導体素子とからなる絶縁ゲート半導体素子の
過電流保護回路において、上記接続点と、上記第３の絶
縁ゲート半導体素子の制御電極との間に、第１と第２の
２個のダイオードの逆並列接続回路を設け、上記接続点
に発生する検出電圧に対してヒステリシス特性が与えら
れるようにして達成される。
主電極が第１の主端子に、他方の主電極が第２の主端子
に、そして制御電極が制御端子にそれぞれ接続された第
１の絶縁ゲート半導体素子と、一方の主電極が上記第１
の主端子に、他方の主電極が抵抗を介して上記第２の主
端子に、そして制御電極が上記制御端子にそれぞれ接続
され、上記第１の電圧制御半導体素子より電流容量が小
さい第２の絶縁ゲート半導体素子と、一方の主電極が上
記制御端子に、他方の主電極が上記第２の主端子に、制
御電極が上記第２の絶縁ゲート半導体素子の他方の主電
極と上記抵抗との接続点にそれぞれ接続された第３の絶
縁ゲート半導体素子とからなる絶縁ゲート半導体素子の
過電流保護回路において、上記接続点と、上記第３の絶
縁ゲート半導体素子の制御電極との間に、第１と第２の
２個のダイオードの逆並列接続回路を設け、上記接続点
に発生する検出電圧に対してヒステリシス特性が与えら
れるようにして達成される。
【００１４】
【作用】第１と第２の２個のダイオードの逆並列接続回
路は、検出電圧ＶSに対して、それが上昇していく方向
と、下降して行く方向に、それぞれ各ダイオードが持つ
順方向電圧Ｖb1を加算し、検出電圧ＶSによる保護回路
の動作に、ダイオードの順方向電圧Ｖb1の２倍の電圧値
の不感帯を持たせるように働く。
路は、検出電圧ＶSに対して、それが上昇していく方向
と、下降して行く方向に、それぞれ各ダイオードが持つ
順方向電圧Ｖb1を加算し、検出電圧ＶSによる保護回路
の動作に、ダイオードの順方向電圧Ｖb1の２倍の電圧値
の不感帯を持たせるように働く。
【００１５】このため、検出電圧ＶSによる保護回路の
動作にヒステリヒス特性が与えられることになり、僅か
な検出電圧ＶSの変化で保護回路の動作がオン、オフ状
態間を遷移するのが抑えられ、保護動作の振動現象を防
止できる。
動作にヒステリヒス特性が与えられることになり、僅か
な検出電圧ＶSの変化で保護回路の動作がオン、オフ状
態間を遷移するのが抑えられ、保護動作の振動現象を防
止できる。
【００１６】
【実施例】以下、本発明について、図示の実施例により
詳細に説明する。図１は本発明をＩＧＢＴ及びその過電
流保護回路に適用した実施例で、１はコレクタ電極端子
(第１の主端子)、２はゲート電極端子(制御端子)、３は
エミッタ電極端子(第２の主端子)、４は過電流保護の対
象となる主ＩＧＢＴ、５は検出ＩＧＢＴ、６は検出抵
抗、７はＭＯＳＦＥＴ、８、９はダイオード、１０は接
続点(過電流検出点)、１１は保護回路である。
詳細に説明する。図１は本発明をＩＧＢＴ及びその過電
流保護回路に適用した実施例で、１はコレクタ電極端子
(第１の主端子)、２はゲート電極端子(制御端子)、３は
エミッタ電極端子(第２の主端子)、４は過電流保護の対
象となる主ＩＧＢＴ、５は検出ＩＧＢＴ、６は検出抵
抗、７はＭＯＳＦＥＴ、８、９はダイオード、１０は接
続点(過電流検出点)、１１は保護回路である。
【００１７】この図１の実施例が、図２の従来例と異な
っている点は、接続点１０と、ＭＯＳＦＥＴ７の制御電
極との間に第１のダイオード８と、第２のダイオード９
の２個のダイオードが設けられている点だけである。そ
こで、まず、これらのダイオード８、９の機能について
説明する。
っている点は、接続点１０と、ＭＯＳＦＥＴ７の制御電
極との間に第１のダイオード８と、第２のダイオード９
の２個のダイオードが設けられている点だけである。そ
こで、まず、これらのダイオード８、９の機能について
説明する。
【００１８】これらのダイオード８、９は、図示のよう
に、互いに逆方向に並列に接続された上で、接続点１０
と、ＭＯＳＦＥＴ７の制御電極との間に接続されてい
る。ところで、一般的なダイオードの順方向電圧−順方
向電流特性は、順方向電圧ＶFを横軸にとり、順方向電
流ＩFを縦軸にとって示すと、通例、第５図に示すよう
になっており、順方向電圧ＶFが、そのダイオードに特
有の接合電圧Ｖb1に達するまでは、ほとんど順方向電流
ＩFが流れないが、この接合電圧Ｖb1を越えると、急激
に順方向電流ＩFが流れ始めるという性質を持ってい
る。
に、互いに逆方向に並列に接続された上で、接続点１０
と、ＭＯＳＦＥＴ７の制御電極との間に接続されてい
る。ところで、一般的なダイオードの順方向電圧−順方
向電流特性は、順方向電圧ＶFを横軸にとり、順方向電
流ＩFを縦軸にとって示すと、通例、第５図に示すよう
になっており、順方向電圧ＶFが、そのダイオードに特
有の接合電圧Ｖb1に達するまでは、ほとんど順方向電流
ＩFが流れないが、この接合電圧Ｖb1を越えると、急激
に順方向電流ＩFが流れ始めるという性質を持ってい
る。
【００１９】そこで、これらダイオード８、９を互いに
逆方向に並列に接続した上で、図１に示すように、接続
点１０と、ＭＯＳＦＥＴ７の制御電極との間に挿入して
やることにより、検出電圧ＶSと、主ＩＧＢＴ４のゲー
ト電極電圧ＶGとの間に、図４に示すような特性、すな
わち、ヒステリシス特性を持たせることができるように
なる。
逆方向に並列に接続した上で、図１に示すように、接続
点１０と、ＭＯＳＦＥＴ７の制御電極との間に挿入して
やることにより、検出電圧ＶSと、主ＩＧＢＴ４のゲー
ト電極電圧ＶGとの間に、図４に示すような特性、すな
わち、ヒステリシス特性を持たせることができるように
なる。
【００２０】次に、図１の実施例の動作について説明す
る。まず、コレクタ電極端子１とエミッタ電極端子３の
間には、図示してない外部の負荷を含む回路と直列に電
源が接続され、このとき、コレクタ電極端子１には正電
圧が、そしてエミッタ電極端子３には負電圧が、それぞ
れ印加されている。
る。まず、コレクタ電極端子１とエミッタ電極端子３の
間には、図示してない外部の負荷を含む回路と直列に電
源が接続され、このとき、コレクタ電極端子１には正電
圧が、そしてエミッタ電極端子３には負電圧が、それぞ
れ印加されている。
【００２１】そこで、この状態のもとで、ＩＧＢＴ４、
５のしきい値電圧Ｖthよりも高い電圧を有する信号が、
オン信号としてゲート電極端子２に印加されたとする
と、これらのＩＧＢＴ４、５は共にオン(導通)する。こ
こで、通常のオン動作電流状態、つまり過電流状態より
も少ない通常の負荷電流が主ＩＧＢＴ４に流れている状
態では、検出ＩＧＢＴ５に流れる電流により検出抵抗６
に現われる電流降下、すなわち、検出電圧ＶSは、ＭＯ
ＳＦＥＴ７のしきい値電圧ＶthMOSを越えないように設
計されている。
５のしきい値電圧Ｖthよりも高い電圧を有する信号が、
オン信号としてゲート電極端子２に印加されたとする
と、これらのＩＧＢＴ４、５は共にオン(導通)する。こ
こで、通常のオン動作電流状態、つまり過電流状態より
も少ない通常の負荷電流が主ＩＧＢＴ４に流れている状
態では、検出ＩＧＢＴ５に流れる電流により検出抵抗６
に現われる電流降下、すなわち、検出電圧ＶSは、ＭＯ
ＳＦＥＴ７のしきい値電圧ＶthMOSを越えないように設
計されている。
【００２２】そこで、このとき、つまり通常のオン動作
電流状態では、ＭＯＳＦＥＴ７は、主ＩＧＢＴ４がオン
状態のときでもオフ状態(遮断状態)を保ち、この結果、
ゲート電極端子２に印加されている電圧は、そのまま主
ＩＧＢＴ４及び検出ＩＧＢＴ５の制御電極に印加され、
この結果、ゲート電極端子２に供給されるスイッチング
制御信号に応じて主ＩＧＢＴ４及び検出ＩＧＢＴ５がス
イッチング動作し、負荷に流れる電流が制御されること
になる。
電流状態では、ＭＯＳＦＥＴ７は、主ＩＧＢＴ４がオン
状態のときでもオフ状態(遮断状態)を保ち、この結果、
ゲート電極端子２に印加されている電圧は、そのまま主
ＩＧＢＴ４及び検出ＩＧＢＴ５の制御電極に印加され、
この結果、ゲート電極端子２に供給されるスイッチング
制御信号に応じて主ＩＧＢＴ４及び検出ＩＧＢＴ５がス
イッチング動作し、負荷に流れる電流が制御されること
になる。
【００２３】次に、コレクタ電極端子１とエミッタ電極
端子３の間に接続してある外部の負荷を含む回路に、短
絡事故や地絡事故などの異常か発生すると、主ＩＧＢＴ
４に流れるオン動作電流が通常時の電流値よりも大きく
なって過電流状態となる。
端子３の間に接続してある外部の負荷を含む回路に、短
絡事故や地絡事故などの異常か発生すると、主ＩＧＢＴ
４に流れるオン動作電流が通常時の電流値よりも大きく
なって過電流状態となる。
【００２４】そうすると、これに伴って、検出ＩＧＢＴ
５に流れる電流も、通常時の電流値より増加し、この結
果、検出電圧ＶSは、ＭＯＳＦＥＴ７のしきい値電圧Ｖ
thMOSを越えるようになるが、このとき、過電流状態で
の電流値が予め設定してある所定電流値になっとき、検
出電圧ＶSが、ＭＯＳＦＥＴ７のしきい値電圧ＶthMOSに
ダイオード９の順方向電圧降下Ｖb1を加えた電圧値(Ｖ
thMOS＋Ｖb1)以上になるように、回路全体を設計してお
く。
５に流れる電流も、通常時の電流値より増加し、この結
果、検出電圧ＶSは、ＭＯＳＦＥＴ７のしきい値電圧Ｖ
thMOSを越えるようになるが、このとき、過電流状態で
の電流値が予め設定してある所定電流値になっとき、検
出電圧ＶSが、ＭＯＳＦＥＴ７のしきい値電圧ＶthMOSに
ダイオード９の順方向電圧降下Ｖb1を加えた電圧値(Ｖ
thMOS＋Ｖb1)以上になるように、回路全体を設計してお
く。
【００２５】そこで、過電流状態で主ＩＧＢＴ４に流れ
る電流値が予め設定してある所定電流値以上に増加する
と検出電圧ＶSが電圧値Ｖ１(＝ＶthMOS＋Ｖb1)以上にな
り、ＭＯＳＦＥＴ７がオンし、この結果、ゲート電極端
子２の電位、すなわち主ＩＧＢＴ４の制御電極の電位
は、このＭＯＳＦＥＴ７のオン電圧まで引き下げられ、
従って主ＩＧＢＴ４に流れている電流は過電流状態以下
の上記所定電流値に制限されることになり、過電流から
保護され、破壊から逃れられることになる。
る電流値が予め設定してある所定電流値以上に増加する
と検出電圧ＶSが電圧値Ｖ１(＝ＶthMOS＋Ｖb1)以上にな
り、ＭＯＳＦＥＴ７がオンし、この結果、ゲート電極端
子２の電位、すなわち主ＩＧＢＴ４の制御電極の電位
は、このＭＯＳＦＥＴ７のオン電圧まで引き下げられ、
従って主ＩＧＢＴ４に流れている電流は過電流状態以下
の上記所定電流値に制限されることになり、過電流から
保護され、破壊から逃れられることになる。
【００２６】一方、主ＩＧＢＴ４に流れる電流値が、一
旦、予め設定してある所定電流値以上になってＭＯＳＦ
ＥＴ７がオンし、主ＩＧＢＴ４に流れている電流が上記
の所定電流値に制限された後、今度は電流が減少したと
すると、このときには、この電流の減少により、検出電
圧ＶSがＭＯＳＦＥＴ７のしきい値電圧ＶthMOSからダイ
オード９の順方向電圧降下Ｖb1を引いた電圧値Ｖ２(＝
ＶthMOS−Ｖb1)以下にならないと、ＭＯＳＦＥＴ７はオ
フにはならないから、結局、この実施例によれば、図４
に示すように、ＭＯＳＦＥＴ７をオンする電圧Ｖ１(＝
ＶthMOS＋Ｖb1)と、オフする電圧Ｖ２(＝ＶthMOS−
Ｖb1)との間に、ダイオード８、９の順方向電圧降下Ｖ
b1の２倍の電圧ΔＶSに相当する不感帶が与えられ、検
出電圧ＶSによる保護回路１１の動作にヒステリヒス特
性が与えられることになる。
旦、予め設定してある所定電流値以上になってＭＯＳＦ
ＥＴ７がオンし、主ＩＧＢＴ４に流れている電流が上記
の所定電流値に制限された後、今度は電流が減少したと
すると、このときには、この電流の減少により、検出電
圧ＶSがＭＯＳＦＥＴ７のしきい値電圧ＶthMOSからダイ
オード９の順方向電圧降下Ｖb1を引いた電圧値Ｖ２(＝
ＶthMOS−Ｖb1)以下にならないと、ＭＯＳＦＥＴ７はオ
フにはならないから、結局、この実施例によれば、図４
に示すように、ＭＯＳＦＥＴ７をオンする電圧Ｖ１(＝
ＶthMOS＋Ｖb1)と、オフする電圧Ｖ２(＝ＶthMOS−
Ｖb1)との間に、ダイオード８、９の順方向電圧降下Ｖ
b1の２倍の電圧ΔＶSに相当する不感帶が与えられ、検
出電圧ＶSによる保護回路１１の動作にヒステリヒス特
性が与えられることになる。
【００２７】従って、この実施例によれば、保護回路１
１が動作した後、検出電圧ＶSがＭＯＳＦＥＴ７のしき
い値電圧ＶthMOSから、さらにダイオード９による接合
電圧Ｖb1以下に低下するまでは、この保護回路１１の動
作が継続されることになり、この結果、検出電圧ＶSが
変動しても、その変動幅が不感帶ΔＶSを越えない限り
は、保護回路１１の動作が引き起こされないので、保護
動作がオン、オフ状態間で細かく遷移するのが抑えら
れ、振動現象が防止されることになって、安定した過電
流保護を得ることができる。
１が動作した後、検出電圧ＶSがＭＯＳＦＥＴ７のしき
い値電圧ＶthMOSから、さらにダイオード９による接合
電圧Ｖb1以下に低下するまでは、この保護回路１１の動
作が継続されることになり、この結果、検出電圧ＶSが
変動しても、その変動幅が不感帶ΔＶSを越えない限り
は、保護回路１１の動作が引き起こされないので、保護
動作がオン、オフ状態間で細かく遷移するのが抑えら
れ、振動現象が防止されることになって、安定した過電
流保護を得ることができる。
【００２８】ところで、以上は、スイッチング素子とし
て、ＩＧＢＴを用いた場合の実施例について説明した
が、本発明は、この実施例のように、ＩＧＢＴに限ら
ず、ＭＯＳＦＥＴなどの絶縁ゲート構造を有する素子に
も同様に適用できることは、言うまでもなく、このとき
でも、同様の効果を得ることが出来る。
て、ＩＧＢＴを用いた場合の実施例について説明した
が、本発明は、この実施例のように、ＩＧＢＴに限ら
ず、ＭＯＳＦＥＴなどの絶縁ゲート構造を有する素子に
も同様に適用できることは、言うまでもなく、このとき
でも、同様の効果を得ることが出来る。
【００２９】
【発明の効果】本発明によれば、ＩＧＢＴなどの絶縁ゲ
ート半導体素子を用いたスイッチング回路において、ゲ
ート電圧抑制手段の制御端子と過電流の検出点との間に
ヒステリシス特性を有する手段を挿入するという簡単な
構成により、過電流検出電圧の変動幅に不感帶ΔＶSを
与えることができ、この結果、僅かな検出電圧の変動で
保護回路がオン、オフ状態間を遷移してしまうのが防止
でき、保護動作時での振動現象を確実に抑え、安定した
動作を得ることができる。
ート半導体素子を用いたスイッチング回路において、ゲ
ート電圧抑制手段の制御端子と過電流の検出点との間に
ヒステリシス特性を有する手段を挿入するという簡単な
構成により、過電流検出電圧の変動幅に不感帶ΔＶSを
与えることができ、この結果、僅かな検出電圧の変動で
保護回路がオン、オフ状態間を遷移してしまうのが防止
でき、保護動作時での振動現象を確実に抑え、安定した
動作を得ることができる。
【図１】本発明による絶縁ゲート半導体素子の過電流保
護回路の一実施例を示す回路図である。
護回路の一実施例を示す回路図である。
【図２】絶縁ゲート半導体素子の過電流保護回路の従来
例を示す回路図である。
例を示す回路図である。
【図３】従来例の動作を説明するための特性図である。
【図４】本発明の一実施例の動作を説明するための特性
図である。
図である。
【図５】ダイオードの一般的な特性図である。
１ コレクタ電極端子 ２ ゲート電極端子 ３ エミッタ電極端子 ４主ＩＧＢＴ ５ 検出ＩＧＢＴ ６ 検出抵抗 ７ ＭＯＳＦＥＴ ８、９ ダイオード １０ 過電流検出点(接続点) １１ 保護回路
Claims (1)
- 【請求項１】 一方の主電極が第１の主端子に、他方の
主電極が第２の主端子に、そして制御電極が制御端子に
それぞれ接続された第１の絶縁ゲート半導体素子と、 一方の主電極が上記第１の主端子に、他方の主電極が抵
抗を介して上記第２の主端子に、そして制御電極が上記
制御端子にそれぞれ接続され、上記第１の電圧制御半導
体素子より電流容量が小さい第２の絶縁ゲート半導体素
子と、 一方の主電極が上記制御端子に、他方の主電極が上記第
２の主端子に、制御電極が上記第２の絶縁ゲート半導体
素子の他方の主電極と上記抵抗との接続点にそれぞれ接
続された第３の絶縁ゲート半導体素子とからなる絶縁ゲ
ート半導体素子の過電流保護回路において、 上記接続点と、上記第３の絶縁ゲート半導体素子の制御
電極との間に、第１と第２の２個のダイオードの逆並列
接続回路を設け、 上記接続点に発生する検出電圧に対してヒステリシス特
性が与えられるように構成したことを特徴とする絶縁ゲ
ート半導体素子の過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7166094A JPH0918310A (ja) | 1995-06-30 | 1995-06-30 | 絶縁ゲート半導体素子の過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7166094A JPH0918310A (ja) | 1995-06-30 | 1995-06-30 | 絶縁ゲート半導体素子の過電流保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918310A true JPH0918310A (ja) | 1997-01-17 |
Family
ID=15824893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7166094A Pending JPH0918310A (ja) | 1995-06-30 | 1995-06-30 | 絶縁ゲート半導体素子の過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918310A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633473B1 (en) | 1999-09-20 | 2003-10-14 | Mitsubishi Denki Kabushiki Kaisha | Overcurrent control circuit of power semiconductor device |
| KR100503938B1 (ko) * | 2002-02-05 | 2005-07-26 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| US9118176B2 (en) | 2012-11-26 | 2015-08-25 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency input circuit with ESD protection function |
| US9406668B2 (en) | 2013-03-27 | 2016-08-02 | Panasonic Intellectual Property Management Co., Ltd. | Power semiconductor element |
-
1995
- 1995-06-30 JP JP7166094A patent/JPH0918310A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633473B1 (en) | 1999-09-20 | 2003-10-14 | Mitsubishi Denki Kabushiki Kaisha | Overcurrent control circuit of power semiconductor device |
| KR100503938B1 (ko) * | 2002-02-05 | 2005-07-26 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
| US9118176B2 (en) | 2012-11-26 | 2015-08-25 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency input circuit with ESD protection function |
| US9406668B2 (en) | 2013-03-27 | 2016-08-02 | Panasonic Intellectual Property Management Co., Ltd. | Power semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6891707B2 (en) | Semiconductor protection circuit | |
| US7576964B2 (en) | Overvoltage protection circuit of output MOS transistor | |
| EP0599455B1 (en) | Power transistor overcurrent protection circuit | |
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| US5724218A (en) | Power transistor with short-circuit protection | |
| JPH05336732A (ja) | Ｉｇｂｔゲート回路 | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| JPH07161992A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| EP0810731B1 (en) | Voltage-controlled transistor drive circuit | |
| JPH0653795A (ja) | 半導体装置 | |
| US5737200A (en) | Semiconductor device protection method | |
| US5559347A (en) | Insulated gate-type bipolar transistor | |
| JPH0918310A (ja) | 絶縁ゲート半導体素子の過電流保護回路 | |
| US5257155A (en) | Short-circuit proof field effect transistor | |
| US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| US5235487A (en) | Inverter with overload current protection | |
| JP2004119842A (ja) | 電力用半導体素子の駆動回路 | |
| JPH06105448A (ja) | 保護機能を備えたスイッチ装置 | |
| JPH09162391A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| Knöll | High-current transistor choppers | |
| EP0920114A1 (en) | Power converter wherein mos gate semiconductor device is used | |
| JP3340786B2 (ja) | パワートランジスタの過電流保護回路 | |
| JP3477566B2 (ja) | 過電流保護機能を有するゲート駆動回路 | |
| EP0651507B1 (en) | Control device for double gate semiconductor device |