JPS595734A - 保護回路付入力回路 - Google Patents
保護回路付入力回路Info
- Publication number
- JPS595734A JPS595734A JP57114605A JP11460582A JPS595734A JP S595734 A JPS595734 A JP S595734A JP 57114605 A JP57114605 A JP 57114605A JP 11460582 A JP11460582 A JP 11460582A JP S595734 A JPS595734 A JP S595734A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- input
- input voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08126—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transitor switches
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）本発明の目的
本発明は、コンパレータ等の入力回路に関するものであ
って、その目的とするところは、コンパレータ等を駆動
している電源電圧より、高い入力電圧に対しても回路を
破壊することなく動作させうる保護回路付入力回路を提
供することである。
って、その目的とするところは、コンパレータ等を駆動
している電源電圧より、高い入力電圧に対しても回路を
破壊することなく動作させうる保護回路付入力回路を提
供することである。
（２）従来例の欠点
捉来より、コンパレータにより入力電圧と、あらかじめ
与えられた基準電圧を比較し、両者が一致したところで
出力信号を出し、他の回路等を制御することが行なわれ
ている。通常入力電圧は、設計上、一定の幅の中の値が
あらかじめ決定されて詔り、それにあわせて動作するよ
う設計される。
与えられた基準電圧を比較し、両者が一致したところで
出力信号を出し、他の回路等を制御することが行なわれ
ている。通常入力電圧は、設計上、一定の幅の中の値が
あらかじめ決定されて詔り、それにあわせて動作するよ
う設計される。
例えば第１図は、よ（用いられるコンパレータ回路であ
る。トランジスタＱ１．Ｑ２は差動回路を形成しており
、抵抗Ｒ１、ＩＬ２はそれぞれトランジスタｑ１・ｑ２
の負荷を形成している。電源電圧Ｖｃｃが与えられ、こ
の電源電圧Ｖｃｃを抵抗１１Ｌ５゜Ｒ６で分圧した電圧
がトランジスタｑ２のベースに印加される。トランジス
タＱ１のベースには入力電圧ＶＩＮが抵抗Ｒ３，ＩＬ４
で分圧されて印加される。トランジスタＱ３は出力用バ
ツファトランジスタで抵抗Ｒ８は出力負荷抵抗である。
る。トランジスタＱ１．Ｑ２は差動回路を形成しており
、抵抗Ｒ１、ＩＬ２はそれぞれトランジスタｑ１・ｑ２
の負荷を形成している。電源電圧Ｖｃｃが与えられ、こ
の電源電圧Ｖｃｃを抵抗１１Ｌ５゜Ｒ６で分圧した電圧
がトランジスタｑ２のベースに印加される。トランジス
タＱ１のベースには入力電圧ＶＩＮが抵抗Ｒ３，ＩＬ４
で分圧されて印加される。トランジスタＱ３は出力用バ
ツファトランジスタで抵抗Ｒ８は出力負荷抵抗である。
今、トランジスタＱ１のベース電位ＶＱＩとトランジス
タｑ２のベース電位ＶＱ２を比べ、 Ｖ０２ ）ＶＱ
１ならばトランジスタＱ２のコレクタに電流が流れ、ト
ランジスタＱ３がオンして Ｖｏｕｔ中Ｖｃｃとなる。
タｑ２のベース電位ＶＱ２を比べ、 Ｖ０２ ）ＶＱ
１ならばトランジスタＱ２のコレクタに電流が流れ、ト
ランジスタＱ３がオンして Ｖｏｕｔ中Ｖｃｃとなる。
一方、ＶＱ２ （ＶＱＩ となるとトランジスタｑ２が
オフし、同時にトランジスタＱ３もオフして出力電圧は
Ｖｏｕｔ ＝ Ｑ となる。このように、トランジ
スタＱ２ のベース電位ＶＱ２が基準電圧となりこの電
圧との大小により、コンパレータが動作する。
オフし、同時にトランジスタＱ３もオフして出力電圧は
Ｖｏｕｔ ＝ Ｑ となる。このように、トランジ
スタＱ２ のベース電位ＶＱ２が基準電圧となりこの電
圧との大小により、コンパレータが動作する。
さて、抵抗Ｒ３、Ｒ４は、通常ＶＩＮの入力電圧範囲に
もとづいてトランジスタｑ１のベース電位ＶＱＩが電源
電圧ＶＣＣをこえないように設定されももし、トランジ
スタＱ１のベース電位ＶＱＩが電源電圧Ｖｃｃより大と
なると、トランジスタＱ１のベースよりコレクタに電流
が流れトランジスタＱ１が逆接続トランジスタとして動
作したり、最悪の場合、素子の破壊をひきおこす場合が
ある。特に、この回路を集積化した場合、その可能性が
顕著になり、この回路の信頼性に大幅な支障をきたすと
いう欠点があった。
もとづいてトランジスタｑ１のベース電位ＶＱＩが電源
電圧ＶＣＣをこえないように設定されももし、トランジ
スタＱ１のベース電位ＶＱＩが電源電圧Ｖｃｃより大と
なると、トランジスタＱ１のベースよりコレクタに電流
が流れトランジスタＱ１が逆接続トランジスタとして動
作したり、最悪の場合、素子の破壊をひきおこす場合が
ある。特に、この回路を集積化した場合、その可能性が
顕著になり、この回路の信頼性に大幅な支障をきたすと
いう欠点があった。
本発明はかかる欠点に鑑みてなされたものである。
（３）本発明の構成及び動作状態
以下本発明を図示せる実施例に基づき説明する。
第２図に示すのは本発明の一実施例である。本実施例で
は入力回路の基本構成は上記従来の回路をそのまま使用
している。従って図に示す符号は従来例を示す１！Ｊ１
図と同一符号は第１図におけるものと同じ構成要素を示
し、回路動作も基本的には同じである。
は入力回路の基本構成は上記従来の回路をそのまま使用
している。従って図に示す符号は従来例を示す１！Ｊ１
図と同一符号は第１図におけるものと同じ構成要素を示
し、回路動作も基本的には同じである。
この実施例では、上記従前の入力回路を保護するために
、入力電圧ＶＩＮを所定の入力電圧範囲：こ設定する前
にＶＩＮとアース間に抵抗Ｋ及び複数個のＰＮＰ）ラン
ジスタＱ４〜Ｑｎをダイオード接続したものを並列に接
続した回路構成を持っている。
、入力電圧ＶＩＮを所定の入力電圧範囲：こ設定する前
にＶＩＮとアース間に抵抗Ｋ及び複数個のＰＮＰ）ラン
ジスタＱ４〜Ｑｎをダイオード接続したものを並列に接
続した回路構成を持っている。
次に本回路の動作を説明する。ダイオード接続されたト
ランジスタ１個に対する電圧降下は、０．５Ｖ〜０，７
■である。従って例えばＶｃｃ＝５Ｖ とすると、Ｖ
ＩＮを略電源電圧Ｖｃｃ以下に保とうとするとトランジ
スタを７個直列接続してやればよいことになる。抵抗Ｒ
９は限流用抵抗でこの値を調整することにより電圧降下
の値を更に調整できる。
ランジスタ１個に対する電圧降下は、０．５Ｖ〜０，７
■である。従って例えばＶｃｃ＝５Ｖ とすると、Ｖ
ＩＮを略電源電圧Ｖｃｃ以下に保とうとするとトランジ
スタを７個直列接続してやればよいことになる。抵抗Ｒ
９は限流用抵抗でこの値を調整することにより電圧降下
の値を更に調整できる。
即ち、抵抗Ｒ９を大きくとると、降下電圧は低くなり、
抵抗Ｒ９を小さくすると、降下電圧は大きくなる。さて
、トランジスタを７個直列にダイオード接続したとして
ダイオードの順方向降下電圧を０．６ｖであるとすると
０．６ Ｘ ７ ＝ ４．２（Ｖ）１こなるまでは
入力電圧ＶＩＮから抵抗Ｒ９、トランジスタ９４〜Ｑ７
の直列回路からなる保護回路には電流は流れず、抵抗Ｒ
３，Ｒ４により入力電圧ＶＩＮが分圧され、上記従来例
と同様の動作をする。
抵抗Ｒ９を小さくすると、降下電圧は大きくなる。さて
、トランジスタを７個直列にダイオード接続したとして
ダイオードの順方向降下電圧を０．６ｖであるとすると
０．６ Ｘ ７ ＝ ４．２（Ｖ）１こなるまでは
入力電圧ＶＩＮから抵抗Ｒ９、トランジスタ９４〜Ｑ７
の直列回路からなる保護回路には電流は流れず、抵抗Ｒ
３，Ｒ４により入力電圧ＶＩＮが分圧され、上記従来例
と同様の動作をする。
そして入力電圧ＶＩＮが４．２ｖ以上になると抵抗へ、
トランジスタＱ４〜Ｒ７の直列回路からなる保護回路を
と電流が流れ、入力電圧ＶＩＮの上昇の傾きが平坦近く
なる。従って入力電圧ＶＩＮがかなり大きな幅で変化す
る回路であっても、入力電圧ＶＩＮに並列に接続した非
線形回路でなる保護回路の働きにより設定電圧以上では
入力回路に流れる電流の変化割合は小さく電源圧Ｖｃｃ
より上昇することがなく正常な回路動作を期待すること
ができるのである。
トランジスタＱ４〜Ｒ７の直列回路からなる保護回路を
と電流が流れ、入力電圧ＶＩＮの上昇の傾きが平坦近く
なる。従って入力電圧ＶＩＮがかなり大きな幅で変化す
る回路であっても、入力電圧ＶＩＮに並列に接続した非
線形回路でなる保護回路の働きにより設定電圧以上では
入力回路に流れる電流の変化割合は小さく電源圧Ｖｃｃ
より上昇することがなく正常な回路動作を期待すること
ができるのである。
第４図に示すのはこの発明の他の実施例で、上記従前の
入力回路を保護するため番と、入力電圧ＶＩＮを所定の
入力電圧範囲に設定するために、トランジスタｑ１のベ
ースとアース間に複数個のＰＮＰトランジスタ９４〜ｑ
７をダイオード接続したものを直列に接続した保護回路
を並列に接続しトランジスタＱ１のベース電流を設定電
圧以下に押えるように構成したものである。
入力回路を保護するため番と、入力電圧ＶＩＮを所定の
入力電圧範囲に設定するために、トランジスタｑ１のベ
ースとアース間に複数個のＰＮＰトランジスタ９４〜ｑ
７をダイオード接続したものを直列に接続した保護回路
を並列に接続しトランジスタＱ１のベース電流を設定電
圧以下に押えるように構成したものである。
（４）本発明の効果
以上の如く、この発明によれば入力電圧ＶＩＮ ・Ｄ変
、化が大きく生じることがあっても、入力ＶＩＮ ｉこ
並列に接続した設定電圧以上では電圧上昇がきわめて小
さく押えられる非線形回路でなる保護回路の働きにより
設定電圧以上では入力回路に流れる電流の変化割合を小
さく押えることができ入力回路の正常な回路動作を期待
することができるのである。即ち、入力電圧が電源電圧
をこえて大きく変化する回路においても、回路の誤動作
、破壊等を引き劇こすことなく安定に動作させることが
できるのである。
、化が大きく生じることがあっても、入力ＶＩＮ ｉこ
並列に接続した設定電圧以上では電圧上昇がきわめて小
さく押えられる非線形回路でなる保護回路の働きにより
設定電圧以上では入力回路に流れる電流の変化割合を小
さく押えることができ入力回路の正常な回路動作を期待
することができるのである。即ち、入力電圧が電源電圧
をこえて大きく変化する回路においても、回路の誤動作
、破壊等を引き劇こすことなく安定に動作させることが
できるのである。
またこの発明による回路構成は容易にＩＣ化することが
でき、外付の保護回路を必要としないものであるからコ
ストダウンをはかれるなど工業的波及効果は絶大なもの
があるのである。
でき、外付の保護回路を必要としないものであるからコ
ストダウンをはかれるなど工業的波及効果は絶大なもの
があるのである。
第１図は従来例を示す回路図、第２図及び第３図はこの
発明の一実施例を示す図で、第２図は回路図、第３図は
電気特性を示すグラフ、第４図はこの発明の他の実施例
を示す回路図である。 特許出願人 松下電工株式会社 代理人弁理士 竹 元 敏 丸 （ほか２名） 第１図 第２図 第３図 ＩＮ 第４図
発明の一実施例を示す図で、第２図は回路図、第３図は
電気特性を示すグラフ、第４図はこの発明の他の実施例
を示す回路図である。 特許出願人 松下電工株式会社 代理人弁理士 竹 元 敏 丸 （ほか２名） 第１図 第２図 第３図 ＩＮ 第４図
Claims (1)
- 【特許請求の範囲】 （１１入力回路の入力部と接地間に入力電圧が設定電圧
以上になると電圧上昇が非線形に僅かしか変動しない保
護回路を並列に接続して成る保護回路付入力回路。 （２）入力回路がコンパレータであり、複数個のトラン
ジスタをダイオード接続して電圧入力部と接地間に挿入
して保護回路を形成せる特許請求の範囲第１項記載の入
力回路。 （３１入力回路がコンパレータであり、複数個のトラン
ジスタをダイオード接続して比較トランジスタのベース
と接地間に挿入して保護回路を形成せる特許請求の範囲
第１項記載の入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114605A JPS595734A (ja) | 1982-06-30 | 1982-06-30 | 保護回路付入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114605A JPS595734A (ja) | 1982-06-30 | 1982-06-30 | 保護回路付入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595734A true JPS595734A (ja) | 1984-01-12 |
Family
ID=14642033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57114605A Pending JPS595734A (ja) | 1982-06-30 | 1982-06-30 | 保護回路付入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595734A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223241A (ja) * | 1987-03-11 | 1988-09-16 | 東急建設株式会社 | 鉄骨柱の固定方法 |
| JPH04119006U (ja) * | 1991-04-05 | 1992-10-23 | 大和ハウス工業株式会社 | 鉄骨柱脚 |
| JPH05346038A (ja) * | 1991-12-28 | 1993-12-27 | Daiwa House Ind Co Ltd | 柱脚構造 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5064749A (ja) * | 1973-10-12 | 1975-06-02 | ||
| JPS5074960A (ja) * | 1973-11-02 | 1975-06-19 | ||
| JPS52137245A (en) * | 1976-05-12 | 1977-11-16 | Fujitsu Ltd | Semiconductor gate circuit |
-
1982
- 1982-06-30 JP JP57114605A patent/JPS595734A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5064749A (ja) * | 1973-10-12 | 1975-06-02 | ||
| JPS5074960A (ja) * | 1973-11-02 | 1975-06-19 | ||
| JPS52137245A (en) * | 1976-05-12 | 1977-11-16 | Fujitsu Ltd | Semiconductor gate circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223241A (ja) * | 1987-03-11 | 1988-09-16 | 東急建設株式会社 | 鉄骨柱の固定方法 |
| JPH04119006U (ja) * | 1991-04-05 | 1992-10-23 | 大和ハウス工業株式会社 | 鉄骨柱脚 |
| JPH05346038A (ja) * | 1991-12-28 | 1993-12-27 | Daiwa House Ind Co Ltd | 柱脚構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475332A (en) | Power source circuit | |
| JPS61110218A (ja) | 電圧安定化装置 | |
| US4023111A (en) | Current limiting driver circuit | |
| JPH0350423B2 (ja) | ||
| JPS595734A (ja) | 保護回路付入力回路 | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JP2679582B2 (ja) | 半導体装置 | |
| JP3192437B2 (ja) | 電源用ｉｃの短絡保護回路 | |
| JPS5911291B2 (ja) | アナログ信号選択回路 | |
| US4445160A (en) | Fault-powered low-level voltage clamp circuit | |
| JPS5950712A (ja) | 負荷短絡保護回路 | |
| JPH01296323A (ja) | 集積回路用電源装置 | |
| KR880002126Y1 (ko) | 마이크로 프로세서의 리셋트 회로 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP2001128370A (ja) | 電源逆接続保護回路 | |
| JPH03101518A (ja) | 負荷駆動回路 | |
| JPH051153Y2 (ja) | ||
| JP3900731B2 (ja) | 電源スイッチ回路 | |
| JPS5937859B2 (ja) | 電源回路 | |
| JP2834939B2 (ja) | パワーアンプの保護回路 | |
| JPH0245813A (ja) | 集積電源回路 | |
| JPS589303Y2 (ja) | ディジタル入力回路 | |
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPH0419679Y2 (ja) | ||
| JPS6359610A (ja) | 定電圧回路 |