JPS5950712A - 負荷短絡保護回路 - Google Patents
負荷短絡保護回路Info
- Publication number
- JPS5950712A JPS5950712A JP15978282A JP15978282A JPS5950712A JP S5950712 A JPS5950712 A JP S5950712A JP 15978282 A JP15978282 A JP 15978282A JP 15978282 A JP15978282 A JP 15978282A JP S5950712 A JPS5950712 A JP S5950712A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- load
- circuit
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は負荷短絡時の過電流により制御回路が破摺す
ることを防止するや荷短絡保誰回路に関する。
ることを防止するや荷短絡保誰回路に関する。
従来、電力制御装置における負荷短絡時の保護回路とし
て電流検出方式の保護回路が知られているが、これＫは
主回路に検出用抵抗を必要とし、通常使用電流値が大き
い場合は検出用抵抗の損失が問題となることがある。
て電流検出方式の保護回路が知られているが、これＫは
主回路に検出用抵抗を必要とし、通常使用電流値が大き
い場合は検出用抵抗の損失が問題となることがある。
また、通常使用電流値と負荷短絡電流仙との差が少ない
場合には、短絡電流の検出が困難となる等の欠点があっ
た。
場合には、短絡電流の検出が困難となる等の欠点があっ
た。
この発明は上述の欠点を除去して、より構成が簡単で安
価な負荷短絡保護回路を提供することを目的とする。
価な負荷短絡保護回路を提供することを目的とする。
この目的は本発明によれば、電圧制御部よりの制御信号
により導通状態に保たれ、負荷を電瀞に接続する制御用
半導体素子と、該負荷の両端電圧があらかじめ設定さお
だ電圧以下になると遮断する短絡電圧検出部と、この遮
断により導通状態に導かれ前記半導体素子への制御信号
を側路する駆動部とを有することにより達成される。
により導通状態に保たれ、負荷を電瀞に接続する制御用
半導体素子と、該負荷の両端電圧があらかじめ設定さお
だ電圧以下になると遮断する短絡電圧検出部と、この遮
断により導通状態に導かれ前記半導体素子への制御信号
を側路する駆動部とを有することにより達成される。
第１図にこの発明の一実施例を示す。
直流電源１に負荷２を制御用トランジスタ３のエミ、り
・コレクタを介して取り付けこの制御用トランジスタ３
のベースに電圧制御部４を接続することで主回路を構成
する。
・コレクタを介して取り付けこの制御用トランジスタ３
のベースに電圧制御部４を接続することで主回路を構成
する。
トランジスタ５は、知絡電圧検出部であり、トランジス
タのベース・エミッタ間電圧がその堰層電圧以下になる
とＯＦＦ状態になることを利用し”、負荷両端電圧を抵
抗６，７により分割した電圧をトランジスタ５のベース
・エミッタ間に加え、負荷両端電圧の低下（短絡）を検
出している。したがって抵抗６，７の仙をあらかじめ設
定すれば、負荷両端電圧の検出値は任意に決定これる。
タのベース・エミッタ間電圧がその堰層電圧以下になる
とＯＦＦ状態になることを利用し”、負荷両端電圧を抵
抗６，７により分割した電圧をトランジスタ５のベース
・エミッタ間に加え、負荷両端電圧の低下（短絡）を検
出している。したがって抵抗６，７の仙をあらかじめ設
定すれば、負荷両端電圧の検出値は任意に決定これる。
トランジスタ８は信号メー換部であり、トランジスタ５
のコレクタ電圧を抵抗９．】０を介してそのベースに印
加している。トランジスタ１１は駆動部であり、負荷短
絡時電圧制御部４からトランジスタ３への制御信号を側
路することにより主回路を連断するものである。
のコレクタ電圧を抵抗９．】０を介してそのベースに印
加している。トランジスタ１１は駆動部であり、負荷短
絡時電圧制御部４からトランジスタ３への制御信号を側
路することにより主回路を連断するものである。
このような構成において、通常動作状態では、トランジ
スタ５はＯＮ状態となり、トランジスタ８ヘベース′亀
流を供給することでトランジスタ８を導通しＯＮ状態と
する。トランジスタ８かＯＮ状態となることでそのコレ
クタ電圧はほぼ接地電位となり、トランジスタ１１はｍ
断しＯＦＦ状態となる。したがって、電圧制御部４より
トランジスタ３へのベース電流供給かなされ通常動作が
行なわれる。
スタ５はＯＮ状態となり、トランジスタ８ヘベース′亀
流を供給することでトランジスタ８を導通しＯＮ状態と
する。トランジスタ８かＯＮ状態となることでそのコレ
クタ電圧はほぼ接地電位となり、トランジスタ１１はｍ
断しＯＦＦ状態となる。したがって、電圧制御部４より
トランジスタ３へのベース電流供給かなされ通常動作が
行なわれる。
い甘、この状態で負荷両端電圧Ｖｏが短絡によりＲ１＋
Ｒ２ 低下し、Ｖｏ≦ Ｒ１・■□（Ｒ１、Ｒ２はそれぞれ抵
抗６．７の抵抗値Ｖ。は、トランジスタ５のベース・エ
ミッタ間堰層電圧）となると、トランジスタ５は遮断さ
れＯＦＦ状態となる。トランジスタ５がＯＦＦ状態とな
ることにより、トランジスタ８へのベース電流供給がな
くなりトランジスタ８もＯＦＦ状態になる。トランジス
タ８がＯＦＦ状態となるとそのコレクタ電圧は入力電源
電圧附近まで上昇し、トランジスタ１１を導通してＯＮ
状ｍＫ導く。
Ｒ２ 低下し、Ｖｏ≦ Ｒ１・■□（Ｒ１、Ｒ２はそれぞれ抵
抗６．７の抵抗値Ｖ。は、トランジスタ５のベース・エ
ミッタ間堰層電圧）となると、トランジスタ５は遮断さ
れＯＦＦ状態となる。トランジスタ５がＯＦＦ状態とな
ることにより、トランジスタ８へのベース電流供給がな
くなりトランジスタ８もＯＦＦ状態になる。トランジス
タ８がＯＦＦ状態となるとそのコレクタ電圧は入力電源
電圧附近まで上昇し、トランジスタ１１を導通してＯＮ
状ｍＫ導く。
したがって、トランジスタ１１がＯＮ状態となることで
電圧制御部４からトランジスタ３への、ベース電流供給
が遮断され、トランジスタ３はＯＦＦ状態となり制御回
路は保護される。
電圧制御部４からトランジスタ３への、ベース電流供給
が遮断され、トランジスタ３はＯＦＦ状態となり制御回
路は保護される。
なお、トランジスタ１１のベース端子にツェナータイオ
ード１２及びコンデンサ１３を接続することＫより、入
力電源投入時及びノイズにより保護回路が作動すること
を防止している。
ード１２及びコンデンサ１３を接続することＫより、入
力電源投入時及びノイズにより保護回路が作動すること
を防止している。
捷た、コンデンサ１３ Ｋ抵抗１４を接続することによ
り、コンデンサ１３の放電時トランジスタ８が破壊する
ことを防止している。
り、コンデンサ１３の放電時トランジスタ８が破壊する
ことを防止している。
第２図は本発明の他の実施例を示すもので、第１図と同
様のものＫは同一符号を付しその説明を省略する。
様のものＫは同一符号を付しその説明を省略する。
すなわち第１丙と異なる点は、負荷２の一方が接地電位
であるため短絡電圧検出部が、ｎｐｎ形トランジスタ１
５で構成され、このため信号変換部としてのトランジス
タ８を必要としない点であり、その目的及び効果は前述
の実施例と変わるものではない。
であるため短絡電圧検出部が、ｎｐｎ形トランジスタ１
５で構成され、このため信号変換部としてのトランジス
タ８を必要としない点であり、その目的及び効果は前述
の実施例と変わるものではない。
以上の説明から明らかなようＫこの発明によれば、電圧
検出力式であるため従来の電流検出方式の＆膜回路と比
べて、 １）主回路の検出用抵抗が不砂となる。
検出力式であるため従来の電流検出方式の＆膜回路と比
べて、 １）主回路の検出用抵抗が不砂となる。
１１）ザイＩＩスタを使用せず、トランジスタのみでｈ
８単に９荷知絡時の回μの貼断が可能となる。
８単に９荷知絡時の回μの貼断が可能となる。
ｌ１ｍ） 短絡を流値を問題とイることかないので容
易に使用できる。
易に使用できる。
等の効果が得られ、産業上極めて有益なものである。
（５）
第１図は本発明の一実施例を示す回路図、第２図は本発
明の他の実施例を示す回路図である。 １・・・電源、２・・・負荷、３，５，８．１１ ・・
・トランジスタ；４・・・電圧制御部、６，７，９，１
０．１４・・・抵抗、１２・・ツェナーダイオード、１
３・・・コンデンサ。 （６） 才１ 圀 す２（２）
明の他の実施例を示す回路図である。 １・・・電源、２・・・負荷、３，５，８．１１ ・・
・トランジスタ；４・・・電圧制御部、６，７，９，１
０．１４・・・抵抗、１２・・ツェナーダイオード、１
３・・・コンデンサ。 （６） 才１ 圀 す２（２）
Claims (1)
- 電圧制御部よりの制御信号により導通状態に保たれ、負
荷を電源に接続する制御用半導体素子と、骸負荷の両端
電圧があらかじめ設定された電圧以下になると遮断する
短絡電圧検出部と、この遮断により導通状ｇ＜導かれ前
記半導体素子への制御信号を側路する駆動部とを有する
ことを特徴とする負荷短絡保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15978282A JPS5950712A (ja) | 1982-09-14 | 1982-09-14 | 負荷短絡保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15978282A JPS5950712A (ja) | 1982-09-14 | 1982-09-14 | 負荷短絡保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5950712A true JPS5950712A (ja) | 1984-03-23 |
Family
ID=15701146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15978282A Pending JPS5950712A (ja) | 1982-09-14 | 1982-09-14 | 負荷短絡保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950712A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63182633U (ja) * | 1987-05-14 | 1988-11-24 | ||
| JPH0360839U (ja) * | 1989-10-05 | 1991-06-14 | ||
| JP2007318971A (ja) * | 2006-05-29 | 2007-12-06 | Sharp Corp | 電源装置 |
| JP2010206901A (ja) * | 2009-03-02 | 2010-09-16 | Funai Electric Co Ltd | 電子機器の電源回路 |
| JP2020150431A (ja) * | 2019-03-14 | 2020-09-17 | パナソニックＩｐマネジメント株式会社 | 情報端末、インターホン玄関子機およびインターホンシステム |
-
1982
- 1982-09-14 JP JP15978282A patent/JPS5950712A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63182633U (ja) * | 1987-05-14 | 1988-11-24 | ||
| JPH0360839U (ja) * | 1989-10-05 | 1991-06-14 | ||
| JP2007318971A (ja) * | 2006-05-29 | 2007-12-06 | Sharp Corp | 電源装置 |
| JP4638381B2 (ja) * | 2006-05-29 | 2011-02-23 | シャープ株式会社 | 保護機能を有する電源装置 |
| JP2010206901A (ja) * | 2009-03-02 | 2010-09-16 | Funai Electric Co Ltd | 電子機器の電源回路 |
| JP2020150431A (ja) * | 2019-03-14 | 2020-09-17 | パナソニックＩｐマネジメント株式会社 | 情報端末、インターホン玄関子機およびインターホンシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142433A (en) | Motor drive circuit | |
| JP3276996B2 (ja) | 保護回路 | |
| JPS5950712A (ja) | 負荷短絡保護回路 | |
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
| JPH0475533B2 (ja) | ||
| JPH0224277Y2 (ja) | ||
| JPH0743276U (ja) | 電子機器の保護回路 | |
| JPS5847881B2 (ja) | カフカホゴカイロ | |
| JPH0130847Y2 (ja) | ||
| JPS6176027A (ja) | 突入電流防止回路 | |
| JPS5838987B2 (ja) | トランジスタカイロ | |
| JPH0622322B2 (ja) | スイッチングトランジスタの保護回路 | |
| JPH10303371A (ja) | 半導体集積回路 | |
| JPS644316Y2 (ja) | ||
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPS6247367B2 (ja) | ||
| KR870001196Y1 (ko) | 전자식 부족 전압 트립 장치의 회로 | |
| KR790001124B1 (ko) | 과부하(過負荷) 보호회로 | |
| JPH03101518A (ja) | 負荷駆動回路 | |
| JPS6129574B2 (ja) | ||
| JPS60197123A (ja) | Ｄｃ電源保護回路 | |
| RU1818672C (ru) | Устройство дл управлени мощным транспортом с защитой от короткого замыкани | |
| JPS6318934A (ja) | 突入電流防止回路 | |
| KR930004805Y1 (ko) | 인버터 회로의 트랜지스터 보호회로 |