JPS6129574B2 - - Google Patents
Info
- Publication number
- JPS6129574B2 JPS6129574B2 JP54151059A JP15105979A JPS6129574B2 JP S6129574 B2 JPS6129574 B2 JP S6129574B2 JP 54151059 A JP54151059 A JP 54151059A JP 15105979 A JP15105979 A JP 15105979A JP S6129574 B2 JPS6129574 B2 JP S6129574B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- switching
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000013459 approach Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Description
【発明の詳細な説明】
本発明はスイツチング増幅器の保護回路に関
し、出力シヨートや過負荷による出力トランジス
タの破壊を防止することを目的とする。
し、出力シヨートや過負荷による出力トランジス
タの破壊を防止することを目的とする。
従来のB級増幅器などでは、出力シヨートや過
負荷等を検出する方法として、出力に直列に挿入
された抵抗(出力トランジスターのエミツタ抵抗
等)と負荷とを2辺とするブリツジを構成し、そ
れで負荷インピーダンスを検出し、それで所定値
以下であれば保護回路が動作するという方法が一
般に用いられている。
負荷等を検出する方法として、出力に直列に挿入
された抵抗(出力トランジスターのエミツタ抵抗
等)と負荷とを2辺とするブリツジを構成し、そ
れで負荷インピーダンスを検出し、それで所定値
以下であれば保護回路が動作するという方法が一
般に用いられている。
しかし、スイツチング増幅器の場合は、効率の
関係から、出力に抵抗を入れないため、このよう
な検出方法は適用できない。
関係から、出力に抵抗を入れないため、このよう
な検出方法は適用できない。
そのため、スイツチング増幅器用として、電力
損失が増加しない、しかも時間遅れのない効果的
な保護回路が望まれていた。
損失が増加しない、しかも時間遅れのない効果的
な保護回路が望まれていた。
トランジスタは、電圧と電流が同時に与えられ
た時に破壊する。そこで、この電圧と電粒が同時
に与えられたことを検出し、それでトランジスタ
を遮断状態にすればトランジスタを破壊から保護
することができる。
た時に破壊する。そこで、この電圧と電粒が同時
に与えられたことを検出し、それでトランジスタ
を遮断状態にすればトランジスタを破壊から保護
することができる。
トランジスタのコレクタ・エミツタ間の電圧を
検出するのは容易である。しかし、コレクタ電流
(又はエミツタ電流)を検出しようとすると、コ
レクタ又はエミツタに検出用の抵抗を入れなけれ
ばならないが、抵抗を入れた場合、それによつて
電力損失が増すため好ましくない。
検出するのは容易である。しかし、コレクタ電流
(又はエミツタ電流)を検出しようとすると、コ
レクタ又はエミツタに検出用の抵抗を入れなけれ
ばならないが、抵抗を入れた場合、それによつて
電力損失が増すため好ましくない。
そこで、スイツチングトランジスタの動作から
コレクタ電流が流れている時には、ベース電流が
供給されており、正常な場合は、その時コレクタ
エミツタ間の電圧は非常に小さくなつており、出
力シヨートや過負荷になつてコレクタ電流が限界
を超えると、コレクタ・エミツタ間の電圧が増加
するという所に注目する。この動作を第1図、第
2図の波形図を用いて説明する。
コレクタ電流が流れている時には、ベース電流が
供給されており、正常な場合は、その時コレクタ
エミツタ間の電圧は非常に小さくなつており、出
力シヨートや過負荷になつてコレクタ電流が限界
を超えると、コレクタ・エミツタ間の電圧が増加
するという所に注目する。この動作を第1図、第
2図の波形図を用いて説明する。
第1図および第2図において、bは出力トラ
ンジスタのベース電流、Vcはコレクタ・エミツ
タ間電圧、cはコレクタ電流である。
ンジスタのベース電流、Vcはコレクタ・エミツ
タ間電圧、cはコレクタ電流である。
第1図は正常負荷の状態を示し、第2図は過負
荷の状態を示す。
荷の状態を示す。
出力トランジスタの破壊は、第2図のcがピ
ークになり、Vcが増加する所で起こる。
ークになり、Vcが増加する所で起こる。
そこで本発明では、出力トランジスタにベース
電流が供給されており、かつ、コレクタ・エミツ
タ間にある値以上の電圧が現れると、ベース電流
を遮断して、出力トランジスタを保護するように
したスイツチング増幅器の保護回路を提供するも
のである。
電流が供給されており、かつ、コレクタ・エミツ
タ間にある値以上の電圧が現れると、ベース電流
を遮断して、出力トランジスタを保護するように
したスイツチング増幅器の保護回路を提供するも
のである。
しかし、第1図に注目すると、bが立上つた
直後しばらくの間、コレクタ・エミツタ間に電圧
が残つているという期間が存在する。そしてこの
期間は、上記に説明したベース電流が供給されて
おり、かつ、コレクタ・エミツタ間にある値以上
の電圧が現れるという状態に相当する。
直後しばらくの間、コレクタ・エミツタ間に電圧
が残つているという期間が存在する。そしてこの
期間は、上記に説明したベース電流が供給されて
おり、かつ、コレクタ・エミツタ間にある値以上
の電圧が現れるという状態に相当する。
しかし、この期間はまだコレクタ電流cは十
分立上つておらず、しかも時間が非常に短いため
トランジスタは破壊しない。したがつて、この期
間では保護回路は働かないようにしなければなら
ない。
分立上つておらず、しかも時間が非常に短いため
トランジスタは破壊しない。したがつて、この期
間では保護回路は働かないようにしなければなら
ない。
本発明は、以上のような条件をも満足するスイ
ツチング増幅器の保護回路を提供するものであ
る。
ツチング増幅器の保護回路を提供するものであ
る。
第3図に本発明の一実施例を示す。第3図にお
いて、Aはスイツチング出力段および積分回路に
駆動信号を供給するための駆動手段、Bはスイツ
チングトランジスタ等で構成されるスイツチング
出力段、Cは積分回路、Dはスイツチングトラン
ジスタ等のコレクタ・エミツタ間の電圧が小さく
なつて飽和電圧近くになつた時、上記積分回路C
をリセツトするためのリセツト回路、Eは積分回
路Cの電圧が所定電圧に達すると、駆動手段Aか
らスイツチング出力段Bに供給される駆動信号を
遮断するための遮断回路である。
いて、Aはスイツチング出力段および積分回路に
駆動信号を供給するための駆動手段、Bはスイツ
チングトランジスタ等で構成されるスイツチング
出力段、Cは積分回路、Dはスイツチングトラン
ジスタ等のコレクタ・エミツタ間の電圧が小さく
なつて飽和電圧近くになつた時、上記積分回路C
をリセツトするためのリセツト回路、Eは積分回
路Cの電圧が所定電圧に達すると、駆動手段Aか
らスイツチング出力段Bに供給される駆動信号を
遮断するための遮断回路である。
第3図に示す保護回路の動作を、第4図に示す
波形図を用いて説明する。
波形図を用いて説明する。
第4図は、第2図に示す過負荷状態における保
護回路の動作を示すものである。
護回路の動作を示すものである。
第4図において、bは駆動手段Aからスイツ
チング出力段Bに供給される駆動信号(ベース電
流)、sは駆動手段Aから積分回路Cへ供給さ
れる駆動信号、Vcはスイツチング出力段Bのト
ランジスタのコレクタ・エミツタ間電圧、Vsは
積分回路Cの出力電圧、Vrは遮断回路Eが動作
する所定電圧である。
チング出力段Bに供給される駆動信号(ベース電
流)、sは駆動手段Aから積分回路Cへ供給さ
れる駆動信号、Vcはスイツチング出力段Bのト
ランジスタのコレクタ・エミツタ間電圧、Vsは
積分回路Cの出力電圧、Vrは遮断回路Eが動作
する所定電圧である。
第4図に示すように、ベース電流bが立上つ
た直後の期間では、積分回路出力Vsが十分増加
しないうちに、Vcによつてリセツトされるため
所定電圧Vrに達することはなく、この時には遮
断回路は動作しない。
た直後の期間では、積分回路出力Vsが十分増加
しないうちに、Vcによつてリセツトされるため
所定電圧Vrに達することはなく、この時には遮
断回路は動作しない。
しかし、過負荷によりコレクタ電流cが過大
になると、コレクタ・エミツタ間電圧Vcが大き
くなり、それに従つて積分回路出力Vsも大きく
なり、それが所定電圧Vrに達する。そこで遮断
回路Eが働くため、ベース電流bは遮断され
る。
になると、コレクタ・エミツタ間電圧Vcが大き
くなり、それに従つて積分回路出力Vsも大きく
なり、それが所定電圧Vrに達する。そこで遮断
回路Eが働くため、ベース電流bは遮断され
る。
この時、出力トランジスタは遮断状態に入るに
従つて、さらにコレクタ・エミツタ間電圧は増加
するため遮断回路入力はますます大きくなつて強
く遮断する、というように正帰還が働く。そのた
め、非常に短い時間で出力トランジスタは遮断さ
れて確実に保護される。
従つて、さらにコレクタ・エミツタ間電圧は増加
するため遮断回路入力はますます大きくなつて強
く遮断する、というように正帰還が働く。そのた
め、非常に短い時間で出力トランジスタは遮断さ
れて確実に保護される。
以上の原理を具体化した保護回路の例を第5図
および第6図に示す。第5図は出力段がコレクタ
出力である場合、第6図はエミツタ出力である場
合の例である。
および第6図に示す。第5図は出力段がコレクタ
出力である場合、第6図はエミツタ出力である場
合の例である。
第5図、第6図において、1は前段、2はエミ
ツタ接地のトランジスタ、3は出力段のベース電
流を供給する抵抗、4は出力段のスイツチングト
ランジスタ、5は逆起電力吸収用ダイオード、
6,7はローパスフイルタを構成するコイルおよ
びコンデンサ、8は積分用コンデンサに電流を供
給するための抵抗、9は積分用コンデンサ、10
は積分用コンデンサの電圧を出力段トランジスタ
のコレクタ電圧でリセツトするためのリセツト用
ダイオード、11,12は電圧シフト用ダイオー
ドおよび抵抗、13は積分用コンデンサの電圧が
所定の電圧に達するとベースに電流が供給され、
導通状態になつて出力トランジスタのベース・エ
ミツタ間をシヨートするための遮断用トランジス
タである。
ツタ接地のトランジスタ、3は出力段のベース電
流を供給する抵抗、4は出力段のスイツチングト
ランジスタ、5は逆起電力吸収用ダイオード、
6,7はローパスフイルタを構成するコイルおよ
びコンデンサ、8は積分用コンデンサに電流を供
給するための抵抗、9は積分用コンデンサ、10
は積分用コンデンサの電圧を出力段トランジスタ
のコレクタ電圧でリセツトするためのリセツト用
ダイオード、11,12は電圧シフト用ダイオー
ドおよび抵抗、13は積分用コンデンサの電圧が
所定の電圧に達するとベースに電流が供給され、
導通状態になつて出力トランジスタのベース・エ
ミツタ間をシヨートするための遮断用トランジス
タである。
第5図および第6図において、抵抗3,8は第
3図の駆動手段Aに対応し、スイツチングトラン
ジスタ4はスイツチング出力段Bに、積分用コン
デンサ9は積分回路Cに、リセツト用ダイオード
10はリセツト回路Dに、遮断用トランジスタ1
3は遮断回路Eにそれぞれ対応しており、それら
の動作は、第4図を用いて説明した第3図の動作
と同様である。
3図の駆動手段Aに対応し、スイツチングトラン
ジスタ4はスイツチング出力段Bに、積分用コン
デンサ9は積分回路Cに、リセツト用ダイオード
10はリセツト回路Dに、遮断用トランジスタ1
3は遮断回路Eにそれぞれ対応しており、それら
の動作は、第4図を用いて説明した第3図の動作
と同様である。
第4図を用いて、第5図の動作を説明する。第
4図はおいては、bは第5図のトランジスタ4
のベース電流、sは抵抗8に流れる電流、Vc
はトランジスタ4のコレクタ・エミツタ間電圧、
Vsはトランジスタ13のベース・エミツタ間電
圧、Vrはトランジスタ13のVBE、Icはトラン
ジスタ4のコレクタ電流である。
4図はおいては、bは第5図のトランジスタ4
のベース電流、sは抵抗8に流れる電流、Vc
はトランジスタ4のコレクタ・エミツタ間電圧、
Vsはトランジスタ13のベース・エミツタ間電
圧、Vrはトランジスタ13のVBE、Icはトラン
ジスタ4のコレクタ電流である。
まず、トランジスタ2が導通状態になると、
bおよびsが立上る。そして、コンデンサ9が
sによつて充電されるに従つてVsが増加する
が、同時にbによつてトランジスタ4が導通状
態になるためVcが小さくなり、飽和電圧近くに
なると間もなくダイオード10が導通し、Isを吸
取るため、Vsの増加は止まる。つぎにcが過
大になるに従つてVcが大きくなつて行き、それ
に従つてダイオード10を介してコンデンサ9の
電圧は大きくなつて行き、Vsが増大して行く。
そして、VsがVrを越えるとトランジスタ13が
導通し、その結果bが遮断され、トランジスタ
4は遮断される。トランジスタ4が遮断に入るに
従つてさらにVcは増加するためVsはますます大
きくなり、強く遮断するというように正帰還が働
く。そのために、非常に短い時間でトランジスタ
4は遮断され、確実に保護される。
bおよびsが立上る。そして、コンデンサ9が
sによつて充電されるに従つてVsが増加する
が、同時にbによつてトランジスタ4が導通状
態になるためVcが小さくなり、飽和電圧近くに
なると間もなくダイオード10が導通し、Isを吸
取るため、Vsの増加は止まる。つぎにcが過
大になるに従つてVcが大きくなつて行き、それ
に従つてダイオード10を介してコンデンサ9の
電圧は大きくなつて行き、Vsが増大して行く。
そして、VsがVrを越えるとトランジスタ13が
導通し、その結果bが遮断され、トランジスタ
4は遮断される。トランジスタ4が遮断に入るに
従つてさらにVcは増加するためVsはますます大
きくなり、強く遮断するというように正帰還が働
く。そのために、非常に短い時間でトランジスタ
4は遮断され、確実に保護される。
なお、第4図で、bが遮断された後、遅れて
sが立下つているが、このsの立下りは、こ
のタイミングでトランジスタ2が遮断状態になる
ためである。
sが立下つているが、このsの立下りは、こ
のタイミングでトランジスタ2が遮断状態になる
ためである。
また、第6図の動作は、第5図の電圧と電流の
極性を逆にし、増幅器1の出力電圧が正になる時
が、第5図のトランジスタ2が導通する時に対応
させれば、全く同様になる。
極性を逆にし、増幅器1の出力電圧が正になる時
が、第5図のトランジスタ2が導通する時に対応
させれば、全く同様になる。
なお、電圧シフト回路11,12は、積分用コ
ンデンサ9の電圧が、ダイオード10でリセツト
された時、トランジスタ13が遮断状態になるよ
うに挿入している。
ンデンサ9の電圧が、ダイオード10でリセツト
された時、トランジスタ13が遮断状態になるよ
うに挿入している。
また、出力トランジスタ4がダーリントン構成
になつている場合についても、本発明は有効であ
る。
になつている場合についても、本発明は有効であ
る。
以上のように本発明によれば、スイツチング増
幅器において、電力損失を増加させることなく、
危険状態の検出を行うことができ、しかも動作が
非常に速いため、確実に出力トランジスタを保護
することができる。
幅器において、電力損失を増加させることなく、
危険状態の検出を行うことができ、しかも動作が
非常に速いため、確実に出力トランジスタを保護
することができる。
第1図、第2図はスイツチング増幅器の出力段
の波形図、第3図は本発明の一実施例のブロツク
図、第4図は本発明の動作波形図、第5図、第6
図は本発明の具体的実施例の回路図である。 A……駆動手段、B……スイツチング出力段、
C……積分回路、D……リセツト回路、E……遮
断回路、4……第1のトランジスタ、9……コン
デンサ、10……ダイオード、11,12……電
圧シフト回路、3……第1の抵抗、8……第2の
抵抗。
の波形図、第3図は本発明の一実施例のブロツク
図、第4図は本発明の動作波形図、第5図、第6
図は本発明の具体的実施例の回路図である。 A……駆動手段、B……スイツチング出力段、
C……積分回路、D……リセツト回路、E……遮
断回路、4……第1のトランジスタ、9……コン
デンサ、10……ダイオード、11,12……電
圧シフト回路、3……第1の抵抗、8……第2の
抵抗。
Claims (1)
- 【特許請求の範囲】 1 制御電極および2つの主電極を持つスイツチ
ング出力段と、積分回路と、上記スイツチング出
力段の制御電極および上記積分回路の入力に駆動
信号を供給するための駆動手段と、上記スイツチ
ング出力段の両主電極間の電圧が飽和電圧近くに
なつた時、上記積分回路をリセツトするためのリ
セツト回路と、上記積分回路の出力電圧が所定電
圧に達すると、上記駆動手段から上記スイツチン
グ出力段の制御電極への駆動信号を遮断するため
の遮断回路とで構成されたスイツチング増幅器の
保護回路。 2 特許請求の範囲第1項において、スイツチン
グ出力段が第1のトランジスタで構成され、積分
回路がコンデンサで構成され、リセツト回路が上
記第1のトランジスタのコレクタと上記コンデン
サとの間に接続されたダイオードで構成され、遮
断回路が、ベースが上記コンデンサに接続され、
エミツタが第1のトランジスタのエミツタに接続
され、コレクタが第1のトランジスタのベースに
接続された第2のトランジスタで構成されたこと
を特徴とするスイツチング増幅器の保護回路。 3 特許請求の範囲第2項において、コンデンサ
と第2のトランジスタのベースとの間に、電圧シ
フト回路を挿入したことを特徴とするスイツチン
グ増幅器の保護回路。 4 特許請求の範囲第2項において、駆動信号
が、第1のトランジスタのベースおよびコンデン
サに、それぞれ第1および第2の抵抗を介して供
給されることを特徴とするスイツチング増幅器の
保護回路。 5 特許請求の範囲第2項において、第1のトラ
ンジスタがダーリントン構成になつていることを
特徴とするスイツチング増幅器の保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15105979A JPS5673908A (en) | 1979-11-20 | 1979-11-20 | Protection circuit for switching amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15105979A JPS5673908A (en) | 1979-11-20 | 1979-11-20 | Protection circuit for switching amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5673908A JPS5673908A (en) | 1981-06-19 |
JPS6129574B2 true JPS6129574B2 (ja) | 1986-07-08 |
Family
ID=15510392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15105979A Granted JPS5673908A (en) | 1979-11-20 | 1979-11-20 | Protection circuit for switching amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5673908A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NZ216904A (en) * | 1985-07-22 | 1989-01-06 | Beale David George | Audio amplifier with overload limiting |
JPH07273564A (ja) * | 1994-03-28 | 1995-10-20 | Nec Corp | 過電圧保護回路 |
JP6318780B2 (ja) * | 2014-04-01 | 2018-05-09 | オンキヨー株式会社 | 過電流検出回路及びスイッチングアンプ |
-
1979
- 1979-11-20 JP JP15105979A patent/JPS5673908A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5673908A (en) | 1981-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4423457A (en) | Overload protection circuit for a semiconductor switch | |
JPS6047771B2 (ja) | 増幅器の過負荷保護装置 | |
US3976955A (en) | Protective circuit for pulse width modulated signal amplifier | |
US4481553A (en) | Protection circuit | |
JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
US3919601A (en) | Overcurrent protection circuit {8 for an object circuit{9 | |
JPS627722B2 (ja) | ||
JPS6129574B2 (ja) | ||
JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
US3979643A (en) | Logic driver circuit with output protection | |
JPS6083418A (ja) | パワ−スイッチングトランジスタの保護回路 | |
JP3833805B2 (ja) | スタティック・アイソレータ | |
JPS6053488B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
US3588612A (en) | Solid state lamp flasher | |
JP2540759B2 (ja) | トランジスタ増幅器 | |
JP2729057B2 (ja) | 電力増幅装置 | |
JPH0758298B2 (ja) | 電流検出装置 | |
JPH0537250Y2 (ja) | ||
JPS6352482B2 (ja) | ||
US3930207A (en) | Amplifier with overload protection | |
KR900009628Y1 (ko) | 오디오 앰프 보호회로 | |
JPS60239119A (ja) | トランジスタのベ−ス駆動回路 | |
JP2940458B2 (ja) | 異常電圧防護回路 | |
JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
JP3475546B2 (ja) | Mosfetの駆動回路 |