JPH10303371A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH10303371A JPH10303371A JP9109655A JP10965597A JPH10303371A JP H10303371 A JPH10303371 A JP H10303371A JP 9109655 A JP9109655 A JP 9109655A JP 10965597 A JP10965597 A JP 10965597A JP H10303371 A JPH10303371 A JP H10303371A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- burn
- test
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 外部制御端子を設けることなくバーンイン・
テストを行うことができるようにすることを目的とす
る。 【解決手段】 定電圧電源回路２を有する半導体集積回
路において、入力電圧が所定電圧を越えたことを検出す
る高電圧検出回路１０を設け、この高電圧検出回路１０
によりこの入力電圧が所定電圧を越えたことを検出して
いる間、この定電圧電源回路２の定電圧出力動作を停止
するようにしたものである。
テストを行うことができるようにすることを目的とす
る。 【解決手段】 定電圧電源回路２を有する半導体集積回
路において、入力電圧が所定電圧を越えたことを検出す
る高電圧検出回路１０を設け、この高電圧検出回路１０
によりこの入力電圧が所定電圧を越えたことを検出して
いる間、この定電圧電源回路２の定電圧出力動作を停止
するようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は定電圧電源回路を有
する半導体集積回路であって、バーンイン・テストがで
きるようにした半導体集積回路に関する。
する半導体集積回路であって、バーンイン・テストがで
きるようにした半導体集積回路に関する。
【０００２】
【従来の技術】一般に半導体集積回路における消費電力
は電源電圧の２乗に比例する。そこで従来はこの半導体
集積回路に定電圧電源回路を設け、この定電圧電源回路
よりの電源電圧を下げた出力定電圧によりこの半導体集
積回路を動作するようにし、この半導体集積回路の消費
電力を低減するようにしていた。
は電源電圧の２乗に比例する。そこで従来はこの半導体
集積回路に定電圧電源回路を設け、この定電圧電源回路
よりの電源電圧を下げた出力定電圧によりこの半導体集
積回路を動作するようにし、この半導体集積回路の消費
電力を低減するようにしていた。
【０００３】また、半導体集積回路においては、この半
導体集積回路の製造時に、定格電圧以上の所定の電圧を
数分ないし数十分印加するバーンイン・テストを行い、
不良を起こす可能性の高い半導体集積回路を予め選別、
破棄し、初期不良率を下げる如くしていた。
導体集積回路の製造時に、定格電圧以上の所定の電圧を
数分ないし数十分印加するバーンイン・テストを行い、
不良を起こす可能性の高い半導体集積回路を予め選別、
破棄し、初期不良率を下げる如くしていた。
【０００４】ところで定電圧電源回路を設けた半導体集
積回路においては、バーンイン・テストを行うために、
電源入力端子に定格電圧以上の所定の電圧を供給して
も、この定電圧電源回路の動作により一定の定電圧とな
るため、このバーンイン・テストを行うことができなか
った。
積回路においては、バーンイン・テストを行うために、
電源入力端子に定格電圧以上の所定の電圧を供給して
も、この定電圧電源回路の動作により一定の定電圧とな
るため、このバーンイン・テストを行うことができなか
った。
【０００５】この為、従来はこの定電圧電源回路を設け
た半導体集積回路においては、このバーンイン・テスト
を行うため図４に示す如き構成を取っていた。
た半導体集積回路においては、このバーンイン・テスト
を行うため図４に示す如き構成を取っていた。
【０００６】即ち、図４において、１は定格電圧とバー
ンイン・テスト用の定格電圧以上の所定電圧とが切換供
給される直流電源入力端子を示し、この直流電源入力端
子１を定電圧電源回路２を構成するｎｐｎ形トランジス
タ２ａのコレクタに接続する。
ンイン・テスト用の定格電圧以上の所定電圧とが切換供
給される直流電源入力端子を示し、この直流電源入力端
子１を定電圧電源回路２を構成するｎｐｎ形トランジス
タ２ａのコレクタに接続する。
【０００７】このトランジスタ２ａのエミッタを一方の
出力端子２ｆに接続し、この一方の出力端子２ｆと接地
端子３に接続された他方の出力端子２ｇとの間に例えば
同一抵抗値の２つの抵抗器２ｂ及び２ｃの直列回路を接
続し、この２つの抵抗器２ｂ及び２ｃの接続点を演算増
幅回路２ｄの反転入力端子−に接続し、この演算増幅回
路２ｄの非反転入力端子＋を基準電圧Ｖref の電池２ｅ
を介して接地端子３に接続する。
出力端子２ｆに接続し、この一方の出力端子２ｆと接地
端子３に接続された他方の出力端子２ｇとの間に例えば
同一抵抗値の２つの抵抗器２ｂ及び２ｃの直列回路を接
続し、この２つの抵抗器２ｂ及び２ｃの接続点を演算増
幅回路２ｄの反転入力端子−に接続し、この演算増幅回
路２ｄの非反転入力端子＋を基準電圧Ｖref の電池２ｅ
を介して接地端子３に接続する。
【０００８】この場合、抵抗器２ｂ及び２ｃにより例え
ば１／２の分圧回路を構成する。
ば１／２の分圧回路を構成する。
【０００９】また、この演算増幅回路２ｄの出力端子
を、このトランジスタ２ａのベースに接続する。この場
合、トランジスタ２ａ、抵抗器２ｂ，２ｃ、演算増幅回
路２ｄ及び電池２ｅにより定電圧電源回路２を構成して
いる。
を、このトランジスタ２ａのベースに接続する。この場
合、トランジスタ２ａ、抵抗器２ｂ，２ｃ、演算増幅回
路２ｄ及び電池２ｅにより定電圧電源回路２を構成して
いる。
【００１０】この定電圧電源回路２の一方及び他方の出
力端子２ｆ及び２ｇに得られる定電圧を電源として半導
体集積回路本体４に供給する如くし、この電源によりこ
の半導体集積回路本体４を動作する如くする。４ａ，４
ｂ，４ｃはこの半導体集積回路本体４から導出された所
定数の半導体集積回路の端子を示す。
力端子２ｆ及び２ｇに得られる定電圧を電源として半導
体集積回路本体４に供給する如くし、この電源によりこ
の半導体集積回路本体４を動作する如くする。４ａ，４
ｂ，４ｃはこの半導体集積回路本体４から導出された所
定数の半導体集積回路の端子を示す。
【００１１】この図４においては、この定電圧電源回路
２を構成するトランジスタ２ａのコレクタとエミッタの
間に接続スイッチ５を設けると共に外部制御端子６を設
け、この外部制御端子６に供給される制御信号により、
この接続スイッチ５をオン・オフ制御する如くする。
２を構成するトランジスタ２ａのコレクタとエミッタの
間に接続スイッチ５を設けると共に外部制御端子６を設
け、この外部制御端子６に供給される制御信号により、
この接続スイッチ５をオン・オフ制御する如くする。
【００１２】斯る、図４においては、この半導体集積回
路の製造時にバーンイン・テストを行うときは外部制御
端子６よりの制御信号により接続スイッチ５をオンとし
てトランジスタ２ａのコレクタ・エミッタ間を短絡する
と共に直流電源入力端子１にバーンイン・テスト用の定
格電圧以上の所定の電圧を供給する如くする。
路の製造時にバーンイン・テストを行うときは外部制御
端子６よりの制御信号により接続スイッチ５をオンとし
てトランジスタ２ａのコレクタ・エミッタ間を短絡する
と共に直流電源入力端子１にバーンイン・テスト用の定
格電圧以上の所定の電圧を供給する如くする。
【００１３】このときはバーンイン・テスト用の所定電
圧が接続スイッチ５を通して半導体集積回路本体４に供
給され、バーンイン・テストを行うことができ、不良を
起こす可能性の高い半導体集積回路を予め選別、破棄す
ることができ初期不良率を下げることができる。
圧が接続スイッチ５を通して半導体集積回路本体４に供
給され、バーンイン・テストを行うことができ、不良を
起こす可能性の高い半導体集積回路を予め選別、破棄す
ることができ初期不良率を下げることができる。
【００１４】また、通常動作時は外部制御端子６よりの
制御信号により接続スイッチ５をオフとすると共に直流
電源入力端子１に定格電圧を供給し、このときは定電圧
電源回路２が所定の動作を行うので半導体集積回路本体
４に一定電圧の電源が供給され、この半導体集積回路本
体４の消費電力を低減できる。
制御信号により接続スイッチ５をオフとすると共に直流
電源入力端子１に定格電圧を供給し、このときは定電圧
電源回路２が所定の動作を行うので半導体集積回路本体
４に一定電圧の電源が供給され、この半導体集積回路本
体４の消費電力を低減できる。
【００１５】
【発明が解決しようとする課題】然しながら、斯る従来
の半導体集積回路においては、バーンイン・テストを行
うため外部制御端子６を設ける必要があり、この外部制
御端子６を設けるためにこの半導体集積回路のチップ面
積及び端子数が増加する不都合があった。
の半導体集積回路においては、バーンイン・テストを行
うため外部制御端子６を設ける必要があり、この外部制
御端子６を設けるためにこの半導体集積回路のチップ面
積及び端子数が増加する不都合があった。
【００１６】本発明は斯る点に鑑み、上述外部制御端子
を設けることなく、バーンイン・テストを行うことがで
きるようにすることを目的とする。
を設けることなく、バーンイン・テストを行うことがで
きるようにすることを目的とする。
【００１７】
【課題を解決するための手段】本発明は定電圧電源回路
を有する半導体集積回路において、入力電圧が所定電圧
を越えたことを検出する高電圧検出回路を設け、この高
電圧検出回路により入力電圧が所定電圧を越えたことを
検出している間、この定電圧電源回路の定電圧出力動作
を停止するようにしたものである。
を有する半導体集積回路において、入力電圧が所定電圧
を越えたことを検出する高電圧検出回路を設け、この高
電圧検出回路により入力電圧が所定電圧を越えたことを
検出している間、この定電圧電源回路の定電圧出力動作
を停止するようにしたものである。
【００１８】本発明によれば、入力電圧が所定電圧を越
えたバーンイン・テスト用の電圧のときは高電圧検出回
路により、これを検出して定電圧電源回路の定電圧出力
動作を停止し、入力電圧が、そのまま半導体集積回路に
電源として供給されるので、外部制御端子を設けること
なくバーンイン・テストを行うことができる。
えたバーンイン・テスト用の電圧のときは高電圧検出回
路により、これを検出して定電圧電源回路の定電圧出力
動作を停止し、入力電圧が、そのまま半導体集積回路に
電源として供給されるので、外部制御端子を設けること
なくバーンイン・テストを行うことができる。
【００１９】
【発明の実施の形態】以下、図１、図２及び図３を参照
しながら本発明半導体集積回路の実施の形態の例につき
説明しよう。図１において図４に対応する部分には同一
符号を付して示す。
しながら本発明半導体集積回路の実施の形態の例につき
説明しよう。図１において図４に対応する部分には同一
符号を付して示す。
【００２０】図１例において、１は定格電圧とバーンイ
ン・テスト用の定格電圧以上の所定電圧とが切換供給さ
れる直流電源入力端子を示し、この直流電源入力端子１
を定電圧電源回路２を構成するｎｐｎ形トランジスタ２
ａのコレクタに接続する。
ン・テスト用の定格電圧以上の所定電圧とが切換供給さ
れる直流電源入力端子を示し、この直流電源入力端子１
を定電圧電源回路２を構成するｎｐｎ形トランジスタ２
ａのコレクタに接続する。
【００２１】このトランジスタ２ａのエミッタを一方の
出力端子２ｆに接続し、この一方の出力端子２ｆと接地
端子３に接続された他方の出力端子２ｇとの間に例えば
同一抵抗値の２つの抵抗器２ｂ及び２ｃの直列回路を接
続し、この２つの抵抗器２ｂ及び２ｃの接続点を演算増
幅回路２ｄの反転入力端子−に接続し、この演算増幅回
路２ｄの非反転入力端子＋を基準電圧Ｖref の電池２ｅ
を介して接地端子３に接続する。
出力端子２ｆに接続し、この一方の出力端子２ｆと接地
端子３に接続された他方の出力端子２ｇとの間に例えば
同一抵抗値の２つの抵抗器２ｂ及び２ｃの直列回路を接
続し、この２つの抵抗器２ｂ及び２ｃの接続点を演算増
幅回路２ｄの反転入力端子−に接続し、この演算増幅回
路２ｄの非反転入力端子＋を基準電圧Ｖref の電池２ｅ
を介して接地端子３に接続する。
【００２２】この場合、抵抗器２ｂ及び２ｃにより例え
ば１／２の分圧回路を構成する。
ば１／２の分圧回路を構成する。
【００２３】また、この演算増幅回路２ｄの出力端子
を、このトランジスタ２ａのベースに接続する。この場
合、トランジスタ２ａ、抵抗器２ｂ，２ｃ、演算増幅回
路２ｄ及び電池２ｅにより定電圧電源回路２を構成して
いる。
を、このトランジスタ２ａのベースに接続する。この場
合、トランジスタ２ａ、抵抗器２ｂ，２ｃ、演算増幅回
路２ｄ及び電池２ｅにより定電圧電源回路２を構成して
いる。
【００２４】この定電圧電源回路２の一方及び他方の出
力端子２ｆ及び２ｇに得られる定電圧を電源として半導
体集積回路本体４に供給する如くし、この電源によりこ
の半導体集積回路本体４を動作する如くする。４ａ，４
ｂ，４ｃはこの半導体集積回路本体４から導出された所
定数の半導体集積回路の端子を示す。
力端子２ｆ及び２ｇに得られる定電圧を電源として半導
体集積回路本体４に供給する如くし、この電源によりこ
の半導体集積回路本体４を動作する如くする。４ａ，４
ｂ，４ｃはこの半導体集積回路本体４から導出された所
定数の半導体集積回路の端子を示す。
【００２５】また、この定電圧電源回路２を構成するト
ランジスタ２ａのコレクタとエミッタとの間に接続スイ
ッチ５を設ける。
ランジスタ２ａのコレクタとエミッタとの間に接続スイ
ッチ５を設ける。
【００２６】また本例においては、直流電源入力端子１
に得られる入力電圧をバーンイン・テスト用の定格電圧
以上の所定の電圧例えば２×Ｖhigh以上の電圧を検出す
る高電圧検出回路１０に供給する。
に得られる入力電圧をバーンイン・テスト用の定格電圧
以上の所定の電圧例えば２×Ｖhigh以上の電圧を検出す
る高電圧検出回路１０に供給する。
【００２７】この高電圧検出回路１０がバーンイン・テ
スト用の所定電圧例えば２×Ｖhigh以上の電圧を検出し
たときは、この高電圧検出回路１０の出力側に制御信号
を発生し、この接続スイッチ５をオンし、定電圧電源回
路２を構成するトランジスタ２ａのコレクタ・エミッタ
間を短絡する如くする。この接続スイッチ５はその他の
ときはオフとなる如くなす。
スト用の所定電圧例えば２×Ｖhigh以上の電圧を検出し
たときは、この高電圧検出回路１０の出力側に制御信号
を発生し、この接続スイッチ５をオンし、定電圧電源回
路２を構成するトランジスタ２ａのコレクタ・エミッタ
間を短絡する如くする。この接続スイッチ５はその他の
ときはオフとなる如くなす。
【００２８】この高電圧検出回路１０の具体的例を図２
に示す。この図２例においては、直流電源入力端子１を
例えば２つの同じ抵抗値の抵抗器１１及び１２の直列回
路を介して接地し、この抵抗器１１及び１２の接続点を
比較回路を構成する演算増幅回路１３の非反転入力端子
＋に接続し、この演算増幅回路１３の反転入力端子−を
バーンイン・テスト用の基準電圧Ｖhighの電池１４を介
して接地する。
に示す。この図２例においては、直流電源入力端子１を
例えば２つの同じ抵抗値の抵抗器１１及び１２の直列回
路を介して接地し、この抵抗器１１及び１２の接続点を
比較回路を構成する演算増幅回路１３の非反転入力端子
＋に接続し、この演算増幅回路１３の反転入力端子−を
バーンイン・テスト用の基準電圧Ｖhighの電池１４を介
して接地する。
【００２９】この場合、抵抗器１１及び１２は例えば１
／２の分圧回路を構成し、バーンイン・テスト用の電圧
を定格電圧例えば２×Ｖref 以上の所定電圧２×Ｖhigh
以上の電圧とする如くする。
／２の分圧回路を構成し、バーンイン・テスト用の電圧
を定格電圧例えば２×Ｖref 以上の所定電圧２×Ｖhigh
以上の電圧とする如くする。
【００３０】従って、図２例においては直流電源入力端
子１に２×Ｖhigh以上のバーンイン・テスト用の所定電
圧が供給されたときは、比較回路１３の出力端子１５に
制御信号が得られ、この制御信号により接続スイッチ５
をオンする如くする。
子１に２×Ｖhigh以上のバーンイン・テスト用の所定電
圧が供給されたときは、比較回路１３の出力端子１５に
制御信号が得られ、この制御信号により接続スイッチ５
をオンする如くする。
【００３１】本例は、上述の如く構成されているので、
この半導体集積回路の製造時に、バーンイン・テストを
行うときには、直流電源入力端子１にバーンイン・テス
ト用の２×Ｖhigh以上の所定電圧を供給する。
この半導体集積回路の製造時に、バーンイン・テストを
行うときには、直流電源入力端子１にバーンイン・テス
ト用の２×Ｖhigh以上の所定電圧を供給する。
【００３２】このときは高電圧検出回路１０の出力端子
１５に制御信号が得られ、この制御信号により接続スイ
ッチ５がオンし、定電圧電源回路２を構成するトランジ
スタ２ａのコレクタ・エミッタ間が短絡され、図３に示
す如くこの直流電源入力端子１に供給されるバーンイン
・テスト用の２×Ｖhigh以上の所定電圧がこの接続スイ
ッチ５を通して、半導体集積回路本体４に供給され、バ
ーンイン・テストを行うことができ、不良を起こす可能
性の高い、半導体集積回路を予め選別、破棄することが
でき、初期不良率を下げることができる。
１５に制御信号が得られ、この制御信号により接続スイ
ッチ５がオンし、定電圧電源回路２を構成するトランジ
スタ２ａのコレクタ・エミッタ間が短絡され、図３に示
す如くこの直流電源入力端子１に供給されるバーンイン
・テスト用の２×Ｖhigh以上の所定電圧がこの接続スイ
ッチ５を通して、半導体集積回路本体４に供給され、バ
ーンイン・テストを行うことができ、不良を起こす可能
性の高い、半導体集積回路を予め選別、破棄することが
でき、初期不良率を下げることができる。
【００３３】また、この直流電源入力端子１に入力電圧
が２×Ｖref 〜２×Ｖhighの間の通常動作時は、高電圧
検出回路１０の出力端子１５には制御信号は得られず、
接続スイッチ５はオフであり、定電圧電源回路２は所定
を動作をし、このときは半導体集積回路４に図３に示す
如く電圧が２×Ｖref の一定電圧が電源として供給さ
れ、この半導体集積回路本体４の消費電力を低減でき
る。
が２×Ｖref 〜２×Ｖhighの間の通常動作時は、高電圧
検出回路１０の出力端子１５には制御信号は得られず、
接続スイッチ５はオフであり、定電圧電源回路２は所定
を動作をし、このときは半導体集積回路４に図３に示す
如く電圧が２×Ｖref の一定電圧が電源として供給さ
れ、この半導体集積回路本体４の消費電力を低減でき
る。
【００３４】以上述べた如く、本例によれば直流電源入
力端子１に供給される入力電圧がバーンイン・テスト用
の所定電圧のときは高電圧検出回路１０により、これを
検出して定電圧電源回路２の定電圧出力動作を停止し、
このバーンイン・テスト用の入力電圧がそのまま半導体
集積回路本体４に電源として供給されるので、外部制御
端子を設けることなくバーンイン・テストを行うことが
でき、端子が増加せず、またチップ面積の増加を抑える
ことができる利益がある。
力端子１に供給される入力電圧がバーンイン・テスト用
の所定電圧のときは高電圧検出回路１０により、これを
検出して定電圧電源回路２の定電圧出力動作を停止し、
このバーンイン・テスト用の入力電圧がそのまま半導体
集積回路本体４に電源として供給されるので、外部制御
端子を設けることなくバーンイン・テストを行うことが
でき、端子が増加せず、またチップ面積の増加を抑える
ことができる利益がある。
【００３５】尚、本発明は上述実施例に限ることなく本
発明の要旨を逸脱することなく、その他種々の構成が採
り得ることは勿論である。
発明の要旨を逸脱することなく、その他種々の構成が採
り得ることは勿論である。
【００３６】
【発明の効果】本発明によれば、入力電圧が所定電圧を
越えたバーンイン・テスト用の電圧のときは高電圧検出
回路により、これを検出して定電圧電源回路の定電圧出
力動作を停止し、このバーンイン・テスト用の入力電圧
がそのまま半導体集積回路に電源として供給されるの
で、外部制御端子を設けることなく、バーンイン・テス
トを行うことができ、端子が増加せず、またチップ面積
の増加を抑えることができる利益がある。
越えたバーンイン・テスト用の電圧のときは高電圧検出
回路により、これを検出して定電圧電源回路の定電圧出
力動作を停止し、このバーンイン・テスト用の入力電圧
がそのまま半導体集積回路に電源として供給されるの
で、外部制御端子を設けることなく、バーンイン・テス
トを行うことができ、端子が増加せず、またチップ面積
の増加を抑えることができる利益がある。
【図面の簡単な説明】
【図１】本発明半導体集積回路の例を示す構成図であ
る。
る。
【図２】高電圧検出回路の例を示す構成図である。
【図３】図１の説明に供する線図である。
【図４】従来の半導体集積回路の例を示す構成図であ
る。
る。
１ 直流電源入力端子、２ 定電圧電源回路、２ａ ト
ランジスタ、４ 半導体集積回路本体、５ 接続スイッ
チ、１０ 高電圧検出回路
ランジスタ、４ 半導体集積回路本体、５ 接続スイッ
チ、１０ 高電圧検出回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/66
Claims (1)
- 【請求項１】 定電圧電源回路を有する半導体集積回路
において、 入力電圧が所定電圧を越えたことを検出する高電圧検出
回路を設け、前記高電圧検出回路により前記入力電圧が
所定電圧を越えたことを検出している間、前記定電圧電
源回路の定電圧出力動作を停止するようにしたことを特
徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9109655A JPH10303371A (ja) | 1997-04-25 | 1997-04-25 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9109655A JPH10303371A (ja) | 1997-04-25 | 1997-04-25 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303371A true JPH10303371A (ja) | 1998-11-13 |
Family
ID=14515802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9109655A Pending JPH10303371A (ja) | 1997-04-25 | 1997-04-25 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303371A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6550038B2 (en) | 2000-10-17 | 2003-04-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuitry |
| JP2003229490A (ja) * | 2002-02-05 | 2003-08-15 | Matsushita Electric Ind Co Ltd | 半導体装置とその電源断検査方法 |
| JP2016080623A (ja) * | 2014-10-21 | 2016-05-16 | 旭化成エレクトロニクス株式会社 | 半導体集積回路 |
| CN113711065A (zh) * | 2019-04-23 | 2021-11-26 | 日立安斯泰莫株式会社 | 半导体集成电路装置和半导体集成电路装置的检查方法 |
-
1997
- 1997-04-25 JP JP9109655A patent/JPH10303371A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6550038B2 (en) | 2000-10-17 | 2003-04-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuitry |
| JP2003229490A (ja) * | 2002-02-05 | 2003-08-15 | Matsushita Electric Ind Co Ltd | 半導体装置とその電源断検査方法 |
| JP2016080623A (ja) * | 2014-10-21 | 2016-05-16 | 旭化成エレクトロニクス株式会社 | 半導体集積回路 |
| CN113711065A (zh) * | 2019-04-23 | 2021-11-26 | 日立安斯泰莫株式会社 | 半导体集成电路装置和半导体集成电路装置的检查方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| JPH10303371A (ja) | 半導体集積回路 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JP2658386B2 (ja) | 過電流検出回路 | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| JPH0715343Y2 (ja) | 電源装置の出力短絡・開放検知回路 | |
| JP2000078742A (ja) | 地絡保護回路 | |
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| JPH04162112A (ja) | 複数出力電源回路 | |
| JPS6126966Y2 (ja) | ||
| JPS60167535A (ja) | 送信動作異常検出制御装置 | |
| JPH10126969A (ja) | 電源供給回路 | |
| JP2000174565A (ja) | パワーアンプｉｃおよびオーディオシステム | |
| JPH10112527A (ja) | 半導体装置 | |
| JPH06242845A (ja) | 直流安定化電源装置 | |
| JP2927997B2 (ja) | Ｔｔｌ回路のノイズ防止回路 | |
| JPH06223027A (ja) | 切替回路 | |
| JPS5838987B2 (ja) | トランジスタカイロ | |
| JPH04347527A (ja) | バーンイン用過電流負荷遮断回路 | |
| JPH09103088A (ja) | モータ駆動回路 | |
| JPH04355696A (ja) | ファンモータドライバ回路およびモータ制御装置 | |
| JPS61180317A (ja) | 集積回路試験用電源の保護方式 | |
| JPH07142932A (ja) | 出力増幅回路 | |
| JPH06149610A (ja) | 可変型電圧レギュレータ回路 | |
| KR20050078070A (ko) | 영상표시기기의 ｃｐｕ 리셋방법 및 장치 |