JPH04355696A - ファンモータドライバ回路およびモータ制御装置 - Google Patents
ファンモータドライバ回路およびモータ制御装置Info
- Publication number
- JPH04355696A JPH04355696A JP3155798A JP15579891A JPH04355696A JP H04355696 A JPH04355696 A JP H04355696A JP 3155798 A JP3155798 A JP 3155798A JP 15579891 A JP15579891 A JP 15579891A JP H04355696 A JPH04355696 A JP H04355696A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、モータドライバ回路
およびモータ制御装置に関し、詳しくは、モータのショ
ートブレーキ時に出力段のトランジスタが破壊されるこ
とを防ぐことが可能なモータドライバ回路および前記の
モータドライバ回路を用いるモータ制御装置に関するも
のである。
およびモータ制御装置に関し、詳しくは、モータのショ
ートブレーキ時に出力段のトランジスタが破壊されるこ
とを防ぐことが可能なモータドライバ回路および前記の
モータドライバ回路を用いるモータ制御装置に関するも
のである。
【０００２】
【従来の技術】図４は、従来のモータドライバ回路の回
路図であり、図５はこのモータドライバ回路をＩＣ化し
たときのトランジスタＱ１ とトランジスタＱ２ とト
ランジスタＱ３ のチップ上の構成を示した図である。
路図であり、図５はこのモータドライバ回路をＩＣ化し
たときのトランジスタＱ１ とトランジスタＱ２ とト
ランジスタＱ３ のチップ上の構成を示した図である。
【０００３】モータ１を駆動するときには、ドライブ段
のトランジスタＱ１ がオンすることにより出力段のト
ランジスタＱ２ がオンし、電源Ｖｃｃからトランジス
タＱ２ を経てモータ１へと電流が流れる。モータ１を
ショートブレーキさせるときには、トランジスタＱ１
をオフすることによってトランジスタＱ２ をオフし、
電源端子からモータ１への電流を遮断するとともに、出
力段のトランジスタＱ３ をオンすることによって出力
端子２とＧＮＤ端子とを導通させる。
のトランジスタＱ１ がオンすることにより出力段のト
ランジスタＱ２ がオンし、電源Ｖｃｃからトランジス
タＱ２ を経てモータ１へと電流が流れる。モータ１を
ショートブレーキさせるときには、トランジスタＱ１
をオフすることによってトランジスタＱ２ をオフし、
電源端子からモータ１への電流を遮断するとともに、出
力段のトランジスタＱ３ をオンすることによって出力
端子２とＧＮＤ端子とを導通させる。
【０００４】
【発明が解決しようとする課題】ショートブレーキ時に
は、モータ１による逆起電力が生じるため、出力端子２
がマイナス電位になる。このとき、トランジスタＱ１
のベース６をコレクタ、Ｐ型サブストレート３をベース
、トランジスタＱ３ のコレクタ７をエミッタとして形
成された寄生のトランジスタＱ４ がオンする。そのた
め、トランジスタＱ１ のベース電位が低下してトラン
ジスタＱ１ がオンし、続いてトランジスタＱ２ もオ
ンする。その結果、トランジスタＱ２ に大電流が流れ
ることになる。 このように、モータドライバ回路をＩＣ化した場合には
、ショートブレーキ時にトランジスタＱ２ に大電流が
流れるため、トランジスタＱ２ が破壊するおそれがあ
る。
は、モータ１による逆起電力が生じるため、出力端子２
がマイナス電位になる。このとき、トランジスタＱ１
のベース６をコレクタ、Ｐ型サブストレート３をベース
、トランジスタＱ３ のコレクタ７をエミッタとして形
成された寄生のトランジスタＱ４ がオンする。そのた
め、トランジスタＱ１ のベース電位が低下してトラン
ジスタＱ１ がオンし、続いてトランジスタＱ２ もオ
ンする。その結果、トランジスタＱ２ に大電流が流れ
ることになる。 このように、モータドライバ回路をＩＣ化した場合には
、ショートブレーキ時にトランジスタＱ２ に大電流が
流れるため、トランジスタＱ２ が破壊するおそれがあ
る。
【０００５】この発明は、このような従来技術の問題点
を解決するためのものであって、モータのショートブレ
ーキ時における出力段トランジスタの破壊を防ぐことが
可能なモータドライバ回路およびモータ制御装置を提供
することを目的とする。
を解決するためのものであって、モータのショートブレ
ーキ時における出力段トランジスタの破壊を防ぐことが
可能なモータドライバ回路およびモータ制御装置を提供
することを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
にこの発明のモータドライバ回路は、エミッタが電源端
子に接続されたＰＮＰ型の第１のトランジスタと、コレ
クタが電源端子に接続され、ベースが第１のトランジス
タのコレクタに接続され、エミッタが出力端子に接続さ
れたＮＰＮ型の第２のトランジスタと、コレクタが前記
出力端子に接続され、エミッタが接地端子に接続された
ＮＰＮ型の第３のトランジスタとが同一のサブストレー
ト上に構成されたモータドライバ回路において、サブス
トレートをベースとする寄生トランジスタのコレクタ領
域になるＮ型領域を設け、さらにエミッタが前記電源端
子に接続されたＰＮＰ型の第４のトランジスタ（付加ト
ランジスタ）とを設け、この付加トランジスタのベース
と前記Ｎ型領域とが接続され、あるいは一つの層として
形成され、この付加トランジスタのコレクタと第１のト
ランジスタのベースとが導体で接続されている。
にこの発明のモータドライバ回路は、エミッタが電源端
子に接続されたＰＮＰ型の第１のトランジスタと、コレ
クタが電源端子に接続され、ベースが第１のトランジス
タのコレクタに接続され、エミッタが出力端子に接続さ
れたＮＰＮ型の第２のトランジスタと、コレクタが前記
出力端子に接続され、エミッタが接地端子に接続された
ＮＰＮ型の第３のトランジスタとが同一のサブストレー
ト上に構成されたモータドライバ回路において、サブス
トレートをベースとする寄生トランジスタのコレクタ領
域になるＮ型領域を設け、さらにエミッタが前記電源端
子に接続されたＰＮＰ型の第４のトランジスタ（付加ト
ランジスタ）とを設け、この付加トランジスタのベース
と前記Ｎ型領域とが接続され、あるいは一つの層として
形成され、この付加トランジスタのコレクタと第１のト
ランジスタのベースとが導体で接続されている。
【０００７】なお、この場合、ＰＮＰ型とＮＰＮ型とが
置換えられても同様である。
置換えられても同様である。
【０００８】この目的を達成するためのこの発明のモー
タ制御装置は、前記の構成のモータドライバ回路を用い
るものである。
タ制御装置は、前記の構成のモータドライバ回路を用い
るものである。
【０００９】
【作用】以上のような構成によれば、形成されたＮ型領
域をコレクタ、Ｐ型サブストレートをベース、第３のト
ランジスタのコレクタをエミッタとして寄生トランジス
タが形成される。ショートブレーキ時においては、この
寄生トランジスタ（Ｑ５）がすでにある寄生トランジス
タ（Ｑ４ ）とともにあるいはこれよりも先にオンして
付加トランジスタをオンするため、寄生トランジスタ（
Ｑ４ ）のコレクタ電流は付加トランジスタのコレクタ
から供給されるので、ドライブ段の第１のトランジスタ
がオンすることを防ぐことができ、さらに、第２のトラ
ンジスタがオンすることを防ぐことができる。
域をコレクタ、Ｐ型サブストレートをベース、第３のト
ランジスタのコレクタをエミッタとして寄生トランジス
タが形成される。ショートブレーキ時においては、この
寄生トランジスタ（Ｑ５）がすでにある寄生トランジス
タ（Ｑ４ ）とともにあるいはこれよりも先にオンして
付加トランジスタをオンするため、寄生トランジスタ（
Ｑ４ ）のコレクタ電流は付加トランジスタのコレクタ
から供給されるので、ドライブ段の第１のトランジスタ
がオンすることを防ぐことができ、さらに、第２のトラ
ンジスタがオンすることを防ぐことができる。
【００１０】その結果、ショ−トブレーキ時において出
力段のトランジスタに大電流が流れることがなく、出力
段のトランジスタが破壊されることを防止することが可
能になる。
力段のトランジスタに大電流が流れることがなく、出力
段のトランジスタが破壊されることを防止することが可
能になる。
【００１１】なお、この発明のモータ制御装置の動作に
ついても、同様の作用である。
ついても、同様の作用である。
【００１２】
【実施例】以下、この発明の一実施例について、図面を
参照して詳細に説明する。図１は、この発明のモータド
ライバ回路の回路図であり、図２はこの発明のモ−タド
ライバ回路をＩＣ化したときのドライブ段のトランジス
タＱ１ と出力段のトランジスタＱ２ ，Ｑ３ のチッ
プ上の構成を示した図である。図２において、従来例の
図５と異なるのは、トランジスタＱ１ とトランジスタ
Ｑ３ との間にＮ型領域８が形成されている（この実施
例ではＱ１とＱ３ の間にＱ２ を置いたのでＱ１ と
Ｑ２ の間に形成されている）ことと、他の領域にトラ
ンジスタＱ６ が形成されていることである。トランジ
スタＱ２ 及びトランジスタＱ３ とＮ型領域８との間
には絶縁層５による区切りが設けられている。また、Ｎ
型領域８とトランジスタＱ６ のベースとは接続用導体
１０ｂによって接続されており、トランジスタＱ１ の
ベースとトランジスタＱ６ のコレクタとは接続用導体
１０ａによって接続されている。
参照して詳細に説明する。図１は、この発明のモータド
ライバ回路の回路図であり、図２はこの発明のモ−タド
ライバ回路をＩＣ化したときのドライブ段のトランジス
タＱ１ と出力段のトランジスタＱ２ ，Ｑ３ のチッ
プ上の構成を示した図である。図２において、従来例の
図５と異なるのは、トランジスタＱ１ とトランジスタ
Ｑ３ との間にＮ型領域８が形成されている（この実施
例ではＱ１とＱ３ の間にＱ２ を置いたのでＱ１ と
Ｑ２ の間に形成されている）ことと、他の領域にトラ
ンジスタＱ６ が形成されていることである。トランジ
スタＱ２ 及びトランジスタＱ３ とＮ型領域８との間
には絶縁層５による区切りが設けられている。また、Ｎ
型領域８とトランジスタＱ６ のベースとは接続用導体
１０ｂによって接続されており、トランジスタＱ１ の
ベースとトランジスタＱ６ のコレクタとは接続用導体
１０ａによって接続されている。
【００１３】このように、トランジスタＱ１ とトラン
ジスタＱ２ ，Ｑ３ との間にＮ型領域８が設けられた
ことによって、Ｎ型領域８をコレクタ、Ｐ型サブストレ
ート３をベース、トランジスタＱ３ のコレクタ領域７
をエミッタとして新たに寄生トランジスタＱ５ が形成
される。
ジスタＱ２ ，Ｑ３ との間にＮ型領域８が設けられた
ことによって、Ｎ型領域８をコレクタ、Ｐ型サブストレ
ート３をベース、トランジスタＱ３ のコレクタ領域７
をエミッタとして新たに寄生トランジスタＱ５ が形成
される。
【００１４】この寄生トランジスタＱ５ は、ショ−ト
ブレーキ時において、出力端子２がマイナス電位になっ
たとき、すなわち、トランジスタＱ３ のコレクタ領域
７がマイナス電位になったときにオン状態となる。この
とき、寄生トランジスタＱ４ もオンするが、寄生トラ
ンジスタＱ４ のコレクタは寄生トランジスタＱ５ の
コレクタ（Ｎ型領域）８よりも寄生トランジスタＱ４
，Ｑ５ のエミッタから遠くにあるので、寄生トランジ
スタＱ４ よりも先に寄生トランジスタＱ５ がオンし
、これにより付加トランジスタＱ６ がオンする。
ブレーキ時において、出力端子２がマイナス電位になっ
たとき、すなわち、トランジスタＱ３ のコレクタ領域
７がマイナス電位になったときにオン状態となる。この
とき、寄生トランジスタＱ４ もオンするが、寄生トラ
ンジスタＱ４ のコレクタは寄生トランジスタＱ５ の
コレクタ（Ｎ型領域）８よりも寄生トランジスタＱ４
，Ｑ５ のエミッタから遠くにあるので、寄生トランジ
スタＱ４ よりも先に寄生トランジスタＱ５ がオンし
、これにより付加トランジスタＱ６ がオンする。
【００１５】そのため、ショートブレーキ時において、
寄生トランジスタＱ４のコレクタ電流は付加トランジス
タＱ６ のコレクタから供給される。そこで、ドライブ
段のトランジスタＱ１ のベースにはそれを駆動するだ
けの電流が流入されることがなく、トランジスタＱ１
がオンすることを防ぐことができる。その結果、出力段
のトランジスタＱ２ がオン状態になることが防止され
る。
寄生トランジスタＱ４のコレクタ電流は付加トランジス
タＱ６ のコレクタから供給される。そこで、ドライブ
段のトランジスタＱ１ のベースにはそれを駆動するだ
けの電流が流入されることがなく、トランジスタＱ１
がオンすることを防ぐことができる。その結果、出力段
のトランジスタＱ２ がオン状態になることが防止され
る。
【００１６】図３は、この発明の他の実施例の図であり
、この発明のモータドライバ回路をＩＣ化したときのド
ライブ段のトランジスタＱ１ と出力段のトランジスタ
Ｑ２ ，Ｑ３ のチップ上のもう一つの構成を示した図
である。図３において、前記の実施例の図２と異なるの
は、図２において他の領域に形成されていたトランジス
タＱ６ がトランジスタＱ１ とトランジスタＱ３ と
の間に、図２においてＮ型領域８が形成されていた領域
に形成されていることである。図２において独立に形成
されていたＮ型領域８はトランジスタＱ６ のベースに
一体化されチップ面積を減少させるとともに、接続用導
体１０ｂが省かれている。この実施例の回路図は前記の
実施例と同一の図１であり、動作も前記の実施例と同一
である。
、この発明のモータドライバ回路をＩＣ化したときのド
ライブ段のトランジスタＱ１ と出力段のトランジスタ
Ｑ２ ，Ｑ３ のチップ上のもう一つの構成を示した図
である。図３において、前記の実施例の図２と異なるの
は、図２において他の領域に形成されていたトランジス
タＱ６ がトランジスタＱ１ とトランジスタＱ３ と
の間に、図２においてＮ型領域８が形成されていた領域
に形成されていることである。図２において独立に形成
されていたＮ型領域８はトランジスタＱ６ のベースに
一体化されチップ面積を減少させるとともに、接続用導
体１０ｂが省かれている。この実施例の回路図は前記の
実施例と同一の図１であり、動作も前記の実施例と同一
である。
【００１７】以上説明してきたが、寄生トランジスタＱ
５ ，付加トランジスタＱ６ は、出力段のトランジス
タＱ２ に大きな電流が流れ出す前にオンすればよいの
で、必ずしも寄生トランジスタＱ４ より先にオンする
必要はない。したがって、寄生トランジスタＱ５ のコ
レクタ領域を提供するＮ型領域８および付加トランジス
タＱ６ はどこに設けられてもよいが、実施例のように
ドライブ段のトランジスタＱ１ と出力段のトランジス
タＱ３ との間に設けると、より確実な動作が期待でき
る。
５ ，付加トランジスタＱ６ は、出力段のトランジス
タＱ２ に大きな電流が流れ出す前にオンすればよいの
で、必ずしも寄生トランジスタＱ４ より先にオンする
必要はない。したがって、寄生トランジスタＱ５ のコ
レクタ領域を提供するＮ型領域８および付加トランジス
タＱ６ はどこに設けられてもよいが、実施例のように
ドライブ段のトランジスタＱ１ と出力段のトランジス
タＱ３ との間に設けると、より確実な動作が期待でき
る。
【００１８】
【発明の効果】以上の説明のとおり、この発明にあって
は、ショートブレーキ時において、寄生トランジスタＱ
５ が寄生トランジスタＱ４ とともにあるいはこれよ
りも先にオンして付加トランジスタＱ６ をオンするた
め、寄生トランジスタＱ４ のコレクタ電流は付加トラ
ンジスタＱ６ のコレクタから供給される。そこで、ド
ライブ段のトランジスタＱ１ がオンすることを防ぐこ
とができ、さらにトランジスタＱ２ がオンすることを
防ぐことができる。そのため、ショートブレーキ時にお
いて出力段のトランジスタＱ２ に大電流が流れること
がなく、トランジスタＱ２ が破壊されることを防止す
ることが可能になる。その結果、回路の信頼性を向上さ
せることができる。
は、ショートブレーキ時において、寄生トランジスタＱ
５ が寄生トランジスタＱ４ とともにあるいはこれよ
りも先にオンして付加トランジスタＱ６ をオンするた
め、寄生トランジスタＱ４ のコレクタ電流は付加トラ
ンジスタＱ６ のコレクタから供給される。そこで、ド
ライブ段のトランジスタＱ１ がオンすることを防ぐこ
とができ、さらにトランジスタＱ２ がオンすることを
防ぐことができる。そのため、ショートブレーキ時にお
いて出力段のトランジスタＱ２ に大電流が流れること
がなく、トランジスタＱ２ が破壊されることを防止す
ることが可能になる。その結果、回路の信頼性を向上さ
せることができる。
【００１９】なおこの発明のモータ制御装置にあっても
同様の効果がある。
同様の効果がある。
【図１】この発明のモータドライバ回路の一実施例の回
路図である。
路図である。
【図２】この発明のモータドライバ回路の一実施例をＩ
Ｃ化したときのトランジスタＱ１ ，Ｑ２ ，Ｑ３ ，
Ｑ５ ，Ｑ６ のチップ上の構成を示した図である。
Ｃ化したときのトランジスタＱ１ ，Ｑ２ ，Ｑ３ ，
Ｑ５ ，Ｑ６ のチップ上の構成を示した図である。
【図３】この発明のモータドライバ回路の他の実施例を
ＩＣ化したときのトランジスタＱ１ ，Ｑ２ ，Ｑ３
，Ｑ５ ，Ｑ６ のチップ上の構成を示した図である。
ＩＣ化したときのトランジスタＱ１ ，Ｑ２ ，Ｑ３
，Ｑ５ ，Ｑ６ のチップ上の構成を示した図である。
【図４】従来のモータドライバ回路の回路図である。
【図５】従来のモータドライバ回路をＩＣ化したときの
トランジスタＱ１ とトランジスタＱ２ とトランジス
タＱ３ のチップ上の構成を示した図である。
トランジスタＱ１ とトランジスタＱ２ とトランジス
タＱ３ のチップ上の構成を示した図である。
１ モータ
２ 出力端子
３ Ｐ型サブストレート
４ Ｎ型領域
５ 絶縁層
６ トランジスタＱ１ のベース
７ トランジスタＱ３ のコレクタ
８ Ｎ型領域
９ トランジスタＱ１ のコレクタ
１０ 接続用導体
Claims (3)
- 【請求項１】 エミッタ（又はコレクタ）が電源端子
に接続されたＰＮＰ型（又はＮＰＮ型）の第１のトラン
ジスタと、コレクタ（又はエミッタ）が前記電源端子に
接続され、ベースが第１のトランジスタのコレクタ（又
はエミッタ）に接続され、エミッタ（又はコレクタ）が
出力端子に接続されたＮＰＮ型（又はＰＮＰ型）の第２
のトランジスタと、コレクタ（又はエミッタ）が前記出
力端子に接続され、エミッタ（又はコレクタ）が接地端
子に接続されたＰＮＰ型（又はＮＰＮ型）の第３のトラ
ンジスタとが同一のサブストレート上に構成されたモー
タドライバ回路において、サブストレートをベースとす
る寄生トランジスタのコレクタ（又はエミッタ）領域に
なるＮ型領域（又はＰ型領域）を設け、さらにエミッタ
（又はコレクタ）が前記電源端子に接続されたＰＮＰ型
（又はＮＰＮ型）の第４のトランジスタを設け、第４の
トランジスタのベースと前記Ｎ型領域（又はＰ型領域）
とが接続され、あるいは一つの層として形成され、第４
のトランジスタのコレクタ（又はエミッタ）と第１のト
ランジスタのベースとが導体で接続されていることを特
徴とするモータドライバ回路。 - 【請求項２】 第１のトランジスタが形成された領域
と第３のトランジスタが形成された領域の間に、絶縁層
に囲まれて、第４のトランジスタのベース領域（Ｎ型領
域）がサブストレートをベースとする寄生トランジスタ
のコレクタ（又はエミッタ）領域を兼ねるＰＮＰ型（又
はＮＰＮ型）の第４のトランジスタが形成されているこ
とを特徴とする請求項１記載のモータドライバ回路。 - 【請求項３】 エミッタ（又はコレクタ）が電源端子
に接続されたＰＮＰ型（又はＮＰＮ型）の第１のトラン
ジスタと、コレクタ（又はエミッタ）が前記電源端子に
接続され、ベースが第１のトランジスタのコレクタ（又
はエミッタ）に接続され、エミッタ（又はコレクタ）が
出力端子に接続されたＮＰＮ型（又はＰＮＰ型）の第２
のトランジスタと、コレクタ（又はエミッタ）が前記出
力端子に接続され、エミッタ（又はコレクタ）が接地端
子に接続されたＰＮＰ型（又はＮＰＮ型）の第３のトラ
ンジスタとが同一のサブストレート上に構成されたモー
タドライバ回路において、サブストレートをベースとす
る寄生トランジスタのコレクタ（又はエミッタ）領域に
なるＮ型領域（又はＰ型領域）を設け、さらにエミッタ
（又はコレクタ）が前記電源端子に接続されたＰＮＰ型
（又はＮＰＮ型）の第４のトランジスタを設け、第４の
トランジスタのベースと前記Ｎ型領域（又はＰ型領域）
とが接続され、あるいは一つの層として形成され、第４
のトランジスタのコレクタ（又はエミッタ）と第１のト
ランジスタのベースとが導体で接続されているモータド
ライバ回路を用いていることを特徴とするモータ制御装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155798A JP2652910B2 (ja) | 1991-05-30 | 1991-05-30 | ファンモータドライバ回路およびモータ制御装置 |
| US07/847,275 US5287047A (en) | 1991-03-15 | 1992-03-10 | Motor drive circuit and motor drive system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155798A JP2652910B2 (ja) | 1991-05-30 | 1991-05-30 | ファンモータドライバ回路およびモータ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04355696A true JPH04355696A (ja) | 1992-12-09 |
| JP2652910B2 JP2652910B2 (ja) | 1997-09-10 |
Family
ID=15613676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3155798A Expired - Fee Related JP2652910B2 (ja) | 1991-03-15 | 1991-05-30 | ファンモータドライバ回路およびモータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2652910B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211866A (ja) * | 2007-02-23 | 2008-09-11 | Toshiba Corp | センサレス駆動用半導体集積回路およびセンサレス駆動システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6487879B2 (ja) * | 2016-07-19 | 2019-03-20 | ミネベアミツミ株式会社 | モータ制御回路、モータ駆動制御装置及びモータ駆動制御装置の制御方法 |
-
1991
- 1991-05-30 JP JP3155798A patent/JP2652910B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211866A (ja) * | 2007-02-23 | 2008-09-11 | Toshiba Corp | センサレス駆動用半導体集積回路およびセンサレス駆動システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2652910B2 (ja) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JP2001169594A (ja) | モータ駆動装置 | |
| JPH0833438B2 (ja) | テスト・モ−ド始動回路 | |
| JP2652910B2 (ja) | ファンモータドライバ回路およびモータ制御装置 | |
| JP2652906B2 (ja) | モータドライバ回路 | |
| JPH1079472A (ja) | 半導体集積回路 | |
| US5287047A (en) | Motor drive circuit and motor drive system using the same | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
| JPH0220056A (ja) | 半導体装置 | |
| JP4083481B2 (ja) | サージ保護回路 | |
| JP2751372B2 (ja) | 半導体装置 | |
| JPH07235601A (ja) | バイポーラ半導体集積回路 | |
| JP2626538B2 (ja) | 半導体装置 | |
| JP3286511B2 (ja) | 半導体集積回路 | |
| JPS58166740A (ja) | 半導体装置 | |
| JPS61150229A (ja) | 集積回路 | |
| JP2542533Y2 (ja) | サージ吸収回路 | |
| JP2606663Y2 (ja) | 半導体集積回路装置 | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JPH0722580A (ja) | 半導体集積回路 | |
| JP2927997B2 (ja) | Ｔｔｌ回路のノイズ防止回路 | |
| JP2642375B2 (ja) | 半導体集積回路装置 | |
| JPH0614790B2 (ja) | モ−タ駆動回路 | |
| JPS59132234A (ja) | 半導体集積回路装置 | |
| JPH02137516A (ja) | 半導体スイッチ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |