JP2652906B2 - モータドライバ回路 - Google Patents
モータドライバ回路Info
- Publication number
- JP2652906B2 JP2652906B2 JP3075855A JP7585591A JP2652906B2 JP 2652906 B2 JP2652906 B2 JP 2652906B2 JP 3075855 A JP3075855 A JP 3075855A JP 7585591 A JP7585591 A JP 7585591A JP 2652906 B2 JP2652906 B2 JP 2652906B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- driver circuit
- motor driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Protection Of Generators And Motors (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、モータドライバ回路
に関し、詳しくは、モータのショートブレーキ時に出力
段のトランジスタが破壊されることを防ぐことが可能な
モータドライバ回路に関するものである。
に関し、詳しくは、モータのショートブレーキ時に出力
段のトランジスタが破壊されることを防ぐことが可能な
モータドライバ回路に関するものである。
【０００２】
【従来の技術】図３は、従来のモータドライバ回路の回
路図であり、図４はこのモータドライバ回路をＩＣ化し
たときのトランジスタＱ1 とトランジスタＱ3 のチップ
上の構成を示した図である。図中、３はＰ型サブストレ
ート、４はサブストレート３に設けられたＮ型領域、５
は絶縁層、６はトランジスタＱ1 のベース、７はトラン
ジスタＱ3 のコレクタ、９はトランジスタＱ1 のコレク
タである。
路図であり、図４はこのモータドライバ回路をＩＣ化し
たときのトランジスタＱ1 とトランジスタＱ3 のチップ
上の構成を示した図である。図中、３はＰ型サブストレ
ート、４はサブストレート３に設けられたＮ型領域、５
は絶縁層、６はトランジスタＱ1 のベース、７はトラン
ジスタＱ3 のコレクタ、９はトランジスタＱ1 のコレク
タである。
【０００３】モータ１を駆動するときには、ドライブ段
のトランジスタＱ1 がオンすることにより出力段のトラ
ンジスタＱ2 がオンし、電源ＶccからトランジスタＱ2
を経てモータ１へと電流が流れる。モータ１をショート
ブレーキさせるときには、トランジスタＱ1 をオフする
ことによってトランジスタＱ2 をオフし、電源端子から
モータ１への電流を遮断するとともに、出力段のトラン
ジスタＱ3 をオンすることによって出力端子２とＧＮＤ
端子とを導通させる。
のトランジスタＱ1 がオンすることにより出力段のトラ
ンジスタＱ2 がオンし、電源ＶccからトランジスタＱ2
を経てモータ１へと電流が流れる。モータ１をショート
ブレーキさせるときには、トランジスタＱ1 をオフする
ことによってトランジスタＱ2 をオフし、電源端子から
モータ１への電流を遮断するとともに、出力段のトラン
ジスタＱ3 をオンすることによって出力端子２とＧＮＤ
端子とを導通させる。
【０００４】
【発明が解決しようとする課題】ショートブレーキ時に
は、モータ１による逆起電力が生じるため、出力端子２
がマイナス電位になる。このとき、トランジスタＱ1 の
ベース６をコレクタ、Ｐ型サブストレート３をベース、
トランジスタＱ3 のコレクタ７をエミッタとして形成さ
れた寄生のトランジスタＱ4 がオンする。そのため、ト
ランジスタＱ1 のベース電位が低下してトランジスタＱ
1 がオンし、続いてトランジスタＱ2 もオンする。その
結果、トランジスタＱ2 に大電流が流れることになる。
このように、モータドライバ回路をＩＣ化した場合に
は、ショートブレーキ時にトランジスタＱ2 に大電流が
流れるため、トランジスタＱ2 が破壊するおそれある。
は、モータ１による逆起電力が生じるため、出力端子２
がマイナス電位になる。このとき、トランジスタＱ1 の
ベース６をコレクタ、Ｐ型サブストレート３をベース、
トランジスタＱ3 のコレクタ７をエミッタとして形成さ
れた寄生のトランジスタＱ4 がオンする。そのため、ト
ランジスタＱ1 のベース電位が低下してトランジスタＱ
1 がオンし、続いてトランジスタＱ2 もオンする。その
結果、トランジスタＱ2 に大電流が流れることになる。
このように、モータドライバ回路をＩＣ化した場合に
は、ショートブレーキ時にトランジスタＱ2 に大電流が
流れるため、トランジスタＱ2 が破壊するおそれある。
【０００５】この発明は、このような従来技術の問題点
を解決するためのものであって、モータのショートブレ
ーキ時における出力段トランジスタの破壊を防ぐことが
可能なモータドライバ回路を提供することを目的とす
る。
を解決するためのものであって、モータのショートブレ
ーキ時における出力段トランジスタの破壊を防ぐことが
可能なモータドライバ回路を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】この目的を達成するため
のこの発明のモータドライバ回路の特徴は、エミッタが
電源端子に接続されたＰＮＰ型の第１のトランジスタ
と、コレクタが電源端子に接続され、ベースが第１のト
ランジスタのコレクタに接続され、エミッタが出力端子
に接続されたＮＰＮ型の第２のトランジスタと、コレク
タが前記出力端子に接続され、エミッタが接地端子に接
続されたＮＰＮ型の第３のトランジスタとが同一のサブ
ストレート上に構成されたモータドライバ回路におい
て、サブストレートをベースとする寄生トランジスタの
コレクタ領域になるＮ型領域を設け、このＮ型領域と第
１のトランジスタのコレクタとが導体で接続されている
ものである。なお、この場合、ＰＮＰ型とＮＰＮ型とが
置換えられても同様である。
のこの発明のモータドライバ回路の特徴は、エミッタが
電源端子に接続されたＰＮＰ型の第１のトランジスタ
と、コレクタが電源端子に接続され、ベースが第１のト
ランジスタのコレクタに接続され、エミッタが出力端子
に接続されたＮＰＮ型の第２のトランジスタと、コレク
タが前記出力端子に接続され、エミッタが接地端子に接
続されたＮＰＮ型の第３のトランジスタとが同一のサブ
ストレート上に構成されたモータドライバ回路におい
て、サブストレートをベースとする寄生トランジスタの
コレクタ領域になるＮ型領域を設け、このＮ型領域と第
１のトランジスタのコレクタとが導体で接続されている
ものである。なお、この場合、ＰＮＰ型とＮＰＮ型とが
置換えられても同様である。
【０００７】
【作用】以上のような構成によれば、形成されたＮ型領
域をコレクタ、Ｐ型サブストレートをベース、第３のト
ランジスタのコレクタをエミッタとして寄生トランジス
タが形成される。ショートブレーキ時においては、この
寄生トランジスタがすでにある寄生トランジスタととも
にあるいはこれよりも先にオンするため、ドライブ段の
第１のトランジスタのコレクタ電流は形成されたＮ型領
域をコレクタとする寄生トランジスタを通って出力端子
へと流れ、これにより第２のトランジスタがオンするこ
とを防ぐことができる。その結果、ショートブレーキ時
において出力段のトランジスタに大電流が流れることが
なく、出力段のトランジスタが破壊されることを防止す
ることが可能になる。
域をコレクタ、Ｐ型サブストレートをベース、第３のト
ランジスタのコレクタをエミッタとして寄生トランジス
タが形成される。ショートブレーキ時においては、この
寄生トランジスタがすでにある寄生トランジスタととも
にあるいはこれよりも先にオンするため、ドライブ段の
第１のトランジスタのコレクタ電流は形成されたＮ型領
域をコレクタとする寄生トランジスタを通って出力端子
へと流れ、これにより第２のトランジスタがオンするこ
とを防ぐことができる。その結果、ショートブレーキ時
において出力段のトランジスタに大電流が流れることが
なく、出力段のトランジスタが破壊されることを防止す
ることが可能になる。
【０００８】
【実施例】以下、この発明の一実施例について、図面を
参照して詳細に説明する。図１は、この発明のモータド
ライバ回路の回路図であり、図２はこの発明のモータド
ライバ回路をＩＣ化したときのドライブ段のトランジス
タＱ1 と出力段のトランジスタＱ2 ，Ｑ3 のチップ上の
構成を示した図である。図２において、図４と異なるの
は、トランジスタＱ1 とトランジスタＱ2 との間に、Ｎ
型領域８が形成されていることである。トランジスタＱ
2 及びトランジスタＱ3 とＮ型領域８との間には絶縁層
５による区切りが設けられている。また、Ｎ型領域８と
トランジスタＱ1 のコレクタ９とは導体（図示せず）に
よって接続されている。
参照して詳細に説明する。図１は、この発明のモータド
ライバ回路の回路図であり、図２はこの発明のモータド
ライバ回路をＩＣ化したときのドライブ段のトランジス
タＱ1 と出力段のトランジスタＱ2 ，Ｑ3 のチップ上の
構成を示した図である。図２において、図４と異なるの
は、トランジスタＱ1 とトランジスタＱ2 との間に、Ｎ
型領域８が形成されていることである。トランジスタＱ
2 及びトランジスタＱ3 とＮ型領域８との間には絶縁層
５による区切りが設けられている。また、Ｎ型領域８と
トランジスタＱ1 のコレクタ９とは導体（図示せず）に
よって接続されている。
【０００９】このように、トランジスタＱ1 とトランジ
スタＱ2 ，Ｑ3 との間にＮ型領域８が設けられたことに
よって、Ｎ型領域８をコレクタ、Ｐ型サブストレート３
をベース、トランジスタＱ3 のコレクタ領域７をエミッ
タとして新たに寄生トランジスタＱ5 が形成される。こ
の寄生トランジスタＱ５は、ショートブレーキ時におい
て、出力端子２がマイナス電位になったとき、すなわ
ち、トランジスタＱ3 のコレクタ領域７がマイナス電位
になったときにオン状態となる。このとき、寄生トラン
ジスタＱ4 もオンするが、寄生トランジスタＱ4 のコレ
クタ（トランジスタＱ1 のベースに相当）は寄生トラン
ジスタＱ5 のコレクタ（Ｎ型領域）８よりも寄生トラン
ジスタＱ4 ，Ｑ5 のエミッタ（それぞれのエミッタはト
ランジスタＱ3 のコレクタ７に相当）からみて遠くにあ
るので、寄生トランジスタＱ4 よりも先に寄生トランジ
スタＱ5 がオンする。そのため、ショートブレーキ時に
おいて、トランジスタＱ1 のコレクタ電流が寄生トラン
ジスタＱ5 を通って出力端子２へと流れ、出力段のトラ
ンジスタＱ2 のベースにはそれを駆動するだけの電流が
流入されることがなく、出力段のトランジスタＱ2 がオ
ン状態になることが防止される。
スタＱ2 ，Ｑ3 との間にＮ型領域８が設けられたことに
よって、Ｎ型領域８をコレクタ、Ｐ型サブストレート３
をベース、トランジスタＱ3 のコレクタ領域７をエミッ
タとして新たに寄生トランジスタＱ5 が形成される。こ
の寄生トランジスタＱ５は、ショートブレーキ時におい
て、出力端子２がマイナス電位になったとき、すなわ
ち、トランジスタＱ3 のコレクタ領域７がマイナス電位
になったときにオン状態となる。このとき、寄生トラン
ジスタＱ4 もオンするが、寄生トランジスタＱ4 のコレ
クタ（トランジスタＱ1 のベースに相当）は寄生トラン
ジスタＱ5 のコレクタ（Ｎ型領域）８よりも寄生トラン
ジスタＱ4 ，Ｑ5 のエミッタ（それぞれのエミッタはト
ランジスタＱ3 のコレクタ７に相当）からみて遠くにあ
るので、寄生トランジスタＱ4 よりも先に寄生トランジ
スタＱ5 がオンする。そのため、ショートブレーキ時に
おいて、トランジスタＱ1 のコレクタ電流が寄生トラン
ジスタＱ5 を通って出力端子２へと流れ、出力段のトラ
ンジスタＱ2 のベースにはそれを駆動するだけの電流が
流入されることがなく、出力段のトランジスタＱ2 がオ
ン状態になることが防止される。
【００１０】以上説明してきたが、寄生トランジスタＱ
5 は、出力段のトランジスタＱ2 に大きな電流が流れ出
す前にオンすればよいので、必ずしも寄生トランジスタ
Ｑ4より先にオンする必要はない。したがって、寄生ト
ランジスタＱ5 のコレクタ領域を提供するＮ型領域８は
どこに設けられてもよいが、実施例のようにドライブ段
のトランジスタＱ1 と出力段のトランジスタＱ3 との間
に設けると、より確実な動作が期待できる。また、実施
例では、出力段のトランジスタＱ2 をＰＮＰトランジス
タとしているが、これは、ＮＰＮトランジスタであって
もよい。この場合には、サブストレートはＮ型となり、
ドライブ段のトランジスタはＰＮＰ型となり、他のトラ
ンジスタもこれに応じてその型が逆になる。
5 は、出力段のトランジスタＱ2 に大きな電流が流れ出
す前にオンすればよいので、必ずしも寄生トランジスタ
Ｑ4より先にオンする必要はない。したがって、寄生ト
ランジスタＱ5 のコレクタ領域を提供するＮ型領域８は
どこに設けられてもよいが、実施例のようにドライブ段
のトランジスタＱ1 と出力段のトランジスタＱ3 との間
に設けると、より確実な動作が期待できる。また、実施
例では、出力段のトランジスタＱ2 をＰＮＰトランジス
タとしているが、これは、ＮＰＮトランジスタであって
もよい。この場合には、サブストレートはＮ型となり、
ドライブ段のトランジスタはＰＮＰ型となり、他のトラ
ンジスタもこれに応じてその型が逆になる。
【００１１】
【発明の効果】以上の説明のとおり、この発明にあって
は、ショートブレーキ時において、寄生トランジスタＱ
5 が寄生トランジスタＱ4 よりも先にオンし、トランジ
スタＱ1 のコレクタ電流が寄生トランジスタＱ5 を通っ
て出力端子へと流れ、トランジスタＱ2 がオンすること
を防ぐことができる。そのため、ショートブレーキ時に
おいて出力段のトランジスタＱ2 に大電流が流れること
がなく、トランジスタＱ2 が破壊されることを防止する
ことが可能になる。その結果、回路の信頼性を向上する
ことができる。
は、ショートブレーキ時において、寄生トランジスタＱ
5 が寄生トランジスタＱ4 よりも先にオンし、トランジ
スタＱ1 のコレクタ電流が寄生トランジスタＱ5 を通っ
て出力端子へと流れ、トランジスタＱ2 がオンすること
を防ぐことができる。そのため、ショートブレーキ時に
おいて出力段のトランジスタＱ2 に大電流が流れること
がなく、トランジスタＱ2 が破壊されることを防止する
ことが可能になる。その結果、回路の信頼性を向上する
ことができる。
【図１】この発明のモータドライバ回路の一実施例の回
路図である。
路図である。
【図２】この発明のモータドライバ回路の一実施例をＩ
Ｃ化したときのドライブ段のトランジスタＱ1 と出力段
のトランジスタＱ3 のチップ上の構成を示した図であ
る。
Ｃ化したときのドライブ段のトランジスタＱ1 と出力段
のトランジスタＱ3 のチップ上の構成を示した図であ
る。
【図３】従来のモータドライバ回路の回路図である。
【図４】従来のモータドライバ回路をＩＣ化したときの
トランジスタＱ1 とトランジスタＱ3 のチップ上の構成
を示した図である。
トランジスタＱ1 とトランジスタＱ3 のチップ上の構成
を示した図である。
１ モータ ２ 出力端子 ３ Ｐ型サブストレート ４ Ｎ型領域 ５ 絶縁層 ６ トランジスタＱ1 のベース ７ トランジスタＱ3 のコレクタ ８ Ｎ型領域 ９ トランジスタＱ1 のコレクタ
Claims (2)
- 【請求項１】エミッタ（又はコレクタ）が電源端子に接
続されたＰＮＰ型（又はＮＰＮ型）の第１のトランジス
タと、コレクタ（又はエミッタ）が前記電源端子に接続
され、ベースが第１のトランジスタのコレクタ（又はエ
ミッタ）に接続され、エミッタ（又はコレクタ）が出力
端子に接続されたＮＰＮ型（又はＰＮＰ型）の第２のト
ランジスタと、コレクタ（又はエミッタ）が前記出力端
子に接続され、エミッタ（又はコレクタ）が接地端子に
接続されたＮＰＮ型（又はＰＮＰ型）の第３のトランジ
スタとが同一のサブストレート上に構成されたモータド
ライバ回路において、前記サブストレート上の前記第１
のトランジスタと前記第３のトランジスタの形成領域の
間において前記サブストレートをベースとする寄生トラ
ンジスタのコレクタ（又はエミッタ）領域になるＮ型領
域（又はＰ型領域）を設け、このＮ型領域（又はＰ型領
域）と前記第１のトランジスタのコレクタ（又はエミッ
タ）とが導体で接続されていることを特徴とするモータ
ドライバ回路。 - 【請求項２】前記第１のトランジスタが形成された領域
と前記第３のトランジスタが形成された領域の間に絶縁
層で囲まれた前記Ｎ型領域が前記サブストレートをベー
スとする寄生トランジスタのコレクタ（又はエミッタ）
領域として形成されていることを特徴とする請求項１記
載のモータドライバ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3075855A JP2652906B2 (ja) | 1991-03-15 | 1991-03-15 | モータドライバ回路 |
| US07/847,275 US5287047A (en) | 1991-03-15 | 1992-03-10 | Motor drive circuit and motor drive system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3075855A JP2652906B2 (ja) | 1991-03-15 | 1991-03-15 | モータドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04289793A JPH04289793A (ja) | 1992-10-14 |
| JP2652906B2 true JP2652906B2 (ja) | 1997-09-10 |
Family
ID=13588263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3075855A Expired - Lifetime JP2652906B2 (ja) | 1991-03-15 | 1991-03-15 | モータドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2652906B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187289A (ja) * | 1984-03-07 | 1985-09-24 | Hitachi Ltd | 半導体装置 |
| JPH07110150B2 (ja) * | 1988-08-17 | 1995-11-22 | 三菱電機株式会社 | モータドライブ回路 |
-
1991
- 1991-03-15 JP JP3075855A patent/JP2652906B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04289793A (ja) | 1992-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2652910B2 (ja) | ファンモータドライバ回路およびモータ制御装置 | |
| JP2652906B2 (ja) | モータドライバ回路 | |
| JPH035688B2 (ja) | ||
| US5287047A (en) | Motor drive circuit and motor drive system using the same | |
| JPH1079472A (ja) | 半導体集積回路 | |
| JP3139313B2 (ja) | バイポーラ半導体集積回路 | |
| JPH01261856A (ja) | 半導体集積回路装置 | |
| JPH06334505A (ja) | Ｐｍｏｓ出力回路 | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
| JPH0220056A (ja) | 半導体装置 | |
| JPS58166740A (ja) | 半導体装置 | |
| JPH0661825A (ja) | 双方向電流駆動回路 | |
| JPS61120521A (ja) | トランジスタ駆動回路 | |
| JP4314858B2 (ja) | モータ駆動回路及びモータ駆動方法 | |
| JP2751372B2 (ja) | 半導体装置 | |
| JP3315310B2 (ja) | 半導体装置 | |
| JPH0614790B2 (ja) | モ−タ駆動回路 | |
| JP3337169B2 (ja) | バイポーラ集積回路 | |
| JPH0530365Y2 (ja) | ||
| JP2927997B2 (ja) | Ｔｔｌ回路のノイズ防止回路 | |
| JPH11214531A (ja) | 高耐圧半導体装置及びその製造方法 | |
| JPH0753307Y2 (ja) | 静電破壊防止回路 | |
| JPH0722580A (ja) | 半導体集積回路 | |
| JPH01196161A (ja) | 出力バッファ回路 | |
| JPH10161757A (ja) | シリーズパス・レギュレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |