JP3337169B2 - バイポーラ集積回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バイポーラプロセスに
よるバイポーラ集積回路に係り、使用頻度の低い接続端
子の効率的な活用、特に高電圧印加端子と制御端子の兼
用を可能にするバイポーラ集積回路に関する。

【０００２】

【従来の技術】近年、ＬＳＩ、ＩＣなどの高密度、高集
積の回路技術が発展し、プロセス技術、結晶成長技術、
微細加工技術などの向上で各種のＩＣのハイブリッド化
やＶＬＳＩの開発が行われている。プロセス技術として
は、バイポーラプロセスやＭＯＳ集積回路プロセスなど
が各応用用途、応用分野に応じて用いられている。

【０００３】バイポーラ集積回路プロセスは、素子分離
工程、素子形成工程、配線工程から成る。素子分離の方
法としては、ＰＮ接合分離法が一般に用いられ、高速・
高集積化を目的とした酸化膜分離法、さらに高耐圧集積
回路用の完全絶縁物分離を目的とした誘電体分離法など
が用いられてる。高密度化に伴うＩＣの仕様は、使用パ
ッケージの機械寸法、端子数、電気性能などから決定さ
れ、表面実装型などで向上が図られている基板の実装密
度から小型化や外部部品点数の少ないＩＣあるいは、効
率的な機能をもつＩＣの開発が行われている。ＤＩＰ、
ＳＩＰなどで代表されるプラスティックあるいはセラミ
ックパッケージまたはＡＳＩＣなどのカスタム仕様、汎
用品のＬＳＩなどで種々の端子数のＩＣが製品化されて
いる。

【０００４】従来、バイポーラプロセスを用いる回路に
おいては高電圧、高電流を印加する端子は、制御入力端
子との兼用を行うと、高電圧印加時に制御回路に定格以
上の大電流が流れ込み、その結果、制御回路の素子が破
壊されてしまうため兼用ができず、自ら専用端子として
使用せざるをえなかった。図６に従来の半導体集積回路
の基板接続用の高電圧、高電流印加端子と制御端子の構
成例を示す。

【０００５】図６に示すように、基板接続用の高電圧、
高電流印加端子は専用の端子Ａが１ピン設けられてお
り、制御回路１に接続される接続端子Ｂは、この高電
圧、高電流印加端子Ａとは分離され、バイポーラプロセ
スで形成されている半導体集積回路内の高電圧系の回路
と制御系の制御回路１は電気的、機械的に分離されてい
る。制御回路系は低電圧系で、素子の耐圧条件などを考
慮して、高電圧系とは一般的には分離されている。高電
圧印加パターン２は、微細加工でＩＣ内の半導体集積回
路内に配線工程で設けられている。

【０００６】ところで、上記の回路では、高電圧印加端
子Ａは実際に使用するのは一度限りなど、ほとんど使用
しない状態であるにも関わらず、専用の端子としなけれ
ばならず、非常に効率が悪いという問題があった。

【０００７】また、民生用バイポーラＩＣなど、小型、
低価格化が必要なＩＣなどでは、限られた少ない端子数
で必要な機能を実現しなければならないため、使用効率
が悪い端子は極力兼用して、少ない端子数を有効に使う
のが半ば常識となってきており、使用頻度の少ない専用
端子がＩＣ設計の制約となり、ＩＣの機能向上が図れ
ず、小型化の促進に悪影響を与えるという問題があっ
た。

【０００８】

【発明が解決しようとする課題】上記の如く、使用頻度
の少ない高電圧端子を、低電圧系の制御端子と定格条件
の違いから個別に設ける必要があり、小型化、低価格
化、高機能化などの市場ニーズに合致しないという問題
があった。

【０００９】そこで、本発明はこのような問題に鑑み、
高電圧、高電流が印加される端子と制御端子との兼用の
実現をすることができるバイポーラ集積回路を提供する
ことを目的とするものである。

【００１０】

【課題を解決するための手段】請求項１記載の本発明に
よるバイポーラ集積回路は、所定の電圧あるいは制御信
号が選択的に供給される端子と、この端子と基準電位点
間に直列に接続された、ＰＮ接合部を有する分離素子及
びスイッチング回路と、入力端が前記分離素子とスイッ
チング回路との接続点に接続され、出力端が制御信号出
力点に接続された検出回路と、前記分離素子とスイッチ
ング回路との接続点に接続され、電流を供給する電流供
給回路と、前記スイッチング回路に接続され、当該スイ
ッチング回路を、前記端子に所定電圧が供給されている
ときにオンさせて前記分離素子のＰＮ接合部に逆バイア
ス電圧与えて前記端子と前記検出回路とを分離させると
ともに、前記電流供給回路から供給される電流を基準電
位点に流して前記検出回路の動作を停止させるように動
作させ、前記端子に制御信号が供給されているときにオ
フさせて、前記電流供給回路により、前記端子に供給さ
れた制御信号に応じて前記検出回路を動作させて前記制
御信号に対応する信号を出力するように動作させる制御
回路とを具備したことを特徴とするものであり、請求項
２記載のバイポーラ集積回路は、請求項１記載のバイポ
ーラ集積回路において、前記分離素子が前記端子にコレ
クタが接続されたダイオード接続のトランジスタで構成
され、前記スイッチング回路が前記分離素子のトランジ
スタのエミッタと基準電位点間にコレクターエミッタが
接続され、ベースが制御回路に接続されたトランジスタ
で構成されていることを特徴とするものであり、請求項
３記載のバイポーラ集積回路は、請求項１記載のバイポ
ーラ集積回路において、前記検出回路が前記分離素子と
スイッチング回路の接続点にコレクターベースが共通接
続された第１のトランジスタとこの第１のトランジスタ
のエミッタと基準電位点間に接続された少なくとも１個
のコレクターベース共通接続の第２のトタランジスタ
と、第１のトランジスタと第２のトランジスタの接続点
にベースが接続されたエミッタ接地の第３のトランジス
タを有し、前記電流供給回路が電源と前記第１のトラン
ジスタのコレクターベース接続点に接続された抵抗を有
することを特徴とするものであり、請求項４記載のバイ
ポーラ集積回路は、請求項１記載のバイポーラ集積回路
において、前記検出回路が前記分離素子とスイッチング
回路の接続点にエミッタが接続された、ベース接地型の
第１のトランジスタとこの第１のトランジスタのコレク
タにベースが接続されたエミッタ接地型の第２のトラン
ジスタを有し、前記電流供給回路が前記第１のトラジス
タのベース電流およびコレクタ電流と前記第２のトラン
ジスタのベース電流を供給するように構成されたことを
特徴とするものである。

【００１１】

【作用】本発明においては、一般には不可能とされてい
た高電圧印加端子からの制御信号の入力を可能にし、高
電圧端子と制御端子の兼用を図り、集積回路の高機能化
を図るばかりでなく、小型、低価格化を実現することが
可能となる。

【００１２】

【実施例】図１は本発明のバイポーラ集積回路の一実施
例を示すブロック図、図２は図１のスイッチング回路、
分離素子、検出回路を説明する回路図である。

【００１３】図１において、基板接続用の高電圧印加端
子Ａは、半導体集積回路内に微細加工で形成されている
高電圧印加パターン２と接続されている。この高電圧印
加パターン２と半導体回路内にバイポーラプロセスで形
成されている検出回路３と電流供給回路４とが、分離素
子５を介して接続されている。この分離素子５はスイッ
チング回路６に接続され、スイッチング回路６から基準
電位に接続されている。

【００１４】各素子、各回路の回路構成を図２を用いて
説明する。

【００１５】分離素子５は、バイポーラトランジスタＱ
１のベース・エミッタ接続から成るダイオード接続で構
成されている。このトランジスタＱ１のエミッタがスイ
ッチング回路６のトランジスタＱ２のコレクタに接続さ
れている。このトランジスタＱ２のエミッタは基準電位
に接続されており、ベースは図示しない制御回路に接続
されている。

【００１６】前記トランジスタＱ１のエミッタは次段の
トランジスタＱ３のベース、コレクタに接続され、さら
に抵抗Ｒ１を介して直流電源（以下ＶCCと記す）に接続
されている。なお、ＶCCはＩＣの図示しない電源端子か
ら供給され、基準電位はＩＣの図示しないＧＮＤ端子に
接続されている。

【００１７】検出回路３は、バイポーラトランジスタＱ
３、Ｑ４、Ｑ５で構成されている。前記トランジスタＱ
３のエミッタは、前記トランジスタＱ４のコレクタ、ベ
ースに接続され、さらにこのトランジスタＱ４のエミッ
タは基準電位に接続されている。

【００１８】また、前記トランジスタＱ３のエミッタ
は、前記トランジスタＱ５のベースに接続され、このト
ランジスタＱ５のエミッタは基準電位に接続されてい
る。前記トランジスタＱ５はベースの信号により、飽和
領域と遮断領域のスイッチングを行い、ベースの信号に
より、検出結果をコレクタから出力する。前記トランジ
スタＱ３、Ｑ４はコレクタ、ベース接続のダイオード接
続で構成されている。

【００１９】電流供給回路４は、前記ＶCCと前記抵抗Ｒ
１とで構成されている。

【００２０】次に、図１の動作を図２を用いて説明す
る。

【００２１】まず、高電圧印加端子Ａと基準電位間に高
電圧、高電流を加えるときには、トランジスタＱ２が飽
和状態になるよう、このトランジスタＱ２のベースに電
圧を加えておく。このため、前記トランジスタＱ１はエ
ミッタ、ベース端が基準電位に接続され、コレクタ・ベ
ース間の接合に対して、逆バイアス電圧が加えられるこ
とになる。高電圧印加端子Ａを通じて逆バイアス電圧が
トランジスタＱ１のコレクタ・ベース間に加えられ、高
電圧印加端子Ａと検出回路３とが分離される。

【００２２】一般に、バイポーラプロセスで形成される
コレクタ・ベース接合は、逆耐圧が高いため、ＶCC以上
の高い電圧が加えられても、トランジスタＱ１は破壊さ
れない。

【００２３】次に、制御信号を高電圧印加端子Ａに入力
する場合は、スイッチング回路５のトランジスタＱ２の
ベースを基準電位または開放状態にして、このトランジ
スタＱ２が遮断状態になるようにする。この時トランジ
スタＱ１はコレクタ・ベース間の接合によるダイオード
接続となっている。高電圧印加端子Ａが開放、または２
Ｖｊ（Ｖｊはトランジスタのベース・エミッタ間接合電
圧）より大きい電圧が加えられると、トランジスタＱ１
のコレクタ・ベース接合により逆バイアスがダイオード
接続のトランジスタＱ１に加えられることになる。この
とき、（ＶCCー２Ｖj ）／Ｒ１の電流がトランジスタＱ
３のコレクタへ流れ、トランジスタＱ４を通して基準電
位へ流れる。なお、Ｒ１は抵抗Ｒ１の抵抗値である。こ
の電流が前記トランジスタＱ５のベース電位を持ち上
げ、トランジスタＱ５のベース・エミッタ間にバイアス
電圧Ｖj が加わる。前記トランジスタＱ５のベースにト
ランジスタＱ３のエミッタから注入電流が注入され、Ｑ
５は飽和状態となる。前記トランジスタＱ５は、高電圧
印加端子Ａの開放状態または２Ｖｊより大きな電圧値す
なわちハイ状態を検出し、出力する。

【００２４】一方、高電圧印加端子Ａが接地されている
と、トランジスタＱ１のコレクタ・ベース接合が順バイ
アス状態となり、ダイオード接続を通してＶCCから（Ｖ
CC−Ｖj ）／Ｒ１の電流が前記トランジスタＱ１のベー
スから、コレクタへさらに高電圧印加端子から外部基板
に流れ出す。ここでは、簡単のためベース・コレクタ間
接合電圧を同じ電圧、Ｖj としている。

【００２５】前記トランジスタＱ５は遮断状態となり、
端子の接地状態が検出され、この結果がコレクタから出
力される。

【００２６】図３に本発明の回路構成の他の実施例を示
す。

【００２７】トランジスタＱ６をトランジスタＱ３とト
ランジスタＱ４の間に入れることにより、このトランジ
スタＱ４の接合電圧Ｖj でスレッショルド値を設定し、
トランジスタＱ５の動作を配線などによる結合性、誘導
性のノイズに対して強化する方法も考えられる。

【００２８】前記トランジスタＱ５が飽和状態になるス
レッショルド値をトランジスタＱ６の接合電圧分の電圧
高くし、高電圧印加端子Ａの電位が配線の引き回しやノ
イズの影響により少々高くなっても安定にトランジスタ
Ｑ３への電流の流れ込みを阻止し、トランジスタＱ５を
遮断状態に保つ。また、前記トランジスタＱ３のエミッ
タから抵抗Ｒ２を介してトランジスタＱ５のベースに流
れる電流値を制御し、トランジスタＱ６の接合電圧Ｖj
と前記抵抗Ｒ２両端の電位が同じ値になるように抵抗Ｒ
２の値を設定し、飽和領域のトランジスタＱ５の安定動
作を安定したベース電流注入により実現している。

【００２９】なお、前記抵抗Ｒ２の値がトランジスタＱ
６のベース・エミッタ接合電圧Ｖjの値となるようにし
たが、この値で注入電流を可変にしスイッチングスピー
ドの調整、バイアス電流の調整が可能となる。

【００３０】図４に本発明のバイポーラプロセス回路の
他の実施例を示す。

【００３１】この実施例ではＶccと基準電位との間に抵
抗Ｒ２、Ｒ３を直列に接続し、その接続点からトランジ
スタＱ３のベースに電圧を与え、トランジスタＱ３のエ
ミッタをトランジスタＱ２のコレクタに接続し、トラン
ジスタＱ１のコレクタを抵抗Ｒ１を介してＶccに接続す
ると共に抵抗Ｒ４を介してトランジスタＱ４のベースに
接続している。出力がトランジスタＱ４のコレクタから
導出される。

【００３２】高電圧印加端子Ａと基準電位間に高電圧、
高電流を加えるときはトランジスタＱ２が飽和状態にな
るように制御回路により制御され、図２、図３の回路と
同じ動作を行う。

【００３３】次に制御信号を高電圧印加端子Ａに入力す
る場合は、制御回路によりトランジスタＱ２が遮断状態
となる、高電圧印加端子Ａが解放、または（Ｒ３／（Ｒ
２＋Ｒ３））Ｖcc−２Ｖｊ（以下この値をＶdet とす
る）より大きい電圧が加えられると、トランジスタＱ３
のベース電流は流れずトランジスタＱ３は遮断状態とな
る。このため（Ｖcc−Ｖｊ）／（Ｒ１＋Ｒ４）の電流が
トランジスタＱ４のベース電流として流れ、トランジス
タＱ４は飽和状態となる。これによりトランジスタＱ４
は、高電圧印加端子Ａが解放またはＶdet より大きな電
圧が印加されていることを検出してこれを出力する。

【００３４】一方、高電圧印加端子Ａが基準電位に接続
されているかまたはＶdet 以下の場合、トランジスタＱ
３が飽和状態となり、Ｒ１から流れ出す電流はすべてト
ランジスタＱ３、Ｑ１を通って高電圧印加端子Ａを経
て、外部基板へ流れ出すことになる。その結果トランジ
スタＱ４は、高電圧印加端子Ａが基準電位に接続されて
いるかまたはＶdet より小さな電圧が印加されているこ
とを検出する。

【００３５】このように、トランジスタＱ３のベース電
流のオーダの微少電流で制御ができ、検出感度を上げる
ことが可能となる。このとき、検出のスレッショルド値
Ｖdet は、（Ｒ２／（Ｒ２＋Ｒ３））Ｖcc−２Ｖｊの式
にしたがって、抵抗Ｒ２、Ｒ３の値を適宜選択すること
により自由に設定できる。

【００３６】図５は、図４の実施例を基本とした本発明
のさらなる実施例を示す。

【００３７】図４に比べて抵抗Ｒ３と基準電位との間に
ダイオード接続されたトランジスタＱ４とＱ５が直列に
接続され、抵抗Ｒ４に代えたダイオード接続のトランジ
スタＱ６、Ｑ７がトランジスタＱ３のコレクタとトラジ
スタＱ８のベース間に接続されている。

【００３８】図５の回路では、Ｖｊの温度補償や、抵抗
Ｒ２、Ｒ３の抵抗値の比が極端に大きい場合のスレッシ
ョルド値精度の改善を行うことができる。

【００３９】このような構成で、端子の兼用を実現し、
より確実な制御動作の実現が可能となる。

【００４０】

【発明の効果】以上述べたように本発明によれば、高電
圧、高電流を印加する端子と、他の制御目的の端子の兼
用を可能とし、少ない端子の効率的な使用を実現できる
とともにより小型で低価格なバイポーラＩＣを提供する
ことが可能となるという効果がある。

【図面の簡単な説明】

【図１】本発明のバイポーラプロセスによるバイポーラ
集積回路の一実施例を示すブロック図である

【図２】図１のスイッチ回路、分離素子、検出回路を説
明する回路図である。

【図３】本発明のバイポーラプロセスによるバイポーラ
集積回路の他の実施例を示す回路である。

【図４】本発明のバイポーラプロセスによるバイポーラ
集積回路の他の実施例を示す回路である。

【図５】本発明のバイポーラプロセスによるバイポーラ
集積回路の他の実施例を示す回路である。

【図６】従来のバイポーラ集積回路のブロック図であ
る。

【符号の説明】

２ …高電圧印加パターン ３ …検出回路 ４ …電流供給回路 ５ …分離素子 ６ …スイッチング回路 Ｑ１…バイポーラトランジスタ（分離素子） Ｑ２…バイポーラトランジスタ（スイッチング回路）

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/8222 H01L 21/761 H01L 27/082

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 所定の電圧あるいは制御信号が選択的に
   供給される端子と、 この端子と基準電位点間に直列に接続された、ＰＮ接合
   部を有する分離素子及びスイッチング回路と、 入力端が前記分離素子とスイッチング回路との接続点に
   接続され、出力端が制御信号出力点に接続された検出回
   路と、 前記分離素子とスイッチング回路との接続点に接続さ
   れ、電流を供給する電流供給回路と、前記スイッチング回路に接続され、当該スイッチング回
   路を、前記端子に所定電圧が供給されているときにオン
   させて前記分離素子のＰＮ接合部に逆バイアス電圧与え
   て前記端子と前記検出回路とを分離させるとともに、前
   記電流供給回路から供給される電流を基準電位点に流し
   て前記検出回路の動作を停止させるように動作させ、前
   記端子に制御信号が供給されているときにオフさせて、
   前記電流供給回路により、前記端子に供給された制御信
   号に応じて前記検出回路を動作させて前記制御信号に対
   応する信号を出力するように動作させる制御回路と、 を具備したことを特徴とするバイポーラ集積回路。
2. 【請求項２】 前記分離素子が前記端子にコレクタが接
   続されたダイオード接続のトランジスタで構成され、前
   記スイッチング回路が前記分離素子のトランジスタのエ
   ミッタと基準電位点間にコレクターエミッタが接続さ
   れ、ベースが制御回路に接続されたトランジスタで構成
   されていることを特徴とする請求項１記載のバイポーラ
   集積回路。
3. 【請求項３】 前記検出回路が前記分離素子とスイッチ
   ング回路の接続点にコレクターベースが共通接続された
   第１のトランジスタとこの第１のトランジスタのエミッ
   タと基準電位点間に接続された少なくとも１個のコレク
   ターベース共通接続の第２のトランジスタと、第１のト
   ランジスタと第２のトランジスタの接続点にベースが接
   続されたエミッタ接地の第３のトランジスタを有し、 前記電流供給回路が電源と前記第１のトランジスタのコ
   レクターベース接続点に接続された抵抗を有する ことを
   特徴とする請求項１記載のバイポーラ集積回路。
4. 【請求項４】 前記検出回路が前記分離素子とスイッチ
   ング回路の接続点にエミッタが接続された、ベース接地
   型の第１のトランジスタとこの第１のトランジスタのコ
   レクタにベースが接続されたエミッタ接地型の第２のト
   ランジスタを有し、前記電流供給回路が前記第１のトラ
   ジスタのベース電流およびコレクタ電流と前記第２のト
   ランジスタのベース電流を供給するように構成されたこ
   とを特徴とする請求項１記載のバイポーラ集積回路。