JPH0964281A - 集積回路の静電気保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 集積回路の動作に影響を与えることなく確実
に静電気から集積回路を保護する。 【解決手段】 高圧電源ライン１２と端子Ｔ３，４との
間に、端子Ｔ３，４から高圧電源ライン１２に向う電流
のみを流す保護ダイオードＤ１が設けられ、低圧電源ラ
イン１４と端子Ｔ３，４との間に、低圧電源ライン１４
から端子Ｔ３，４に向う電流のみを流す保護ダイオード
Ｄ２が設けられている。また、高圧電源ライン１２と低
圧電源ライン１４との間には、高圧電源ラインから低圧
電源ラインに向かう電流のみを流す保護ダイオード１６
が設けられている。保護ダイオード１６の動作電圧は、
集積回路の動作時に高圧電源ライン１２と低圧電源ライ
ン１４との間に発生する電位差よりも十分大きく設定さ
れている。よって、静電気により、この動作電圧以上の
電圧が電源ライン１２、１４間に発生するとこの保護ダ
イオード１６が動作して放電経路を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣ等の集積回路
の静電気保護用の回路構成に関する。

【０００２】

【従来の技術】ＩＣ等の集積回路では、微細化技術の進
歩により、その集積密度が高くなっている。一方で、Ｉ
Ｃ内部の各種素子が微細化して、静電気に対する耐性が
低くなっている。このため、従来より静電気による集積
回路内の素子の破壊を防止することを目的として、集積
回路内に静電気保護回路が設けられていた。

【０００３】以下、従来の静電気保護回路を有する集積
回路の構成について、図７を用いて説明する。

【０００４】図７において、各端子Ｔ１〜Ｔ４は、集積
回路をパッケージングした場合におけるピンに相当し、
端子Ｔ１は、集積回路の動作時に、高圧電源ライン１２
に高電位側の電源ＶＣＣからの電力を供給するための端
子である。また、端子Ｔ２は、低圧電源ライン１４を低
電位側の電源、ここではグランド電源ＧＮＤに接続する
ための端子である。端子Ｔ３は、例えば信号処理回路
［１］１０への信号の入出力を行う端子であり、端子Ｔ
４は、例えば信号処理回路［３］１０への信号の入出力
を行う端子である。

【０００５】そして、上記各端子Ｔ１〜４を介して集積
回路内に侵入する静電気から内部回路を保護するため、
保護ダイオードＤ１，Ｄ２及び保護抵抗Ｒ１〜ｎ、ＲＩ
Ｏより構成される静電気保護回路が設けられている。

【０００６】上記保護抵抗Ｒ１・・ｎは、高圧電源ライ
ン１２と低圧電源ライン１４との両方若しくはいずれか
一方と、各信号処理回路１０と、の間に設けられ、端子
Ｔ３，Ｔ４と信号処理回路１０との間にぞれぞれ保護抵
抗ＲＩＯが接続されている。

【０００７】また、保護ダイオードＤ１は、端子Ｔ３，
Ｔ４と電源ライン１２との間に、端子Ｔ３，Ｔ４からそ
れぞれ電源ライン１２に向う電流を流す向きに設けら
れ、端子Ｔ３，Ｔ４と低圧電源ライン１４との間には、
低圧電源ライン１４からそれぞれ端子Ｔ３，Ｔ４に向う
電流を流す保護ダイオードＤ２が設けられている。

【０００８】

【発明が解決しようとする課題】静電気から各信号処理
回路１０を保護するという観点からすれば、各保護抵抗
Ｒ１〜ｎ、ＲＩＯの抵抗値を大きくすることが好まし
い。抵抗が大きければ各信号処理回路１０に静電気に起
因した大電流が流れることを防止できるからである。ま
た、集積回路では、これら保護抵抗Ｒ１〜ｎ，ＲＩＯを
拡散抵抗によって構成することが多く、抵抗値を大き
く、即ち面積を大きくすれば、静電気を拡散抵抗から基
板内に逃がすことが容易になるからである。

【０００９】しかしながら、保護抵抗Ｒ１〜ｎ，ＲＩＯ
の抵抗値を大きくすると、信号処理回路１０の出力イン
ピーダンスが増加するため、各回路の信号処理速度が低
下する等、回路特性が劣化する場合がある。従って、余
りこれらの保護抵抗を大きくすることができず、静電気
による素子の破壊を確実に防止することができないとい
う問題があった。

【００１０】また、各信号処理回路１０についてその回
路規模に応じた保護抵抗を個別に設けなければならず、
集積回路の面積や消費電力が大きくなるという問題もあ
った。

【００１１】更に、従来の静電気保護回路の構成におい
て、図７にケース１として示すように、集積回路の非動
作時に、例えば端子Ｔ１に負の電荷が、端子Ｔ３に正の
電荷が与えられた場合には、保護ダイオードＤ１がオン
し、端子Ｔ３から電源ライン１２に向かう経路で電流が
流れることにより静電気は放電される。ところが、ケー
ス２のように、端子Ｔ３に正の電荷、端子Ｔ２に負の電
荷が与えられた場合には、ダイオードＤ２が動作せず、
集積回路内に放電経路が形成されないため、この静電気
が放電されない。このように、従来の構成では、発生し
た静電気の状態によっては集積回路内部に適切な放電経
路を形成できず、改善が求められていた。

【００１２】本発明は、上記課題を解決するために、集
積回路の動作に影響を与えることなく、確実に静電気か
ら集積回路を保護するための静電気保護回路を提供する
ことを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の集積回路の静電気保護回路では、まず、高
電位側の電源が接続される高圧電源ラインと、入力端子
と出力端子との両方若しくはいずれか一方の端子と、の
間に設けられ、この両方若しくはいずれかの端子から高
圧電源ラインに向う電流のみを流す第１保護素子と、低
電位側の電源が接続される低圧電源ラインと入出力端子
との間に設けられ、低圧電源ラインから入出力端子に向
う電流のみを流す第２保護素子と、高圧電源ラインと低
圧電源ラインとの間に設けられ、高圧電源ラインから低
圧電源ラインに向かう電流のみを流す第３保護素子を有
する。

【００１４】そして、この第３保護素子が、例えば、集
積回路の動作時に前記高圧電源ラインと前記低圧電源ラ
インとの間に発生する電位差より、十分大きい電位差が
前記２つの電源ライン間に発生すると、高圧電源ライン
から低圧電源ラインに向かう電流を流す。

【００１５】このような構成によれば、集積回路の動作
時には、各保護素子はいずれも動作せず、動作時に電源
ライン間で電流が流れて余分な電力消費が発生すること
が防止されている。また、集積回路の各端子から回路内
に静電気が侵入した場合には、第１又は第２保護素子
と、第３保護素子のいずれか若しくは両方が動作するこ
とにより、集積回路内の信号処理回路等に電流を流すこ
となく、確実に静電気が放電される。

【００１６】次に、複数の電源ラインを有する集積回路
の静電気保護回路の場合には、まず、各電源ラインと、
入力端子と出力端子との両方若しくはそのいずれか一方
の端子と、の間に第１及び第２保護素子を設ける。更
に、一方の高圧電源ラインから他方の高圧電源ラインに
電流が流れることを防止する逆流防止素子を複数の高圧
電源ラインの間に設け、高圧電源ラインから低圧電源ラ
インに向かう電流のみを流す第３保護素子を逆流防止素
子と複数の低圧電源ラインとの間に設けることを特徴と
する。

【００１７】複数の高圧電源ラインは、集積回路動作時
にそれぞれ異なる電圧を有していることが多い。そし
て、本発明では高圧電源ラインに逆流防止素子を設ける
ことにより、集積回路動作時に複数の高圧電源ライン間
で電流が流れ、動作に悪影響を与えることが防止されて
いる。

【００１８】一方、例えば集積回路の端子間等において
発生した静電気によって、集積回路動作時に各高圧電源
ラインと各低圧電源ラインとの間に発生する電位差よ
り、十分大きい電位差がこれら電源ライン間に発生した
場合には、上記逆流防止素子及び第３保護素子が、高圧
電源ラインから低圧電源ラインに向かう電流を流すこと
ができる。この第３保護素子は、電源ラインが複数でも
１集積回路内に１ケ所設けることにより、逆流防止素子
を介して高圧電源ラインと低圧電源ラインとの間に静電
気の放電経路を形成できる。よって、集積回路の面積等
に与える影響が少ない。

【００１９】また、上述の第１保護素子及び第２保護素
子は、少なくとも１つのダイオードから構成でき、更
に、前記第３保護素子は、トランジスタ、ツェナーダイ
オード、サイリスタ又は直列接続された複数のダイオー
ドのいずれかによって構成することができる。そして、
これらの素子は、集積回路内に作られる他の素子の形成
と同時に、かつ容易に形成可能である。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて説明する。なお、既に説明した図面と対応
する部分には同一符号を付して説明を省略する。

【００２１】［実施形態１］ （全体構成）図１は、本実施形態の静電気保護回路を有
する集積回路の構成を示している。図１において、端子
Ｔ３，Ｔ４と、高圧電源ライン１２及び低圧電源ライン
１４との間には、従来と同様に、第１及び第２保護素子
として、保護ダイオードＤ１，Ｄ２がそれぞれ接続され
ている。更に、高圧電源ライン１２と低圧電源ライン１
４との間には、第３保護素子として、ｎ個のダイオード
が直列接続されて構成された保護ダイオード１６が設け
られている。

【００２２】保護ダイオードＤ１は、電源以外の例えば
信号処理回路１０に対する信号入出力を行うための端子
Ｔ３，Ｔ４から高圧電源ライン１２に向かう電流のみを
流し、保護ダイオードＤ２は、低圧電源（例えばグラン
ド電源）ライン１４から端子Ｔ３，Ｔ４に向かう電流の
みを流す。従って、保護ダイオードＤ１，Ｄ２は、共に
電源ライン１２、１４にそれぞれ高圧電源、低圧電源が
接続されて、集積回路が動作可能な状態の時には逆方向
に電圧が印加されることとなり、集積回路の動作には影
響を与えない。

【００２３】一方、保護ダイオード１６は、集積回路の
各電源ライン１２、１４に所定の電源が接続され、電位
差（ＶＣＣ−ＶＥＥ）が発生した場合には、その順方向
に電圧が印加される。しかし、この保護ダイオード１６
は、上記電位差（ＶＣＣ−ＶＥＥ）よりも十分大きな電
位差でなければ、動作しないようにダイオードの数ｎが
設定されている。例えば（ＶＣＣ−ＶＥＥ）を約５Ｖと
すると、保護ダイオード１６の動作電圧は７Ｖ程度に設
定される。ここで、保護ダイオード１６を構成する各ダ
イオードのオン電圧を約０．６Ｖとすると、直列接続さ
れるダイオードの数ｎは１４〜１６程度となる。

【００２４】従って、集積回路が通常動作している場
合、保護ダイオード１６は動作せず、高圧電源ライン１
２から低圧電源ライン１４に向かう電流は流れない。よ
って、余計な電力を消費することが防止されている。

【００２５】一方、静電気によって発生する電位差は、
一般的に、動作時における電源ライン１２、１４の電位
差に比較して極めて大きい（例えば、数百Ｖ等）。従っ
て、集積回路の非動作時、例えば集積回路をプリント基
板に組み付ける前等、電源ラインが電気的にフローティ
ングな状態において、静電気によって電源ライン１２、
１４に大きな電位差が発生すると、これに応じて保護ダ
イオード１６が動作し、高圧電源ライン１２から低圧電
源ライン１４に向かう電流を流す。

【００２６】（静電気の放電経路）次に、静電気の放電
経路について図２、図３に基づいて説明する。

【００２７】（１）ケース１ 図２（ａ）に示すように、静電気として、端子Ｔ１に負
の電荷が与えられ、端子Ｔ３に正の電荷が与えられた場
合には、保護ダイオードＤ１がオンし、端子Ｔ３から高
圧電源ライン１２に向かう経路で電流が流れ、静電気が
放電される。

【００２８】（２）ケース２ 図２（ｂ）に示すように、端子Ｔ３に正の電荷、端子Ｔ
２に負の電荷が与えられた場合、保護ダイオードＤ２に
は逆方向の電圧が印加されるため動作しない。しかし、
端子Ｔ３と低圧電源ライン１４との間には、保護ダイオ
ードＤ１と保護ダイオード１６とが順方向に直列接続さ
れているので、この保護ダイオードＤ１、１６がオンす
ることにより、図中点線で示すような放電経路が形成さ
れ、静電気が放電される。

【００２９】（３）ケース３ 図２（ｃ）に示すように、端子Ｔ３に負の電荷が与えら
れ、端子Ｔ２に正の電荷が与えられた場合には、保護ダ
イオードＤ２がオンし、低圧電源ライン１４から端子Ｔ
３に向かう経路で電流が流れ、静電気が放電される。

【００３０】（４）ケース４ 図２（ｄ）に示すように、端子Ｔ１に正の電荷、端子Ｔ
３に負の電荷が与えられた場合、保護ダイオードＤ１は
動作しない。一方、端子Ｔ１と端子Ｔ３の間には、保護
ダイオード１６と保護ダイオードＤ２とが順方向に直列
接続されている。よって、保護ダイオード１６，Ｄ２が
オンして、点線で示すような放電経路が形成され、静電
気が放電される。

【００３１】（５）ケース５ 図３に示すように、端子Ｔ３に正の電荷、端子Ｔ４に負
の電荷が与えられた場合には、端子Ｔ３と端子Ｔ４との
間に保護ダイオードＤ１、保護ダイオード１６、保護ダ
イオードＤ２´が直列に接続される。従って、これらの
保護ダイオードがオンし、点線に示されるような放電経
路が形成され、静電気が放電される。

【００３２】（６）ケース６ ケース５とは、反対に、端子Ｔ３に負の電荷、端子Ｔ４
に正の電荷が与えられた場合には、端子Ｔ４と端子Ｔ３
との間に保護ダイオードＤ１´、保護ダイオード１６、
保護ダイオードＤ２が直列に接続される。この場合に
も、これらの保護ダイオードがオンして、図３の一点鎖
線に示されるような放電経路が形成され、静電気が放電
される。

【００３３】従来の静電気保護回路では、上記ケース
２、ケース４、ケース５、ケース６に示すような状態で
静電気が各端子Ｔ１〜４に与えられた場合には、電源ラ
イン１２、１４間に放電経路が形成されないので、これ
を放電することができなかった。これに対して、本実施
形態では、高圧電源ライン１２から低圧電源ライン１４
に向かってのみ電流を流す保護ダイオード１６を設ける
ことにより、これらのケースにおいても、確実に静電気
を放電することができる。

【００３４】また、以上説明した構成において、高圧電
源ライン１２と低圧電源ライン１４との間に設ける第３
保護素子としては、保護ダイオード１６に限らず、図４
に示すようなツェナーダイオード３０を用いることも可
能である。このツェナーダイオード３０は、保護ダイオ
ード１６と同様、集積回路の動作時における電位差より
も十分大きい電位差が電源ライン１２、１４間に発生す
ると、高圧電源ライン１２から低圧電源ライン１４に向
かって電流を流すようにその降伏電圧を設定する。

【００３５】更に、第３保護素子としては、図５に示す
ようにｎ個のＰＮＰトランジスタから構成された保護ト
ランジスタ３２も使用可能である。保護トランジスタ３
２は、ｎ個のトランジスタＱ１〜ｎのコレクタがそれぞ
れ低圧電源ライン１４に接続されている。そして、エミ
ッタが高圧電源ライン１２に接続されたトランジスタＱ
１のベースには、トランジスタＱ２のエミッタが接続さ
れ、このトランジスタＱ２のベースには、トランジスタ
Ｑ３のエミッタが接続されている。このように順次高圧
側のトランジスタのベースに低圧側のトランジスタのエ
ミッタを接続し、最も低圧側のトランジスタＱｎのベー
スは低圧電源ライン１４に接続されている。

【００３６】この保護トランジスタ３２は、高圧電源ラ
イン１２と低圧電源ライン１４との間の電位差がｎ×Ｖ
BE以上にとなると、トランジスタＱ１がオンするため、
高圧電源ライン１２から低圧電源ライン１４に向かって
電流を流すことができる。従って、図１の保護ダイオー
ド１６や、図４のツェナーダイオード３０と同様、集積
回路動作時における電源ライン１２、１４間の電位差よ
りも十分大きな電位差で保護トランジスタ３２が動作す
るようにトランジスタの数ｎを設定すればよい。

【００３７】なお、ＮＰＮ型トランジスタを用いた場合
には、各トランジスタＱ１〜ｎのコレクタを高圧電源ラ
イン１２に接続し、ベースが高圧電源ライン１２に接続
されたトランジスタＱ１のエミッタにトランジスタＱ２
のベースを接続し、以下同様にして、高圧側のトランジ
スタのエミッタに低圧側のトランジスタのベースを接続
すれば、上記のような保護トランジスタを構成すること
ができる。

【００３８】また、電源ライン１２、１４間に設ける保
護素子としては、サイリスタも適用可能であり、この場
合、上記保護トランジスタ３２と同様に複数のサイリス
タを接続して構成する。

【００３９】［実施形態２］次に、電圧の異なる複数の
電源ラインを有する集積回路の静電気保護回路の構成に
ついて図６を用いて説明する。

【００４０】図６において、高圧電源ライン１２、２２
は、それぞれ端子Ｔ１，Ｔ１１を介して異なる電圧の高
圧電源に接続され、信号処理回路１０、２０にそれぞれ
高圧電源からの電力を供給する。また、同様に、低圧電
源ライン１４、２４は、端子２，Ｔ１２を介して異なる
電圧の低圧電源に接続される。端子Ｔ３、Ｔ１３は、そ
れぞれ信号処理回路１０、２０に対して電源以外の信号
等の入出力を行うための端子であり、この端子Ｔ３，Ｔ
１３と高圧電源ライン１２、２２との間には、実施形態
１同様、それぞれ保護ダイオードＤ１が設けられ、端子
Ｔ３，Ｔ１３と低圧電源ライン１４、２４との間には、
同様に保護ダイオードＤ２がそれぞれ設けられている。

【００４１】そして、高圧電源ライン１２、２２の間に
は、２つの電源ライン間に電流が流れることを防止する
逆流防止素子として、ダイオードＤ１０，Ｄ１１が設け
られている。具体的には、各ダイオードＤ１０，Ｄ１１
のアノード側は、それぞれ高圧電源ライン１２、２２に
接続され、カソード側は互いに接続されている。例え
ば、集積回路動作時において、高圧電源ライン１２の電
圧が高圧電源ライン２２の電源よりも高い場合、ダイオ
ードＤ１０には順方向の電圧が印加されるが、ダイオー
ドＤ１１には逆方向の電圧が印加される。従って、ダイ
オードＤ１１によって、高圧電源ライン１２から高圧電
源ライン２２へ電流が流れ込むことが防止されている。
また、反対に、高圧電源ライン２２の電圧が高圧電源ラ
イン１２の電圧よりも高い場合には、ダイオードＤ１０
によって高圧電源ライン２２から高圧電源ライン１２に
電流が流れ込むことが防止されている。

【００４２】一方、低圧電源ライン１４、２４の間に
は、集積回路動作時において、上記同様、２つの低圧電
源ライン間に電流が流れることを防止する逆流防止素子
としてダイオードＤ２０，Ｄ２１が設けられている。そ
して、各ダイオードＤ２０，Ｄ２１のカソード側は、そ
れぞれ低圧電源ライン１４、２４に接続され、アノード
側は互いに接続されている。

【００４３】更に、高圧側の逆流防止素子Ｄ１０，Ｄ１
１のカソードと、低圧側の逆流防止素子Ｄ２０，２１の
アノードとの間には、第３保護素子として、実施形態１
の保護ダイオード１６と同様、複数のダイオードが直列
接続された保護ダイオード３４が接続されている。

【００４４】また、高圧側逆流防止素子Ｄ１０，Ｄ１
１、保護ダイオード３４及び低圧側逆流防止素子Ｄ２
０，Ｄ２１の動作電圧は、集積回路動作時に各高圧電源
ライン１２、２２と低圧電源ライン１４、２４との間に
発生する最大電圧に対して、十分大きく設定されてい
る。静電気によって、設定された上記動作電圧以上の電
圧が、いずれかの高圧電源ライン１２、２２と低圧電源
ライン１４、２４との間で発生すると、図６に点線で示
すように、これらの素子を放電経路として、高圧電源ラ
イン１２，２２（ａ、ｂ）から低圧電源ライン１４、２
４（ｃ、ｄ）に向かって電流が流れる。

【００４５】従って、集積回路動作時に複数の高圧電源
ライン間、低圧電源ライン間で電流が流れて動作に悪影
響を与えることなく、高圧電源ラインと低圧電源ライン
との間に静電気の放電経路が形成され、静電気が確実に
放電される。例えば、図６に例示するように、静電気と
して、端子Ｔ１１に正の電荷が与えられ、端子Ｔ３に負
の電荷が与えられた場合には、静電気は、端子Ｔ１１か
らｂ−ｃを通り、更に低圧電源ライン１４からダイオー
ドＤ２を通って端子Ｔ３に至る放電経路が形成される。

【００４６】なお、電圧の異なる電源ラインは２種類に
限らず、更に多数でも適用可能である。この場合、各電
源ラインに図６に示すような逆流防止素子をそれぞれ設
ければ、他の構成は図６と共通である。例えば、高圧電
源ラインが複数の場合には、逆流防止素子として、ダイ
オードＤ１０，Ｄ１１と同様に、各高圧電源ラインにア
ノード側が接続されたダイオードを設け、このダイオー
ドのカソード側をダイオードＤ１０，Ｄ１１のカソード
に接続すればよい。低圧電源ラインが複数の時は、逆流
防止素子として、各低圧電源ラインに対応してダイオー
ドＤ２０，Ｄ２１と同様なダイオードを設ければよい。
そして、以上のように電圧の異なる電源ラインが複数あ
っても、図６の保護ダイオード３４は、集積回路内に１
つあれば共通して利用することができる。

【００４７】なお、保護ダイオード３４は、図４及び図
５に示したように、ツェナーダイオード３０又は保護ト
ランジスタ３２と同様な構成に置き換えることが可能で
ある。また、これらに限らず複数のサイリスタを接続し
て構成してもよい。

【００４８】高圧電源ラインと低圧電源ラインとの間に
設ける保護素子としては、一般的には、ダイオードが最
も簡単な構成であるので製造しやすい。しかし、他の素
子も、信号処理回路内で使用されている素子であるの
で、特別な製造工程を設けることなく、集積回路の他の
素子と同時に形成することができる。

【００４９】

【発明の効果】本発明の集積回路の静電気保護回路の構
成よれば、集積回路の本来の動作に影響を与えることな
く、集積回路内に様々な静電気の放電経路を形成するこ
とができる。従って、確実に静電気から集積回路を保護
することが可能である。

【００５０】また、電圧の異なる電源ライン数に関わら
ず、更に信号処理回路等の数や各信号処理回路規模に関
わらず、高圧電源ラインと低圧電源ラインとの間に、集
積回路内に少なくとも一か所第３保護素子を設けること
によって、高圧電源ラインから低圧電源ラインに向かう
放電経路を形成できる。従って、静電気保護回路を少な
い素子数で構成でき、集積回路の微細化の点で極めて有
利である。

【図面の簡単な説明】

【００５１】

【図１】 本発明の実施形態１の静電気保護回路の構成
を示す図である。

【００５２】

【図２】 図１の静電保護回路の放電経路を説明する図
である。

【００５３】

【図３】 図２と異なる放電経路を説明する図である。

【００５４】

【図４】 図１の他の構成例を示す図である。

【００５５】

【図５】 図１の他の構成例を示す図である。

【００５６】

【図６】 本発明の実施形態２の静電気保護回路の構成
を示す図である。

【００５７】

【図７】 従来の静電気保護回路の構成を示す図であ
る。

【００５８】

【符号の説明】

１０，２０ 信号処理回路、１２，２２ 高圧電源ライ
ン、１４，２４ 低圧電源ライン、１６，３４ 保護ダ
イオード、３０ ツェナーダイオード、３２保護トラン
ジスタ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 集積回路の静電気保護回路において、 高電位側の電源が接続される高圧電源ラインと、入力端
   子と出力端子との両方若しくはいずれか一方の端子との
   間に設けられ、前記端子から前記高圧電源ラインに向う
   電流のみを流す第１保護素子と、 低電位側の電源が接続される低圧電源ラインと、前記端
   子と、の間に設けられ、前記低圧電源ラインから前記端
   子に向う電流のみを流す第２保護素子と、 前記高圧電源ラインと、前記低圧電源ラインとの間に設
   けられ、前記高圧電源ラインから前記低圧電源ラインに
   向かう電流のみを流す第３保護素子と、 を有することを特徴とする集積回路の静電気保護回路。
2. 【請求項２】 複数の電源ラインを有する集積回路の静
   電気保護回路であって、 複数の高圧電源ラインと、複数の入力端子と出力端子と
   の両方若しくはいずれか一方の端子と、の間に設けら
   れ、前記端子から前記高圧電源ラインに向う電流のみを
   流す第１保護素子と、 複数の低圧電源ラインと前記複数の端子との間にそれぞ
   れ設けられ、前記低圧電源ラインから前記端子に向う電
   流のみを流す第２保護素子と、 前記複数の高圧電源ライン間に設けられ、一方の高圧電
   源ラインから他方の高圧電源ラインに電流が流れること
   を防止する逆流防止素子と、 前記逆流防止素子と前記複数の低圧電源ラインとの間に
   設けられ、前記高圧電源ラインから前記低圧電源ライン
   に向かう電流のみを流す第３保護素子と、 を有することを特徴とする集積回路の静電気保護回路。
3. 【請求項３】 請求項２に記載の集積回路の静電気保護
   回路において、 更に、前記複数の低圧電源ライン間に設けられ、一方の
   低圧電源ラインから他方の低圧電源ラインに電流が流れ
   ることを防止する逆流防止素子を有することを特徴とす
   る集積回路の静電気保護回路。
4. 【請求項４】 請求項２又は請求項３に記載の集積回路
   の静電気保護回路において、 前記逆流防止素子はダイオードによって構成されている
   ことを特徴とする集積回路の静電気保護回路。
5. 【請求項５】 請求項１〜請求項４のいずれか１つに記
   載の集積回路の静電気保護回路において、 前記第１保護素子及び前記第２保護素子は、少なくとも
   １つのダイオードから構成されていることを特徴とする
   集積回路の静電気保護回路。
6. 【請求項６】 請求項１〜請求項３のいずれかに記載の
   集積回路の静電気保護回路において、 前記第３保護素子は、トランジスタ、ツェナーダイオー
   ド、サイリスタ又は直列接続された複数のダイオードの
   いずれかによって構成されることを特徴とする集積回路
   の静電気保護回路。