JPS603726A - 基準電源 - Google Patents
基準電源Info
- Publication number
- JPS603726A JPS603726A JP11202683A JP11202683A JPS603726A JP S603726 A JPS603726 A JP S603726A JP 11202683 A JP11202683 A JP 11202683A JP 11202683 A JP11202683 A JP 11202683A JP S603726 A JPS603726 A JP S603726A
- Authority
- JP
- Japan
- Prior art keywords
- trs
- polarity
- power source
- voltage
- reference power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in parallel with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスイッチ手段音用りた複数の基準電圧出力制御
機能を有する基準電源に関するものである０ 第１図はこの糊の基ｆｓ′ｆＩＬ源を承す従来例であり
、出力端子６，１２，１８［はそれぞれ以下の出力電圧
Ｖｏが発生する。
機能を有する基準電源に関するものである０ 第１図はこの糊の基ｆｓ′ｆＩＬ源を承す従来例であり
、出力端子６，１２，１８［はそれぞれ以下の出力電圧
Ｖｏが発生する。
Ｖｏ＝（Ｖ ＶＢＢ） ■
■：基準電圧源３．．９．１５の電圧値（通常ツェナー
等の電圧値） ＶＢ、 ： ）ランジスタのベース−エミッタ間電圧こ
の基準電源の出力端子６，１２．１８の出力電圧Ｖｏｗ
スイッチ手段（通常トランジスタ等のスイッチング素子
）４，１０．１６に工す制御される。
等の電圧値） ＶＢ、 ： ）ランジスタのベース−エミッタ間電圧こ
の基準電源の出力端子６，１２．１８の出力電圧Ｖｏｗ
スイッチ手段（通常トランジスタ等のスイッチング素子
）４，１０．１６に工す制御される。
たとえば、スイッチ手段４がオンしてＮＰＮトランジス
タ５０ベースがＧＮＤとショートさｈ１スイッチ手段１
０．１６がオフの場合、出力端子６の出力電圧は０式で
は決まらずほぼＧＮ Ｄ′亀位と１９、出力端子１２．
１８の出力電圧に０式の電圧となる。このようにスイッ
チ手段４． ｌ Ｏ，１６にニジ出力端子６，１２，１
Ｂの出力電圧をＧＮＤ電位か０式の電圧か（任意に設定
できる。コンデンサ１． ７． １３は電源からのノイ
ズ除去および基準電圧源３． ９． １５で発生するノ
イズ（特にツェナーノイズ等）除去のためん必要である
。
タ５０ベースがＧＮＤとショートさｈ１スイッチ手段１
０．１６がオフの場合、出力端子６の出力電圧は０式で
は決まらずほぼＧＮ Ｄ′亀位と１９、出力端子１２．
１８の出力電圧に０式の電圧となる。このようにスイッ
チ手段４． ｌ Ｏ，１６にニジ出力端子６，１２，１
Ｂの出力電圧をＧＮＤ電位か０式の電圧か（任意に設定
できる。コンデンサ１． ７． １３は電源からのノイ
ズ除去および基準電圧源３． ９． １５で発生するノ
イズ（特にツェナーノイズ等）除去のためん必要である
。
ところが、この回路金ＩＣ化しようとした場合、外付端
子が多くなってパッケージの制約′ｆ：受は易くなり、
また外付コンテンサーが多くなることはコスト的制約お
よび実装上の制約を受け易くなるとｉう欠点がおる。
子が多くなってパッケージの制約′ｆ：受は易くなり、
また外付コンテンサーが多くなることはコスト的制約お
よび実装上の制約を受け易くなるとｉう欠点がおる。
本発明の目的は集積回路に適し７′ｃ複数の電圧出力制
御機能金有する基Ｓ電源を供給することにあるＯ 第２因は本願発明の一実施例であシ、出力端子５９．６
６、 ７３ｒｃはそわぞｈ以下の出方電圧ＶＯが発生す
る。
御機能金有する基Ｓ電源を供給することにあるＯ 第２因は本願発明の一実施例であシ、出力端子５９．６
６、 ７３ｒｃはそわぞｈ以下の出方電圧ＶＯが発生す
る。
Ｖｏ’ ＝ （Ｖｓｇ−ＶＢｇａ＋ＶｎＢｂ−Ｖｎｇｃ
）＝（Ｖｓａ−Ｖｕ） ■（ただしＶＢＩ ？Ｖ８１１
１：；”ＶＢＢＩ）中ＶＢＢＣ）Ｖ、ａ：基準電圧源５
２の電圧値 間電圧 この基準車源の出力端子５９，６６．７３の出方電圧Ｖ
ｏ／はスイッチ手段（通常トラ７ジスタ等のスイッチン
グ素子）’５４，６１．６８ｆＣより制御される。たと
えばスイッチ手段５４がオンしてＮＰＮトランジスタ５
７のベースがＧＮＤとショートされ、スイッチ手段６１
．６８がオフの場合、出力端子５９の出力電圧μ■式で
は決オらずは１まＧＮＤｆｉ位となり、出力端子６６．
７３の出力電圧は０式の電圧となる。このよう（スイッ
チ手段５４．６１．６８ｒｃＬ９出力端子５９． ６６
．７３の出方電圧をＧＮＰ）電位か０式の電位かに任意
（設定できる。コンデンサ５０ｉ電源からの、ノイズ除
去および基準電源５２で発生するノイズ（０［ツェナー
ノイズ等）除去のため必要であるが、第１図の従来例と
比べてコンデンサハ１ｇｆＡなので外付端子は減少しパ
ッケージの制約を受けないと同時にコスト的制約および
実装上の制約を受けない。
）＝（Ｖｓａ−Ｖｕ） ■（ただしＶＢＩ ？Ｖ８１１
１：；”ＶＢＢＩ）中ＶＢＢＣ）Ｖ、ａ：基準電圧源５
２の電圧値 間電圧 この基準車源の出力端子５９，６６．７３の出方電圧Ｖ
ｏ／はスイッチ手段（通常トラ７ジスタ等のスイッチン
グ素子）’５４，６１．６８ｆＣより制御される。たと
えばスイッチ手段５４がオンしてＮＰＮトランジスタ５
７のベースがＧＮＤとショートされ、スイッチ手段６１
．６８がオフの場合、出力端子５９の出力電圧μ■式で
は決オらずは１まＧＮＤｆｉ位となり、出力端子６６．
７３の出力電圧は０式の電圧となる。このよう（スイッ
チ手段５４．６１．６８ｒｃＬ９出力端子５９． ６６
．７３の出方電圧をＧＮＰ）電位か０式の電位かに任意
（設定できる。コンデンサ５０ｉ電源からの、ノイズ除
去および基準電源５２で発生するノイズ（０［ツェナー
ノイズ等）除去のため必要であるが、第１図の従来例と
比べてコンデンサハ１ｇｆＡなので外付端子は減少しパ
ッケージの制約を受けないと同時にコスト的制約および
実装上の制約を受けない。
しかも、＊施例では出力端子は５９． ６６、 ７３の
３端子であるが、出力端子数が多くなってもノイズ吸収
外付コンデンサと外付端子はそわぞれ１個な０′ｔ′出
力端子数が多くなわばなる＃１ど本願発 １明の効果が
大きくなる。 ♂・ したがって、本願発明の基準電源は非常ｒｃｌｃ化に適
した回路である。
３端子であるが、出力端子数が多くなってもノイズ吸収
外付コンデンサと外付端子はそわぞれ１個な０′ｔ′出
力端子数が多くなわばなる＃１ど本願発 １明の効果が
大きくなる。 ♂・ したがって、本願発明の基準電源は非常ｒｃｌｃ化に適
した回路である。
尚、上記笑施例における各トランジスタの導電型は入ｉ
１かえてもよいし、さら九トランジスタを付加してもよ
い。
１かえてもよいし、さら九トランジスタを付加してもよ
い。
第１図は従来例金示す回路図、第２図は本願発明の一５
ｉ１．施例紮ボす回路図である。図においてｌ。 ７、ｌ ３． ５ ｕ・−・・−コンテンプ、２． ８
． １４゜５３．５８，６５．７２・・・・・・定電流
源、３，９゜１５．５２・・・・・・基準電圧源、４．
ｌ Ｏ，ｌ ６，５４゜６１．６８・・・・・・スイ
ッチ手段、５． １１． １？。 ５３．５７，６０，６４，６７．７１・・−・・Ｎ）’
Ｎトランジスタ、５６，６３．７０・・・・・−ＰＮＰ
トランジ３′・ ６・ １２・ １８・ ５９，６６．
７３・・・・・・出力端子、１９． ２０． ２１．
５５． ６２，６９゜７４．７５．７６・・・・・・抵
抗、２２． ２３． ２４゜７８町・°基準電源端子、
２５．７９・・・・・・電源、２６゜８０・・・・・・
ＧＮＤ
ｉ１．施例紮ボす回路図である。図においてｌ。 ７、ｌ ３． ５ ｕ・−・・−コンテンプ、２． ８
． １４゜５３．５８，６５．７２・・・・・・定電流
源、３，９゜１５．５２・・・・・・基準電圧源、４．
ｌ Ｏ，ｌ ６，５４゜６１．６８・・・・・・スイ
ッチ手段、５． １１． １？。 ５３．５７，６０，６４，６７．７１・・−・・Ｎ）’
Ｎトランジスタ、５６，６３．７０・・・・・−ＰＮＰ
トランジ３′・ ６・ １２・ １８・ ５９，６６．
７３・・・・・・出力端子、１９． ２０． ２１．
５５． ６２，６９゜７４．７５．７６・・・・・・抵
抗、２２． ２３． ２４゜７８町・°基準電源端子、
２５．７９・・・・・・電源、２６゜８０・・・・・・
ＧＮＤ
Claims (1)
- そわそわかエミッタホロワ型式である第１極注の第１ト
ランジスタ、第２極性の第２トランジスタおよび第１極
註の第３トランジスタを縦属接続し、さらに前記第３ト
ランジスタのベースにスイッチ手段ｔ−阪続した回路を
複数個設け、各回路における前記第１トランジスタのベ
ースに基準′電圧倉共通に供給したことを特徴とする基
準電源０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11202683A JPS603726A (ja) | 1983-06-22 | 1983-06-22 | 基準電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11202683A JPS603726A (ja) | 1983-06-22 | 1983-06-22 | 基準電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603726A true JPS603726A (ja) | 1985-01-10 |
Family
ID=14576135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11202683A Pending JPS603726A (ja) | 1983-06-22 | 1983-06-22 | 基準電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603726A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5394077A (en) * | 1993-04-30 | 1995-02-28 | Kabushiki Kaisha Toshiba | Internal power supply circuit for use in a semiconductor device |
| USRE47017E1 (en) | 2009-06-26 | 2018-08-28 | Toshiba Memory Corporation | Semiconductor device for short-circuiting output terminals of two or more voltage generator circuits at read time and control method for the same |
-
1983
- 1983-06-22 JP JP11202683A patent/JPS603726A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5394077A (en) * | 1993-04-30 | 1995-02-28 | Kabushiki Kaisha Toshiba | Internal power supply circuit for use in a semiconductor device |
| USRE47017E1 (en) | 2009-06-26 | 2018-08-28 | Toshiba Memory Corporation | Semiconductor device for short-circuiting output terminals of two or more voltage generator circuits at read time and control method for the same |
| USRE49175E1 (en) | 2009-06-26 | 2022-08-16 | Kioxia Corporation | Semiconductor device including three voltage generator circuits and two transistors configured to short-circuit respective different combinations of the voltage generator circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JPS6151813B2 (ja) | ||
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPS603726A (ja) | 基準電源 | |
| US4775829A (en) | On-chip voltage stabilizing circuit | |
| EP0611105B1 (en) | Current source | |
| JPS6022862A (ja) | 電源回路 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPS5912824Y2 (ja) | トランジスタ回路 | |
| JPH0241925Y2 (ja) | ||
| JP2698266B2 (ja) | ホールド回路 | |
| JP3067311B2 (ja) | 出力端子の電位の制御に応じて複数の入力信号の１つを選択する方法及び出力回路 | |
| JPH0246112Y2 (ja) | ||
| JP2558878B2 (ja) | 容量結合回路 | |
| JPH02283123A (ja) | 半導体装置 | |
| JPS6281119A (ja) | 半導体集積回路装置 | |
| JPH03746Y2 (ja) | ||
| JPH0347775B2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JP2806369B2 (ja) | Ｅｃｌ回路 | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JP2001244758A (ja) | バッファ回路およびホールド回路 | |
| JPS638673B2 (ja) | ||
| JP2992583B2 (ja) | 論理回路 | |
| JPS6049376B2 (ja) | 集積化ラッチ回路 |