JPH0241925Y2 - - Google Patents
Info
- Publication number
- JPH0241925Y2 JPH0241925Y2 JP8592883U JP8592883U JPH0241925Y2 JP H0241925 Y2 JPH0241925 Y2 JP H0241925Y2 JP 8592883 U JP8592883 U JP 8592883U JP 8592883 U JP8592883 U JP 8592883U JP H0241925 Y2 JPH0241925 Y2 JP H0241925Y2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- current
- input terminal
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 102000016550 Complement Factor H Human genes 0.000 description 1
- 108010053085 Complement Factor H Proteins 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は入力オフセツト電圧を打ち消す為の直
流増幅器の改良に関する。
流増幅器の改良に関する。
近年、電子機器に用いられる電子部品の小型化
或いは低コスト化による外付け部品の削減が要求
されている。電子回路は半導体集積回路化が進み
パツケージを小型化すると共にも外付け部品を削
減し、端子ピン数の減少を計る必要がある。通
常、多段接続された増幅器ではカツプリングコン
デンサによつて直流成分を除去して次段の増幅器
に信号を送つている。上記の要求には、これらの
カツプリングコンデンサを除いた直流増幅器が適
している。しかし、直流増幅器の場合、初段の入
力オフセツト電圧が次段の増幅器によつて直流増
幅され、動作点が移動する傾向があり好ましくな
い。
或いは低コスト化による外付け部品の削減が要求
されている。電子回路は半導体集積回路化が進み
パツケージを小型化すると共にも外付け部品を削
減し、端子ピン数の減少を計る必要がある。通
常、多段接続された増幅器ではカツプリングコン
デンサによつて直流成分を除去して次段の増幅器
に信号を送つている。上記の要求には、これらの
カツプリングコンデンサを除いた直流増幅器が適
している。しかし、直流増幅器の場合、初段の入
力オフセツト電圧が次段の増幅器によつて直流増
幅され、動作点が移動する傾向があり好ましくな
い。
本考案の主な目的は、カツプリングコンデンサ
が取り除かれた半導体集積回路化に適した直流増
幅器をを提供するにある。
が取り除かれた半導体集積回路化に適した直流増
幅器をを提供するにある。
また、他の目的は、電源電圧が3V程度の低い
電源電圧であつても作動する直流増幅器を提供す
るにある。
電源電圧であつても作動する直流増幅器を提供す
るにある。
更に、他の目的は、入力オフセツト電圧を消去
する消去回路を具えた直流増幅器を提供するにあ
る。
する消去回路を具えた直流増幅器を提供するにあ
る。
以下、本考案の直流増幅器の理解を助ける為に
従来例を第１図に基づき説明する。
従来例を第１図に基づき説明する。
第１図に於いて、１は入力端子、２は出力端子
である。図の直流増幅器は差動増幅器Ａ１と電力
用等の増幅器Ａ２が直結され形成された例であ
る。差動増幅器Ａ１はダイオードD1とPNPトラ
ンジスタQ3からなる能動負荷回路と、PNPトラ
ンジスタQ1，Q2からなるトランジスタ差動対と
定電流源Ｉから形成されている。差動増幅器A1
のトランジスタQ1，Q2のベースには抵抗R3，
R4を介して抵抗R1，R2からなる分割抵抗による
基準電圧源V1が接続され、1/2Vccの電圧がトラ
ンジスタQ1，Q2のベースに供給される。トラン
ジスタQ2のベースと出力端子２間に抵抗R5が接
続されている。この直流増幅器の利得ＧはＧ＝１
＋R5／R4によつて定まる。また抵抗R3とR4の抵抗 値にはR3≫R4の関係がある。
である。図の直流増幅器は差動増幅器Ａ１と電力
用等の増幅器Ａ２が直結され形成された例であ
る。差動増幅器Ａ１はダイオードD1とPNPトラ
ンジスタQ3からなる能動負荷回路と、PNPトラ
ンジスタQ1，Q2からなるトランジスタ差動対と
定電流源Ｉから形成されている。差動増幅器A1
のトランジスタQ1，Q2のベースには抵抗R3，
R4を介して抵抗R1，R2からなる分割抵抗による
基準電圧源V1が接続され、1/2Vccの電圧がトラ
ンジスタQ1，Q2のベースに供給される。トラン
ジスタQ2のベースと出力端子２間に抵抗R5が接
続されている。この直流増幅器の利得ＧはＧ＝１
＋R5／R4によつて定まる。また抵抗R3とR4の抵抗 値にはR3≫R4の関係がある。
さて、トランジスタQ1，Q2のベースに基準電
圧源V1が抵抗R3，R4を介し供給されており、
Q1，Q2のベースに供給されるベース電流I1，I2
は等しく、そのトランジスタQ1，Q2の電流増幅
器HFEとコレクタ電流I0との間には次のような関
係がある。但し、トランジスタQ1，Q2の電気的
特性は略々等しいものとする。
圧源V1が抵抗R3，R4を介し供給されており、
Q1，Q2のベースに供給されるベース電流I1，I2
は等しく、そのトランジスタQ1，Q2の電流増幅
器HFEとコレクタ電流I0との間には次のような関
係がある。但し、トランジスタQ1，Q2の電気的
特性は略々等しいものとする。
I1＝I2＝I0／HFE ……(1)
そして、抵抗R3，R4の夫々に流れるベース電
流I1，I2によつて電圧降下が生じ、その電位差が
入力オフセツト電圧として発生する。例えば抵抗
R3は20〜30KΩに対し、抵抗R4は1KΩより小さ
な値とする。第１式よりコレクタ電流I0が
100μA、トランジスタQ1，Q2の電流増幅率HFE
を100とするとベース電流（I1＝I2）は1μAとな
る。従つて、トランジスタQ1のベース電圧は基
準電圧源V1からの差が20〜30ｍＶとなり、トラ
ンジスタQ2のベース電圧は基準電圧源V1からの
差が0.1ｍＶ以下となる。この電位差約19.9〜29.9
ｍＶが入力オフセツト電圧となる。そして、次段
の増幅器A2の利得が100倍であるとすると、約２
〜3Vが出力として現われる。仮りに、電源電圧
Vccが3Vであり、その出力動作点が1.5Vであると
すると、入力オフセツト電圧による直流電位が約
２〜3Vを占め、動作停止となつてしまう。この
ように比較的電源電圧が大きい場合には無視でき
るが3V以下の低電圧源の場合には問題となる。
流I1，I2によつて電圧降下が生じ、その電位差が
入力オフセツト電圧として発生する。例えば抵抗
R3は20〜30KΩに対し、抵抗R4は1KΩより小さ
な値とする。第１式よりコレクタ電流I0が
100μA、トランジスタQ1，Q2の電流増幅率HFE
を100とするとベース電流（I1＝I2）は1μAとな
る。従つて、トランジスタQ1のベース電圧は基
準電圧源V1からの差が20〜30ｍＶとなり、トラ
ンジスタQ2のベース電圧は基準電圧源V1からの
差が0.1ｍＶ以下となる。この電位差約19.9〜29.9
ｍＶが入力オフセツト電圧となる。そして、次段
の増幅器A2の利得が100倍であるとすると、約２
〜3Vが出力として現われる。仮りに、電源電圧
Vccが3Vであり、その出力動作点が1.5Vであると
すると、入力オフセツト電圧による直流電位が約
２〜3Vを占め、動作停止となつてしまう。この
ように比較的電源電圧が大きい場合には無視でき
るが3V以下の低電圧源の場合には問題となる。
次に第２図の直流増幅器によつて本考案の一実
施例に就いて説明する。尚、第１図と同一部分に
は同一符号を付与し、同一部分の説明を省略す
る。
施例に就いて説明する。尚、第１図と同一部分に
は同一符号を付与し、同一部分の説明を省略す
る。
第２図の直流増幅器はトランジスタQ5〜Q10、
抵抗R7〜R9及びダイオードD2〜D5から形成さ
れた入力オフセツトの消去回路３が第１図の直流
増幅器に加えられている。抵抗R9、ダイオード
D5及び抵抗R8はバイアス回路であり、トランジ
スタQ4，Q5をバイアスしている。
抵抗R7〜R9及びダイオードD2〜D5から形成さ
れた入力オフセツトの消去回路３が第１図の直流
増幅器に加えられている。抵抗R9、ダイオード
D5及び抵抗R8はバイアス回路であり、トランジ
スタQ4，Q5をバイアスしている。
そして、トランジスタQ10のベースが基準電圧
源V1に接続され、1/2Vccの電圧源が供給され、
そのエミツタにトランジスタQ5のコレクタが接
続され、Q5のエミツタが抵抗R7を介して接地さ
れている。トランジスタQ10のコレクタがダイオ
ードＤ４とトランジスタQ9からなるカレントミ
ラー回路４のバイアス側に接続され、電流I3を引
き込む。トランジスタQ9のミラー電流I3がダイ
オードD3とトランジスタQ8からなるカレントミ
ラー回路５のバイアス側に供給される。トランジ
スタQ8はトランジスタQ7からミラー電流I3を引
き込む。トランジスタQ7のベースはダイオード
D2のカソードに接続されると共にPNPトランジ
スタQ6のベースに接続されている。ダイオード
D2とPNPトランジスタQ6はカレントミラー回路
６を構成している。トランジスタQ6のコレクタ
はトランジスタQ1のベースに接続されている。
尚、ダイオードD1〜D5はダイオード接続された
トランジスタで形成してよい。
源V1に接続され、1/2Vccの電圧源が供給され、
そのエミツタにトランジスタQ5のコレクタが接
続され、Q5のエミツタが抵抗R7を介して接地さ
れている。トランジスタQ10のコレクタがダイオ
ードＤ４とトランジスタQ9からなるカレントミ
ラー回路４のバイアス側に接続され、電流I3を引
き込む。トランジスタQ9のミラー電流I3がダイ
オードD3とトランジスタQ8からなるカレントミ
ラー回路５のバイアス側に供給される。トランジ
スタQ8はトランジスタQ7からミラー電流I3を引
き込む。トランジスタQ7のベースはダイオード
D2のカソードに接続されると共にPNPトランジ
スタQ6のベースに接続されている。ダイオード
D2とPNPトランジスタQ6はカレントミラー回路
６を構成している。トランジスタQ6のコレクタ
はトランジスタQ1のベースに接続されている。
尚、ダイオードD1〜D5はダイオード接続された
トランジスタで形成してよい。
トランジスタQ10は差動増幅器A1を構成する
トランジスタQ1と同一条件のバイアス条件に設
定されており、トランジスタQ1，Q2と電気的特
性も同一のものである。従つて、電源電圧が低下
すれば、電流増幅率HFEもトランジスタQ1と同じ
ように低下する。このような条件下で得られるコ
レクタ電流I3がカレントミラー回路４から引き込
まれ、ミラー電流I3がカレントミラー回路５に流
し込まれる。そして、トランジスタQ7のエミツ
タ電流としてミラー電流I3がカレントミラー回路
５に引き込まれる。トランジスタQ7はトランジ
スタQ1，Q2と同一半導体基体に形成されてお
り、電気的特性が等しく、トランジスタQ7のベ
ース電流I4とミラー電流I3とはI4＝I3／HEFの関係
がある。トランジスタQ7はダイオードD2とトラ
ンジスタQ6からなるカレントミラー回路６から、
ベース電流I4を引き込み、トランジスタQ6のコ
レクタ電流としてミラー電流I5がトランジスタ
Q1のベースに流れ込み。ミラー電流I5は略々ト
ランジスタQ7のベース電流I4と等しい電流がト
ランジスタQ1のベースに流れ込む。Q1のベース
電流I5は抵抗R7の抵抗値を調整することにより
可変させることが可能である。トランジスタQ2
のベースに流れ込むベース電流I2がトランジスタ
Q1のベースに流れ込むベース電流I1とカレント
ミラー回路６から流し込まれるミラー電流I5の和
と等く、即ち、I2＝I1＋I5に設定することによつ
て、トランジスタQ1，Q2のベース間の電位差の
発生を防止できる。このように入力オフセツト消
去回路３によつて入力オフセツト電圧の発生を実
質的に消去することができる。更にまた、カレン
トミラー回路４，５，６を介して流し込まれる電
流は、トランジスタQ1，Q2の電気的特性がシユ
ミレートされた電流であり、電源電圧の変動に対
しても電流増幅率の違いに依る新たな入力オフセ
ツト電圧の発生をも防止している。
トランジスタQ1と同一条件のバイアス条件に設
定されており、トランジスタQ1，Q2と電気的特
性も同一のものである。従つて、電源電圧が低下
すれば、電流増幅率HFEもトランジスタQ1と同じ
ように低下する。このような条件下で得られるコ
レクタ電流I3がカレントミラー回路４から引き込
まれ、ミラー電流I3がカレントミラー回路５に流
し込まれる。そして、トランジスタQ7のエミツ
タ電流としてミラー電流I3がカレントミラー回路
５に引き込まれる。トランジスタQ7はトランジ
スタQ1，Q2と同一半導体基体に形成されてお
り、電気的特性が等しく、トランジスタQ7のベ
ース電流I4とミラー電流I3とはI4＝I3／HEFの関係
がある。トランジスタQ7はダイオードD2とトラ
ンジスタQ6からなるカレントミラー回路６から、
ベース電流I4を引き込み、トランジスタQ6のコ
レクタ電流としてミラー電流I5がトランジスタ
Q1のベースに流れ込み。ミラー電流I5は略々ト
ランジスタQ7のベース電流I4と等しい電流がト
ランジスタQ1のベースに流れ込む。Q1のベース
電流I5は抵抗R7の抵抗値を調整することにより
可変させることが可能である。トランジスタQ2
のベースに流れ込むベース電流I2がトランジスタ
Q1のベースに流れ込むベース電流I1とカレント
ミラー回路６から流し込まれるミラー電流I5の和
と等く、即ち、I2＝I1＋I5に設定することによつ
て、トランジスタQ1，Q2のベース間の電位差の
発生を防止できる。このように入力オフセツト消
去回路３によつて入力オフセツト電圧の発生を実
質的に消去することができる。更にまた、カレン
トミラー回路４，５，６を介して流し込まれる電
流は、トランジスタQ1，Q2の電気的特性がシユ
ミレートされた電流であり、電源電圧の変動に対
しても電流増幅率の違いに依る新たな入力オフセ
ツト電圧の発生をも防止している。
上述のように本考案の直流増幅器は入力段の差
動増幅器Ａ１に入力オフセツト電圧を消去する回
路を具えた直流増幅器であり、従来カツプリング
コンデンサによつて信号の増幅を行なつていたの
に対し、カツプリングコンデンサを必要としない
為、半導体集積回路化が可能であると共にパツケ
ージの小型化が可能であり、部品点数の削減がで
きる。従つて、安価な増幅器が作製できる利点が
ある。また、入力オフセツト電圧が消去できると
共に、電源電圧が3V以下であつても動作させる
ことが可能であり、極めて有効である。
動増幅器Ａ１に入力オフセツト電圧を消去する回
路を具えた直流増幅器であり、従来カツプリング
コンデンサによつて信号の増幅を行なつていたの
に対し、カツプリングコンデンサを必要としない
為、半導体集積回路化が可能であると共にパツケ
ージの小型化が可能であり、部品点数の削減がで
きる。従つて、安価な増幅器が作製できる利点が
ある。また、入力オフセツト電圧が消去できると
共に、電源電圧が3V以下であつても動作させる
ことが可能であり、極めて有効である。
第１図は従来の直流増幅器の説明の為の回路図
である。第２図は本考案に依る直流増幅器の回路
図である。 １……入力端子、２……出力端子、３……入力
オフセツト消去回路、４〜６……カレントミラー
回路、Ａ１……差動増幅器、Ａ２……増幅器。
である。第２図は本考案に依る直流増幅器の回路
図である。 １……入力端子、２……出力端子、３……入力
オフセツト消去回路、４〜６……カレントミラー
回路、Ａ１……差動増幅器、Ａ２……増幅器。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 差動増幅器と増幅器が結合された直流増幅器
に於て、該差動増幅器の非反転入力端子側に入
力端子を具え、該差動増幅器の非反転入力端子
と反転入力端子に基準電圧源が夫々第１と第２
の抵抗を介し接続され、該差動増幅器の出力端
が該増幅器の入力端に接続され、該差動増幅器
の反転入力端子と該増幅器の出力端子が第３の
抵抗で接続されており、該第１と該第２の抵抗
を介して該差動増幅器の差動対トランジスタの
ベースに供給されるベース電流の差に相当する
電流を電流源回路を介して該差動増幅器の非反
転入力端子に供給することによつて入力オフセ
ツト電圧を消去することを特徴とする直流増幅
器。 (2) 該差動増幅器の差動対トランジスタをなすト
ランジスタと等しい電気的特性を有する第１の
トランジスタのベースに該基準電圧源が接続さ
れ、該第１のトランジスタのエミツタに定電流
源回路が接続され、該第１のトランジスタのコ
レクタに第１のカレントミラー回路のバイアス
側が接続され、該第１のカレントミラー回路の
出力側を第２のカレントミラー回路のバイアス
側に接続し、第２のカレントミラー回路の出力
側が第２のトランジスタのエミツタに接続さ
れ、該第２のトランジスタのコレクタが電源線
に接続され、該第２のトランジスタのベースが
第３のカレントミラー回路のバイアス側に接続
され、該第３のカレントミラー回路の出力側が
該差動増幅器の非反転入力端子に接続されてい
る。実用新案登録請求の範囲第１項記載の直流
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8592883U JPS59193012U (ja) | 1983-06-06 | 1983-06-06 | 直流増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8592883U JPS59193012U (ja) | 1983-06-06 | 1983-06-06 | 直流増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59193012U JPS59193012U (ja) | 1984-12-21 |
| JPH0241925Y2 true JPH0241925Y2 (ja) | 1990-11-08 |
Family
ID=30215877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8592883U Granted JPS59193012U (ja) | 1983-06-06 | 1983-06-06 | 直流増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59193012U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2888837B2 (ja) * | 1988-07-16 | 1999-05-10 | ローム株式会社 | 利得可変増幅器 |
-
1983
- 1983-06-06 JP JP8592883U patent/JPS59193012U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59193012U (ja) | 1984-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0241925Y2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JP3176053B2 (ja) | 電流源回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JPH0421365B2 (ja) | ||
| JPS59108411A (ja) | 電流源回路 | |
| JPH0360222B2 (ja) | ||
| JPH04172508A (ja) | 半導体集積回路装置 | |
| JPH0115224Y2 (ja) | ||
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPS63236403A (ja) | 電流源回路 | |
| KR950003354B1 (ko) | 저 오프셋 레벨 쉬프트 증폭기 | |
| JPH024519Y2 (ja) | ||
| JPS6252489B2 (ja) | ||
| JPH0252884B2 (ja) | ||
| JPH04278611A (ja) | 定電流回路 | |
| JPH0544042B2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JPS62210709A (ja) | 直流オフセツト電圧補償回路 | |
| JPH06152274A (ja) | 増幅回路 | |
| JPS6343408A (ja) | バイアス電圧発生回路 | |
| JPH0153931B2 (ja) |