JPS62210709A - 直流オフセツト電圧補償回路 - Google Patents
直流オフセツト電圧補償回路Info
- Publication number
- JPS62210709A JPS62210709A JP61054096A JP5409686A JPS62210709A JP S62210709 A JPS62210709 A JP S62210709A JP 61054096 A JP61054096 A JP 61054096A JP 5409686 A JP5409686 A JP 5409686A JP S62210709 A JPS62210709 A JP S62210709A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistor
- output
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 6
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（発明の技術分野）
この発明は集積回路の差動増幅器の出力を取出すのに、
出力回路の出力電圧に直流オフセットが生じるのを押え
得る直流オフセット電圧補償回路に関する。
出力回路の出力電圧に直流オフセットが生じるのを押え
得る直流オフセット電圧補償回路に関する。
（従来の技術）
第２図は集積回路によく用いられる電流−電圧変換型の
トランジスタ回路の例である。トランジスタＱｌｌ、Ｑ
１２と定電流源１１は差動増幅器を構成し、その入力端
子１．２間に差動入力ｖｓが供給されると、トランジス
タＱ１２のコレクタ電流が変化し、その電流変化は、ト
ランジスタＱ１３、Ｑ１４、Ｑ １５、定電流源１２で
構成されるカレントミラー回路により抽出されトランジ
スタＱ１５のコレクタ電流の変化となって現われる。こ
のコレクタ電流と上記定電流源１２に流れている電流１
０との差電流が、上記トランジスタＱ１５のコレクタに
接続されている負荷２１により電圧に変換され、トラン
ジスタＱｌＢと定電流［１３で構成されるエミッタフォ
ロア回路を介して出力端子ＶＯに導出される。
トランジスタ回路の例である。トランジスタＱｌｌ、Ｑ
１２と定電流源１１は差動増幅器を構成し、その入力端
子１．２間に差動入力ｖｓが供給されると、トランジス
タＱ１２のコレクタ電流が変化し、その電流変化は、ト
ランジスタＱ１３、Ｑ１４、Ｑ １５、定電流源１２で
構成されるカレントミラー回路により抽出されトランジ
スタＱ１５のコレクタ電流の変化となって現われる。こ
のコレクタ電流と上記定電流源１２に流れている電流１
０との差電流が、上記トランジスタＱ１５のコレクタに
接続されている負荷２１により電圧に変換され、トラン
ジスタＱｌＢと定電流［１３で構成されるエミッタフォ
ロア回路を介して出力端子ＶＯに導出される。
（発明が解決しようとする問題点）
上記従来の電流−電圧変換回路では、以下に説明する様
な問題点がある。即ち、今、回路を構成するＮＰＮ ト
ランジスタのエミッタ接地電流増幅率をβ、定電流源１
１．１２．１３に流れている電流をそれぞれ２１０、ｉ
ｏｓ ｉｏとし、更にトランジスタＱ１３、Ｑ１４、Ｑ
１５からなるカレントミラーの電流比を１：１とする。
な問題点がある。即ち、今、回路を構成するＮＰＮ ト
ランジスタのエミッタ接地電流増幅率をβ、定電流源１
１．１２．１３に流れている電流をそれぞれ２１０、ｉ
ｏｓ ｉｏとし、更にトランジスタＱ１３、Ｑ１４、Ｑ
１５からなるカレントミラーの電流比を１：１とする。
こん様にすると、トランジスタＱ１２、ＱｌＢのベース
電流による誤差電流のために、無信号時であっても上記
負荷２１になる不足電流が流れることになり、今、負荷
２１のインピーダンスを２とすると なるオフセット電圧が発生する。従ってこの様な回路を
多段直結で使用した場合は、先のオフセット電圧は順次
蓄積され最終出力端では無視できないものとなる。
電流による誤差電流のために、無信号時であっても上記
負荷２１になる不足電流が流れることになり、今、負荷
２１のインピーダンスを２とすると なるオフセット電圧が発生する。従ってこの様な回路を
多段直結で使用した場合は、先のオフセット電圧は順次
蓄積され最終出力端では無視できないものとなる。
そこでこの考案は、上記トランジスタＱ１２、ＱｌＢの
ベース電流によって発生する誤差電流を打消す巳とがで
きるような回路構成とすることでオフセット電圧の発生
を防ぐことを目的とするものである。
ベース電流によって発生する誤差電流を打消す巳とがで
きるような回路構成とすることでオフセット電圧の発生
を防ぐことを目的とするものである。
［発明の構成］
（問題点を解決するための手段）
この発明では、例えば第１図に示すように、差動増幅回
路の出力トランジスタＱ１２と出力回路のトランジスタ
ＱＬＢのベース電流の誤差から生じる出力部の直流オフ
セットを低減するために、トランジスタＱ２１、Ｑ２２
を設けることで、負荷２１に流れる不足電流を低減する
ものである。
路の出力トランジスタＱ１２と出力回路のトランジスタ
ＱＬＢのベース電流の誤差から生じる出力部の直流オフ
セットを低減するために、トランジスタＱ２１、Ｑ２２
を設けることで、負荷２１に流れる不足電流を低減する
ものである。
（作用）
上記のトランジスタＱ２１、Ｑ２２が存在することによ
り、トランジスタＱ１２とＱ１５のコレクタに流れるカ
レントミラー電流の補正を行ない負荷２１に流れる不足
電流を補償するものである。
り、トランジスタＱ１２とＱ１５のコレクタに流れるカ
レントミラー電流の補正を行ない負荷２１に流れる不足
電流を補償するものである。
（実施例）
以下この発明の実施例を図面を参照して説明する。第１
図において、トランジスタＱｌ１％Ｑ１２と定電流源１
１は差動増幅器を構成する。トランジスタＱｌｌのコレ
クタは、トランジスタＱ２１のエミッターコレクタ路を
介して電源に接続され、トランジスタＱ２１のベースは
トランジスタＱ１２のコレクタに接続されている。入力
端子１．２間に差動入力ＶＳが供給されると、トランジ
スタＱ１２のコレクタ電流が変化し、その電流変化は、
トランジスタＱ１３、Ｑ１４、Ｑ１５、定電流源１２で
構成されるカレントミラー回路により抽出されトランジ
スタＱ１５のコレクタ電流の変化となって現われる。こ
のコレクタ電流と上記定電流源１２に流れている電流１
０との差電流が、上記トランジスタＱ１５のコレクタに
接続されている負荷２１により電圧に変換され、トラン
ジスタＱｌＢと定電流源■３で構成されるエミッタフォ
ロア回路を介して出力端子ｖｏに導出される。この場合
トランジスタＱＬ８のコレクタは、トランジスタＱ２２
のエミッターコレクタ路を介して電源に接続される。こ
のトランジスタＱ２２のベースは、前記トランジスタＱ
１２のコレクタに接続されている。なお３１はバイアス
源である。
図において、トランジスタＱｌ１％Ｑ１２と定電流源１
１は差動増幅器を構成する。トランジスタＱｌｌのコレ
クタは、トランジスタＱ２１のエミッターコレクタ路を
介して電源に接続され、トランジスタＱ２１のベースは
トランジスタＱ１２のコレクタに接続されている。入力
端子１．２間に差動入力ＶＳが供給されると、トランジ
スタＱ１２のコレクタ電流が変化し、その電流変化は、
トランジスタＱ１３、Ｑ１４、Ｑ１５、定電流源１２で
構成されるカレントミラー回路により抽出されトランジ
スタＱ１５のコレクタ電流の変化となって現われる。こ
のコレクタ電流と上記定電流源１２に流れている電流１
０との差電流が、上記トランジスタＱ１５のコレクタに
接続されている負荷２１により電圧に変換され、トラン
ジスタＱｌＢと定電流源■３で構成されるエミッタフォ
ロア回路を介して出力端子ｖｏに導出される。この場合
トランジスタＱＬ８のコレクタは、トランジスタＱ２２
のエミッターコレクタ路を介して電源に接続される。こ
のトランジスタＱ２２のベースは、前記トランジスタＱ
１２のコレクタに接続されている。なお３１はバイアス
源である。
この発明の一実施例は上記の様に構成される。今、回路
を構成するＮＰＮ トランジスタのエミッタ接地電流増
幅率をβ、定電流ａｉ％ｌｌ、１２．１３に流れている
電流をそれぞれ２１ｏ、１０．１０とし、更にトランジ
スタＱＩＣＱ１４、Ｑ１５からなるカレントミラーの電
流比を１＝１とする。この状態で図示のＡ点を通過する
全電流Ｉｔを数式で示すと次式のように現わすことがで
きる。
を構成するＮＰＮ トランジスタのエミッタ接地電流増
幅率をβ、定電流ａｉ％ｌｌ、１２．１３に流れている
電流をそれぞれ２１ｏ、１０．１０とし、更にトランジ
スタＱＩＣＱ１４、Ｑ１５からなるカレントミラーの電
流比を１＝１とする。この状態で図示のＡ点を通過する
全電流Ｉｔを数式で示すと次式のように現わすことがで
きる。
一方カレントミラー動作により、トランジスタＱ１５の
コレクタにもＡ点を通過する電流と等しい電流が流れる
。またトランジスタＱ１Ｂのベース電流Ｉ ｂｅは、 で与えられるので、ここで負荷２１に流れる不足電流を
ΔＩとすれば、Δ■０は次式で与えられる、Δ１０ ＝
Ｉｔ −（ｉｏ ＋Ｉｂ８）ここで負荷２１のインピ
ーダンスを２とすれば、発生するオフセット電圧ＶｏＮ
は、 となる。
コレクタにもＡ点を通過する電流と等しい電流が流れる
。またトランジスタＱ１Ｂのベース電流Ｉ ｂｅは、 で与えられるので、ここで負荷２１に流れる不足電流を
ΔＩとすれば、Δ■０は次式で与えられる、Δ１０ ＝
Ｉｔ −（ｉｏ ＋Ｉｂ８）ここで負荷２１のインピ
ーダンスを２とすれば、発生するオフセット電圧ＶｏＮ
は、 となる。
この式と従来のオフセット電圧の式を比べればわかるよ
うに、オフセットの割合いは抑圧され、１／（１＋β）
改善されることになり、仮にβ−１００として考えた場
合、オフセット電圧は約１７１０００に軽減される。
うに、オフセットの割合いは抑圧され、１／（１＋β）
改善されることになり、仮にβ−１００として考えた場
合、オフセット電圧は約１７１０００に軽減される。
［発明の効果］
以上説明した様にこの発明は、電流−電圧変換回路の直
流オフセット電圧を低減し得る直流オフセット電圧補償
回路を提供することができる。
流オフセット電圧を低減し得る直流オフセット電圧補償
回路を提供することができる。
第１図はこの発明の一実施例を示す回路図、第２図は従
来の電流−電圧変換回路を示す回路図である。 Ｑ１１〜ＱｌＢ、Ｑ２１、Ｑ２２・・・トランジスタ、
１１〜１３・・・定電流源、２１・・・負荷。
来の電流−電圧変換回路を示す回路図である。 Ｑ１１〜ＱｌＢ、Ｑ２１、Ｑ２２・・・トランジスタ、
１１〜１３・・・定電流源、２１・・・負荷。
Claims (1)
- 集積回路の電流−電圧変換回路のトランジスタ回路にお
いて、信号が入力される差動増幅回路と、上記差動増幅
回路の出力電流を伝達するカレントミラー回路と、上記
伝達電流を電圧に変換する負荷回路と、電圧に変換され
た信号を出力するトランジスタを含む出力回路とを具備
し、前記差動増幅回路の出力ノードと前記カレントミラ
ー回路のノードとの接続点にそれぞれベースを共通とす
る第１、第２のトランジスタを配設し、前記第１のトラ
ンジスタのエミッターコレクタ路は前記差動増幅回路の
前記カレントミラー回路のノードが接続されていない他
のノードと電源間に接続され、前記第２のトランジスタ
のエミッターコレクタ路は前記出力回路のトランジスタ
の電源供給ノードと電源間に接続することにより、前記
差動増幅回路のトランジスタと前記出力回路のトランジ
スタのベース電流によって発生する誤差電流の補償を行
なうようにしたことを特徴とする直流オフセット電圧補
償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054096A JPS62210709A (ja) | 1986-03-12 | 1986-03-12 | 直流オフセツト電圧補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054096A JPS62210709A (ja) | 1986-03-12 | 1986-03-12 | 直流オフセツト電圧補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62210709A true JPS62210709A (ja) | 1987-09-16 |
Family
ID=12961090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61054096A Pending JPS62210709A (ja) | 1986-03-12 | 1986-03-12 | 直流オフセツト電圧補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62210709A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316505A (ja) * | 1987-06-19 | 1988-12-23 | Nec Corp | トランジスタ回路 |
| US4909379A (en) * | 1987-04-25 | 1990-03-20 | Schwabe Gmbh | Vibrator conveyor system |
-
1986
- 1986-03-12 JP JP61054096A patent/JPS62210709A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4909379A (en) * | 1987-04-25 | 1990-03-20 | Schwabe Gmbh | Vibrator conveyor system |
| JPS63316505A (ja) * | 1987-06-19 | 1988-12-23 | Nec Corp | トランジスタ回路 |
| JPH0572124B2 (ja) * | 1987-06-19 | 1993-10-08 | Nippon Electric Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JPS6136816A (ja) | 集積定電流源 | |
| JPS62287705A (ja) | Ｂｔｌ増幅回路 | |
| EP0160035B1 (en) | High efficiency igfet operational amplifier | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| US4654602A (en) | Current mirror circuit | |
| JPS5824042B2 (ja) | 電圧フオロワ回路 | |
| Huijsing et al. | Monolithic operational amplifier design with improved HF behaviour | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| JPH03173209A (ja) | 電流増幅回路 | |
| JPH04271607A (ja) | 差動増幅器のオフセット低減回路 | |
| JPS62210709A (ja) | 直流オフセツト電圧補償回路 | |
| US4612513A (en) | Differential amplifier | |
| US5285170A (en) | Operational amplifier with all NPN transistor output stage | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US4366445A (en) | Floating NPN current mirror | |
| JP2963934B2 (ja) | 受光増幅回路 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPH0241925Y2 (ja) | ||
| US6157255A (en) | High performance operational amplifier | |
| JP2000216636A (ja) | 位相比較回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPS6133710Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 |