JPS63316505A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS63316505A JPS63316505A JP62152585A JP15258587A JPS63316505A JP S63316505 A JPS63316505 A JP S63316505A JP 62152585 A JP62152585 A JP 62152585A JP 15258587 A JP15258587 A JP 15258587A JP S63316505 A JPS63316505 A JP S63316505A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- mirror circuit
- emitter follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトランジスタ回路に関し、特に電流供給源から
電流ミラー回路を介して負荷に電流を供給して発生した
出力電圧をエミッタフォロワトランジスタを接続して取
シ出す回路に関する。
電流ミラー回路を介して負荷に電流を供給して発生した
出力電圧をエミッタフォロワトランジスタを接続して取
シ出す回路に関する。
従来例を第２図に示す。
端子ＩＫ電源を接続し、端子４は接地される。
端子３には入力信号が与えられ、端子２にはバイアスが
与えられる。
与えられる。
トランジスタＱ４．Ｑ５は差動増幅器を構成し、差動増
幅器の出力であるＱ５のコレクタはトランジスタＱ６．
Ｑ７からなる電流ミラー回路のトランジスタＱ６．Ｑ７
のベース及びトランジスタＱ６のコレクタに接続される
。電流ミラー回路の出力であるトランジスタＱ７のコレ
クタは、他端カバイアス源Ｅ、に接続された負荷抵抗Ｒ
５とエミッタフォロワトランジスタＱ８のベースに接続
される。
幅器の出力であるＱ５のコレクタはトランジスタＱ６．
Ｑ７からなる電流ミラー回路のトランジスタＱ６．Ｑ７
のベース及びトランジスタＱ６のコレクタに接続される
。電流ミラー回路の出力であるトランジスタＱ７のコレ
クタは、他端カバイアス源Ｅ、に接続された負荷抵抗Ｒ
５とエミッタフォロワトランジスタＱ８のベースに接続
される。
トランジスタＱｌ、 Ｑ２． Ｑ３．抵抗Ｒ１，Ｒ２，
Ｒ３゜Ｒ４は定電流回路を構成する。
Ｒ３゜Ｒ４は定電流回路を構成する。
端子３に与えられた信号は、トランジスタＱ４゜Ｑ５か
らなる差動増幅器によシ増幅される。増幅された信号は
、トランジスタＱ６．Ｑ７からなる電流ミラー回路を介
して、負荷抵抗Ｒ５に与えられ、負荷抵抗Ｒ５の両端に
出力電圧を発生し、エミッタフォロワトランジスタＱ８
を介して信号出力端子５に出力される。次に、トランジ
スタＱ２のコレクタ電流は、トランジスタＱ３のコレク
タ電流の２倍の値に設定しであるため、負荷抵抗Ｒ５に
は増幅された信号電流及びエミッタフォロワトランジス
タＱ８のペース電流しか流れない。したがって、信号出
力端子５の出力直流電圧はバイアス源Ｅ、の電圧からト
ランジスタＱ８のペースエミッタ間電圧を引いた電圧に
ほぼ設定される。
らなる差動増幅器によシ増幅される。増幅された信号は
、トランジスタＱ６．Ｑ７からなる電流ミラー回路を介
して、負荷抵抗Ｒ５に与えられ、負荷抵抗Ｒ５の両端に
出力電圧を発生し、エミッタフォロワトランジスタＱ８
を介して信号出力端子５に出力される。次に、トランジ
スタＱ２のコレクタ電流は、トランジスタＱ３のコレク
タ電流の２倍の値に設定しであるため、負荷抵抗Ｒ５に
は増幅された信号電流及びエミッタフォロワトランジス
タＱ８のペース電流しか流れない。したがって、信号出
力端子５の出力直流電圧はバイアス源Ｅ、の電圧からト
ランジスタＱ８のペースエミッタ間電圧を引いた電圧に
ほぼ設定される。
上述した従来のトランジスタ回路は、電流ミラー回路に
流れる電流に対してエミッタフォロワトランジスタに流
れる電流が大きい場合、負荷抵抗に流れるエミッタフォ
ロワトランジスタのベース電流による電圧降下が無視で
きなくなシ、エミッタフォロワトランジスタのＬＦＦが
ばらついた場合に、信号出力端子５の出直流電圧が変動
するという欠点がある。
流れる電流に対してエミッタフォロワトランジスタに流
れる電流が大きい場合、負荷抵抗に流れるエミッタフォ
ロワトランジスタのベース電流による電圧降下が無視で
きなくなシ、エミッタフォロワトランジスタのＬＦＦが
ばらついた場合に、信号出力端子５の出直流電圧が変動
するという欠点がある。
本発明のトランジスタ回路は、電流供給源と、電流供給
源に入力を接続した電流ミラー回路と、電流ミラー回路
の出力に一端を接続し他端をバイアス源に接続した負荷
抵抗と、電流ミラー回路の出力にペースを接続したエミ
ッタフォロワトランジスタと、エミッタフォロワトラン
ジスタのコレクタにエミッタを、電流ミラー回路の入力
にペースを接続したトランジスタを有している。
源に入力を接続した電流ミラー回路と、電流ミラー回路
の出力に一端を接続し他端をバイアス源に接続した負荷
抵抗と、電流ミラー回路の出力にペースを接続したエミ
ッタフォロワトランジスタと、エミッタフォロワトラン
ジスタのコレクタにエミッタを、電流ミラー回路の入力
にペースを接続したトランジスタを有している。
第１図は本発明の一実施例である。
同一機能を有する所は同一符号をつけ説明を省略する。
トランジスタＱ９のペースはトランジスタＱ５のコレク
タに、エミッタはエミッタフォロワトランジスタＱ８の
コレクタに、コレクタは電源】にそれぞれ接続される。
タに、エミッタはエミッタフォロワトランジスタＱ８の
コレクタに、コレクタは電源】にそれぞれ接続される。
電流ミラー回路の入力には、増幅された信号電流とトラ
ンジスタＱ９のベース電流が流れ、この電流は電源ミラ
ー回路を介して負荷抵抗Ｒ５及びエミッタフォロワトラ
ンジスタＱ９のペースに与えられる。エミッタフォロワ
トランジスタＱ８とトランジスタＱ９のコレクタ電流は
ほぼ等しく、半導体集積化した場合にｈｒｇは等しいた
め、それぞれのトランジスタのベース電流も＃１ぼ等し
くなる。したがって、負荷抵抗Ｒ５には増幅された信号
電流だけが流れ、信号出力端子５の出力直流電圧はバイ
アス源Ｅ１の電圧からトランジスタＱ８のペースエミッ
タ間電圧を引いた電圧に設定される。
ンジスタＱ９のベース電流が流れ、この電流は電源ミラ
ー回路を介して負荷抵抗Ｒ５及びエミッタフォロワトラ
ンジスタＱ９のペースに与えられる。エミッタフォロワ
トランジスタＱ８とトランジスタＱ９のコレクタ電流は
ほぼ等しく、半導体集積化した場合にｈｒｇは等しいた
め、それぞれのトランジスタのベース電流も＃１ぼ等し
くなる。したがって、負荷抵抗Ｒ５には増幅された信号
電流だけが流れ、信号出力端子５の出力直流電圧はバイ
アス源Ｅ１の電圧からトランジスタＱ８のペースエミッ
タ間電圧を引いた電圧に設定される。
以上説明したように本発明は、電流供給源に電流ミラー
回路の入力を接続し、電流ミラーの出力を負荷抵抗に与
えて発生した出力電圧をエミッタフォロワトランジスタ
を接続して出力する回路において、エミッタフォロワト
ランジスタと特性のよくそろったトランジスタのペース
を電流ミラー回路の入力に、エミッタをエミッタフォロ
ワトランジスタのコレクタに、コレクタを電源にそれぞ
れ接続することにより、エミッタフォロワトランジスタ
Ｑ８のベース電流と等しい電流を電流ミラー回路の入力
に帰還をかけ負荷抵抗Ｒ５へのエミッタフォロワトラン
ジスタのベース電流の影響を排除できる。
回路の入力を接続し、電流ミラーの出力を負荷抵抗に与
えて発生した出力電圧をエミッタフォロワトランジスタ
を接続して出力する回路において、エミッタフォロワト
ランジスタと特性のよくそろったトランジスタのペース
を電流ミラー回路の入力に、エミッタをエミッタフォロ
ワトランジスタのコレクタに、コレクタを電源にそれぞ
れ接続することにより、エミッタフォロワトランジスタ
Ｑ８のベース電流と等しい電流を電流ミラー回路の入力
に帰還をかけ負荷抵抗Ｒ５へのエミッタフォロワトラン
ジスタのベース電流の影響を排除できる。
従って、エミッタフォロワトランジスタのｈｐｇのバラ
ツキによる出力直流電圧の変動を排除できる効果がある
。
ツキによる出力直流電圧の変動を排除できる効果がある
。
第１図は本発明の一実施例、第２図は従来例を示す。
１・・・・・・電源、２・・・・・・バイアス入力、３
・・・・・・信号入力端子、４・・・・・・接地、５・
・・・・・信号出力端子、Ｒ１−Ｒ５・−・・・・抵抗
、 Ｑ１〜Ｑ９・・−・・・トランジスタ。 ６一
・・・・・・信号入力端子、４・・・・・・接地、５・
・・・・・信号出力端子、Ｒ１−Ｒ５・−・・・・抵抗
、 Ｑ１〜Ｑ９・・−・・・トランジスタ。 ６一
Claims (1)
- 電流供給源と、電流供給源の出力に入力を接続した電流
ミラー回路と、前記電流ミラー回路の出力に接続された
電流流出手段と、前記電流ミラー回路の出力にベースを
接続した第一のトランジスタと、この第一のトランジス
タと同一導電型の第二のトランジスタとを備え、前記第
二のトランジスタのエミッタを前記第一のトランジスタ
のコレクタに、前記第二のトランジスタのベースを前記
電流ミラー回路の入力に接続したことを特徴とするトラ
ンジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62152585A JPS63316505A (ja) | 1987-06-19 | 1987-06-19 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62152585A JPS63316505A (ja) | 1987-06-19 | 1987-06-19 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63316505A true JPS63316505A (ja) | 1988-12-23 |
| JPH0572124B2 JPH0572124B2 (ja) | 1993-10-08 |
Family
ID=15543678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62152585A Granted JPS63316505A (ja) | 1987-06-19 | 1987-06-19 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63316505A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175611A (ja) * | 1984-09-21 | 1986-04-18 | Toshiba Corp | 差動増幅回路 |
| JPS62210709A (ja) * | 1986-03-12 | 1987-09-16 | Toshiba Corp | 直流オフセツト電圧補償回路 |
-
1987
- 1987-06-19 JP JP62152585A patent/JPS63316505A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175611A (ja) * | 1984-09-21 | 1986-04-18 | Toshiba Corp | 差動増幅回路 |
| JPS62210709A (ja) * | 1986-03-12 | 1987-09-16 | Toshiba Corp | 直流オフセツト電圧補償回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572124B2 (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPS6142965B2 (ja) | ||
| KR0136875B1 (ko) | 전압-전류 변환기 | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| US5162751A (en) | Amplifier arrangement | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPS63316505A (ja) | トランジスタ回路 | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JP2693501B2 (ja) | 差動増幅回路 | |
| JPH089933Y2 (ja) | 帰還増幅器 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPS5848515A (ja) | 非線型増幅回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| JPS5836006A (ja) | 演算増幅器 | |
| JPH037409A (ja) | バッファ回路 | |
| JPS6123688B2 (ja) | ||
| JPH0252884B2 (ja) | ||
| JPS61285810A (ja) | 演算増幅器 | |
| JPH05327361A (ja) | 演算増幅器 | |
| JPH01296803A (ja) | 基準電圧回路 | |
| JPH02122708A (ja) | 増幅装置 |