JPS6175611A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS6175611A JPS6175611A JP59197912A JP19791284A JPS6175611A JP S6175611 A JPS6175611 A JP S6175611A JP 59197912 A JP59197912 A JP 59197912A JP 19791284 A JP19791284 A JP 19791284A JP S6175611 A JPS6175611 A JP S6175611A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- section
- current
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は差動増幅回路に関し、温度変化、電流増幅率
のばらつきに対して利得が影昧・されないようにしたも
のである。
のばらつきに対して利得が影昧・されないようにしたも
のである。
従来、第６図に示すような差動増幅回路がｒ Ａｎａｌ
ｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ
Ｉｎｔ＠ｇｒａｔａｄＣ１ｒｃｕｌｔｍ Ｊ （アナ
リシス−アンド−φデザイン俸オプ備アナログ・インテ
グレイテッドーサーキッ ト ） （Ｊｏｈｏｎ
ｗｉｌｅｙ ＆ ５ｏｎｓ 発行 ＨＰａｕ
ｌ ＲａＧｒａｙ ＆ Ｒｏｂ＠ｒｔ Ｇ Ｍｅｙｅ
ｒ著）の１５８頁乃至１７５頁に記載されている。
ｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ
Ｉｎｔ＠ｇｒａｔａｄＣ１ｒｃｕｌｔｍ Ｊ （アナ
リシス−アンド−φデザイン俸オプ備アナログ・インテ
グレイテッドーサーキッ ト ） （Ｊｏｈｏｎ
ｗｉｌｅｙ ＆ ５ｏｎｓ 発行 ＨＰａｕ
ｌ ＲａＧｒａｙ ＆ Ｒｏｂ＠ｒｔ Ｇ Ｍｅｙｅ
ｒ著）の１５８頁乃至１７５頁に記載されている。
すなわち、この回路は、トランジスタＱ１とトランジス
タＱ２のエミッタは、同じ抵抗値札の抵抗Ｒ２と抵抗Ｒ
４の直列抵抗を介して差動接ｂ℃され、抵抗Ｒ２と抵抗
Ｒ４の接続点とアース間にバイアス用の定電流源！。が
接続され、トランジスタＱノのコレクタと！＃間に抵抗
Ｒ１、トランジスタＱ２のコレクタと電源間に抵抗Ｒ３
が接続される。
タＱ２のエミッタは、同じ抵抗値札の抵抗Ｒ２と抵抗Ｒ
４の直列抵抗を介して差動接ｂ℃され、抵抗Ｒ２と抵抗
Ｒ４の接続点とアース間にバイアス用の定電流源！。が
接続され、トランジスタＱノのコレクタと！＃間に抵抗
Ｒ１、トランジスタＱ２のコレクタと電源間に抵抗Ｒ３
が接続される。
この回路でトランジスタＱｌ、Ｑ２のペース電位の差Ｖ
、−Ｖ、を入力信号とすると、出力Ｖｏｘｔでの小信号
電圧利得Ｇａは、 で与えられる。
、−Ｖ、を入力信号とすると、出力Ｖｏｘｔでの小信号
電圧利得Ｇａは、 で与えられる。
α ；トランジスタＱｌ、Ｑ２のペース接地電流増幅重
工。；電流源Ｉ０の電流値 Ｋ ；ボルツマン定数 ｑ ；電子の電荷 Ｔ ；絶対温度 Ｒつ；抵抗Ｒ２，Ｒ４の抵抗値 〔背景技術の問題点〕 上記した差動増６回路の場合、温度Ｔが変化すると小信
号電圧利得Ｇａが変動し、また、ベース接地電流増幅率
αにも小信号電圧利得Ｇａが影響されるという問題があ
る。さらに、出力インピーダンスも高いという欠点があ
った。
工。；電流源Ｉ０の電流値 Ｋ ；ボルツマン定数 ｑ ；電子の電荷 Ｔ ；絶対温度 Ｒつ；抵抗Ｒ２，Ｒ４の抵抗値 〔背景技術の問題点〕 上記した差動増６回路の場合、温度Ｔが変化すると小信
号電圧利得Ｇａが変動し、また、ベース接地電流増幅率
αにも小信号電圧利得Ｇａが影響されるという問題があ
る。さらに、出力インピーダンスも高いという欠点があ
った。
この発明は上記の事情に対処すべくなされたもので、温
度の変化、ベース接地電流増幅率の変動に対して電圧利
得が影響されず、また、出力インピーダンスの低い差動
増幅回路を提供することを目的とする。
度の変化、ベース接地電流増幅率の変動に対して電圧利
得が影響されず、また、出力インピーダンスの低い差動
増幅回路を提供することを目的とする。
この発明では、第１図乃至第５図に示すように、トラン
ジスタＱｌｌ、Ｑ１２による差動増幅部の出力を、エミ
ッタフォロアトランジスタＱＪ４のペースに導き、この
エミッタフォロアトランジスタＱ１４のエミッタ側には
、差動増幅部の出力が入力されるカレン２ラ一回路（ト
・ランジスタＱ １３ ｒ Ｑ １５ｍ第１図、第２０
、第３図、トランジスタＱ ２１ ＋ Ｑ ２’ ＋Ｑ
２３．Ｑ２４；第４図、トランジスタＱ２５゜Ｑ２６．
Ｑ２７．Ｑ２８；第５図）の出力を与えるものである。
ジスタＱｌｌ、Ｑ１２による差動増幅部の出力を、エミ
ッタフォロアトランジスタＱＪ４のペースに導き、この
エミッタフォロアトランジスタＱ１４のエミッタ側には
、差動増幅部の出力が入力されるカレン２ラ一回路（ト
・ランジスタＱ １３ ｒ Ｑ １５ｍ第１図、第２０
、第３図、トランジスタＱ ２１ ＋ Ｑ ２’ ＋Ｑ
２３．Ｑ２４；第４図、トランジスタＱ２５゜Ｑ２６．
Ｑ２７．Ｑ２８；第５図）の出力を与えるものである。
そして、少なくとも負荷抵抗Ｒ１１を有する直列回路を
、前記エミッタフォロアトランジスタＱ１４のベースと
バイアス電源間に接続する。これＫよって、Ｑｌｌのエ
ミ、りに流れる電流と前記エミッタフォロアトランジス
タＱ１４に流れる電流が強制的に等しくなるように規定
し、上記の目的を達成できるものである。
、前記エミッタフォロアトランジスタＱ１４のベースと
バイアス電源間に接続する。これＫよって、Ｑｌｌのエ
ミ、りに流れる電流と前記エミッタフォロアトランジス
タＱ１４に流れる電流が強制的に等しくなるように規定
し、上記の目的を達成できるものである。
以下この発明の実施例を図面をｂ照して説明する。
第１図はこの発明の第１の実施例であり、トランジスタ
Ｑｌｌ、Ｑ１２は差動増幅部を構成し、そのエミッタ間
には抵抗値の等しい抵抗ＲｆＪとＲ１３が直列に接続さ
れている。抵抗Ｒ１２とＲ１３の接続点と接地間には、
電流源ＩＩＩが接続されている。トランジスタＱｌｌの
コレクタには、負荷抵抗Ｒ１１の一端が接続され、負荷
抵抗Ｒ１１の他端とＱ ｋ ｖ（ｃ間にはトランジスタ
Ｑｌｌ、Ｑ１２とペア性のあるダイオード接続のトラン
ジスタＤ１〜Ｄｎ−１がｎ−１信置列に接続されている
。トランジスタ。１２のコレクタと電源ｖｃｃ間には、
ダイオード接続のトランジスタＱ１３が順方向に接続さ
れている。Ｓｌは、この差動増幅部の大刀端子１１゜１
２間に接続された（ｇ電源である。トランジスタＱ１４
は、エミッタホロワを成すトランジスタであシ、そのペ
ースはトランジスタＱｌｌのコレクタに接続され、コレ
クタは電源ｖｃｃに接続されている。トランジスタＱ１
５は、トランジスタＱ１３とともにカレントミラー回路
を成し、そのペースはトランジスタＱ１３のペースとコ
レクタとの共通接続点に接続され、エミッタは電源ｖｃ
ｃに接続されている。トランジスタＱ１４のエミッタと
トランジスタＱ１５のコレクタは共通接続され、その接
続点はトランジスタＱ１６のコレクタに接続されている
。トランジスタＱ１６０ベースとアース間Ｋ ハ、バイ
アス電源１４が接続されている。また、トランジスタＱ
１６のエミッタとアース間には、電流源■ｔｘが接続さ
れている。この電流源！、を流れる電流は、ｌＦＬ流源
！。を流れる電流とほぼ等しい。出力端子１３は、トラ
ンジスタＱＪ４のエミッタとトランジスタＱ１６のコレ
クタの接続点ＰＩＣ接続されている。
Ｑｌｌ、Ｑ１２は差動増幅部を構成し、そのエミッタ間
には抵抗値の等しい抵抗ＲｆＪとＲ１３が直列に接続さ
れている。抵抗Ｒ１２とＲ１３の接続点と接地間には、
電流源ＩＩＩが接続されている。トランジスタＱｌｌの
コレクタには、負荷抵抗Ｒ１１の一端が接続され、負荷
抵抗Ｒ１１の他端とＱ ｋ ｖ（ｃ間にはトランジスタ
Ｑｌｌ、Ｑ１２とペア性のあるダイオード接続のトラン
ジスタＤ１〜Ｄｎ−１がｎ−１信置列に接続されている
。トランジスタ。１２のコレクタと電源ｖｃｃ間には、
ダイオード接続のトランジスタＱ１３が順方向に接続さ
れている。Ｓｌは、この差動増幅部の大刀端子１１゜１
２間に接続された（ｇ電源である。トランジスタＱ１４
は、エミッタホロワを成すトランジスタであシ、そのペ
ースはトランジスタＱｌｌのコレクタに接続され、コレ
クタは電源ｖｃｃに接続されている。トランジスタＱ１
５は、トランジスタＱ１３とともにカレントミラー回路
を成し、そのペースはトランジスタＱ１３のペースとコ
レクタとの共通接続点に接続され、エミッタは電源ｖｃ
ｃに接続されている。トランジスタＱ１４のエミッタと
トランジスタＱ１５のコレクタは共通接続され、その接
続点はトランジスタＱ１６のコレクタに接続されている
。トランジスタＱ１６０ベースとアース間Ｋ ハ、バイ
アス電源１４が接続されている。また、トランジスタＱ
１６のエミッタとアース間には、電流源■ｔｘが接続さ
れている。この電流源！、を流れる電流は、ｌＦＬ流源
！。を流れる電流とほぼ等しい。出力端子１３は、トラ
ンジスタＱＪ４のエミッタとトランジスタＱ１６のコレ
クタの接続点ＰＩＣ接続されている。
次に上記の回路の動作を説明する。トランジスタＱＪＪ
のエミッタに振り分けられた電流をイＥｌｌとすると、
この電光のうち、（１−α）ｓＥＪＪ分がトランジスタ
Ｑｌｌのペースから流れ込み、α１ｚｌＪがコレクタか
ら流れ込むことになる。
のエミッタに振り分けられた電流をイＥｌｌとすると、
この電光のうち、（１−α）ｓＥＪＪ分がトランジスタ
Ｑｌｌのペースから流れ込み、α１ｚｌＪがコレクタか
ら流れ込むことになる。
一方、トランジスタＱ１６は、バイアス電源１４の電圧
ｖ１ｍによって常時活性領域で動作するように設定され
ている。従って、このトランジスタＱ１６のコレクタに
は、αｉ０なる電流が流れる。この電流α１０は、トラ
ンジスタＱ１１゜Ｑ１２のコレクタ電流の和に＃１ぼ等
しい。このコレクタ電流は、トランジスタＱ１５のコレ
クタとトランジスタＱ１４のエミッタに振シ分けられる
。この場合、トランジスタＱＪ５のコレクタには、カレ
ントミラー作用によ）、トランジスタＱ１２のコレクタ
電流とほぼ等しい電流が流れる。
ｖ１ｍによって常時活性領域で動作するように設定され
ている。従って、このトランジスタＱ１６のコレクタに
は、αｉ０なる電流が流れる。この電流α１０は、トラ
ンジスタＱ１１゜Ｑ１２のコレクタ電流の和に＃１ぼ等
しい。このコレクタ電流は、トランジスタＱ１５のコレ
クタとトランジスタＱ１４のエミッタに振シ分けられる
。この場合、トランジスタＱＪ５のコレクタには、カレ
ントミラー作用によ）、トランジスタＱ１２のコレクタ
電流とほぼ等しい電流が流れる。
従って、トランジスタＱ１６のコレクタ電流α１０と、
トランジスタＱ１５のコレクタ電流の差であるトランジ
スタＱ１４のエミッタ電流は、トランジスタＱ７Ｊのエ
ミッタ電流１ＥＩＺとほぼ等しい関係に維持される。こ
こで、トランジスタＱｌｌ、Ｑ１４のペア性を等しくす
ると、トランジスタＱ１４のペース電流は、トランジス
タＱｌｌのペース電流（１−α）ｔＥｌｌとほぼ等しい
。ここで、トランジスタＱ１４のペースに流れ込む電流
が（１−α）ｉＥ１ノであること、トランジスタＱｌｌ
のコレクタ電流がα１Ｅ１１であることを考えると、抵
抗ＲＪ ＪＫ流れるち、流は１Ｅ１１となり、トランジ
スタＱｌｌのエミッタに流れる電流と等しくなる。この
ことは、抵抗Ｒ１１に流れる電流は、トランジスタＱｌ
ｌのペース接地電流増幅率αの変動にはとんど影響され
ないことを意味する。
トランジスタＱ１５のコレクタ電流の差であるトランジ
スタＱ１４のエミッタ電流は、トランジスタＱ７Ｊのエ
ミッタ電流１ＥＩＺとほぼ等しい関係に維持される。こ
こで、トランジスタＱｌｌ、Ｑ１４のペア性を等しくす
ると、トランジスタＱ１４のペース電流は、トランジス
タＱｌｌのペース電流（１−α）ｔＥｌｌとほぼ等しい
。ここで、トランジスタＱ１４のペースに流れ込む電流
が（１−α）ｉＥ１ノであること、トランジスタＱｌｌ
のコレクタ電流がα１Ｅ１１であることを考えると、抵
抗ＲＪ ＪＫ流れるち、流は１Ｅ１１となり、トランジ
スタＱｌｌのエミッタに流れる電流と等しくなる。この
ことは、抵抗Ｒ１１に流れる電流は、トランジスタＱｌ
ｌのペース接地電流増幅率αの変動にはとんど影響され
ないことを意味する。
特に上記回路を半導体集積回路化した場合は、トランジ
スタＱＪＪとトランジスタＱ１４のペア性は、かなシ高
い精度で得られるので、上記の効果は大きい。この回路
において、入力から、トランジスタＱｌｌのコレクタま
での小信号電圧利得Ｇａは、 ＲＬ；抵抗Ｒ１１の抵抗値 ＲＥ；抵抗Ｒ１２，Ｒ１３の抵抗値 となシ、トランジスタＱＪ４のエミッタまでの電圧利祠
は、トランジスタＱＪ４のエミッタに流れる電流がトラ
ンジスタＱＪＪのエミ、り電流とほぼ等しいので となる。ζこで、ｎ ＝ ＲＬ／ＲＥに選ぶとかほとん
ど変動しない回路が得られる。また、トランジスタＱ１
４は、エミツタ７オロア回路を形成してｂるので、低い
出力インピーダンスを得る機能も有し、構成が簡単とな
フ、部品点数の面でも有利である。
スタＱＪＪとトランジスタＱ１４のペア性は、かなシ高
い精度で得られるので、上記の効果は大きい。この回路
において、入力から、トランジスタＱｌｌのコレクタま
での小信号電圧利得Ｇａは、 ＲＬ；抵抗Ｒ１１の抵抗値 ＲＥ；抵抗Ｒ１２，Ｒ１３の抵抗値 となシ、トランジスタＱＪ４のエミッタまでの電圧利祠
は、トランジスタＱＪ４のエミッタに流れる電流がトラ
ンジスタＱＪＪのエミ、り電流とほぼ等しいので となる。ζこで、ｎ ＝ ＲＬ／ＲＥに選ぶとかほとん
ど変動しない回路が得られる。また、トランジスタＱ１
４は、エミツタ７オロア回路を形成してｂるので、低い
出力インピーダンスを得る機能も有し、構成が簡単とな
フ、部品点数の面でも有利である。
第２図は、トランジスタＱ１５のコレクタをトランジス
タＱ１６のエミッタに接続した第２の実施例である。こ
の場合も、上記の実施例と同様な効果が得られる。
タＱ１６のエミッタに接続した第２の実施例である。こ
の場合も、上記の実施例と同様な効果が得られる。
更に、第３図は、この発明の第３の実施例であシ、トラ
ンジスタＱ１６のベースを入力端子１２に接続した例で
、他の構成は、第２の実施例と同じである。
ンジスタＱ１６のベースを入力端子１２に接続した例で
、他の構成は、第２の実施例と同じである。
このように１上記の実施例では、差動増幅部を形成する
トランジスタＱｌｌのコレクタの負荷抵抗Ｒ１１に、ト
ランジスタＱＪＪのエミッタ電流とほぼ等しい電流を強
制的に流し込む（あるいは強制的に引き抜く）ように、
カレントミラー回路によってトランジスタＱ１４のエミ
ッタ側電流を規定し、これによって、電圧利得がペース
接地電流増幅率の変動に影響を受けないようにしている
。
トランジスタＱｌｌのコレクタの負荷抵抗Ｒ１１に、ト
ランジスタＱＪＪのエミッタ電流とほぼ等しい電流を強
制的に流し込む（あるいは強制的に引き抜く）ように、
カレントミラー回路によってトランジスタＱ１４のエミ
ッタ側電流を規定し、これによって、電圧利得がペース
接地電流増幅率の変動に影響を受けないようにしている
。
上記の差動増幅回路においては、差動出力端の一方の出
力を出力トランジスタＱ１４に辱き、このトランジスタ
Ｑ１４のエミ、り電流を規定するのに、差動出力端の他
方の出力がカレントミラー回路に入力され、このカレン
トミラー回路の出力によって前記トランジスタＱ１４の
エミッタ電流が規定されるようにしている。しかしこの
方法に限定されるものではなく、差動増幅部の一方の出
力を出力トランジスタ及びカレントミラー回路に導き先
の実施例と同様な効果を得るようにしても良い。
力を出力トランジスタＱ１４に辱き、このトランジスタ
Ｑ１４のエミ、り電流を規定するのに、差動出力端の他
方の出力がカレントミラー回路に入力され、このカレン
トミラー回路の出力によって前記トランジスタＱ１４の
エミッタ電流が規定されるようにしている。しかしこの
方法に限定されるものではなく、差動増幅部の一方の出
力を出力トランジスタ及びカレントミラー回路に導き先
の実施例と同様な効果を得るようにしても良い。
Ｗ４図はこの発明の更に他の実施例でらシ、トランジス
タＱｌｌ、Ｑ１２は、差動増幅部を構成し、そのエミッ
タ間には、抵抗Ｒ１２とＲ１３が直列に接続されている
。抵抗Ｒ１２とＲ１３の接続点と接地間には、定電流源
工１１が接続されている。トランジスタ９１２のコレク
タは電源Ｖ、。に接続され、トランジスタＱｌｌのコレ
クタは、負荷抵抗ｎｉｌの一端に接続されている。この
負荷抵抗Ｒ１１の他端は、（ｎ−２）個のダイオード接
続のトランジスタＤ１〜Ｄｎ−２とダイオード接続のト
ランジスタＱ２１を直列に介して電源ｖＣＣに接続され
る。ｓｌは、この差動増幅部の入力端子１１．１２間に
接続された信号源であシ、Ｖ！ｌはバイアス電汀である
。
タＱｌｌ、Ｑ１２は、差動増幅部を構成し、そのエミッ
タ間には、抵抗Ｒ１２とＲ１３が直列に接続されている
。抵抗Ｒ１２とＲ１３の接続点と接地間には、定電流源
工１１が接続されている。トランジスタ９１２のコレク
タは電源Ｖ、。に接続され、トランジスタＱｌｌのコレ
クタは、負荷抵抗ｎｉｌの一端に接続されている。この
負荷抵抗Ｒ１１の他端は、（ｎ−２）個のダイオード接
続のトランジスタＤ１〜Ｄｎ−２とダイオード接続のト
ランジスタＱ２１を直列に介して電源ｖＣＣに接続され
る。ｓｌは、この差動増幅部の入力端子１１．１２間に
接続された信号源であシ、Ｖ！ｌはバイアス電汀である
。
上記差動増幅部のトランジスタＱｌｌのコレクタ（差動
出力端）は、出力トランジスタＱ１４のベースに接続さ
れる。このトランジスタＱ１４の；レクタは、電源ｖｃ
ｃに接続され、エミッタは出力端子１３に接続されると
ともに、トランジスタＱ２４のコレクタに接続されてい
る。
出力端）は、出力トランジスタＱ１４のベースに接続さ
れる。このトランジスタＱ１４の；レクタは、電源ｖｃ
ｃに接続され、エミッタは出力端子１３に接続されると
ともに、トランジスタＱ２４のコレクタに接続されてい
る。
とこで、前記トランジスタＱ２１とトランジスタＱ２２
．Ｑ２ｓ、Ｑ２４は、カレントミラー回路を構成してい
る。即ち、トランジスタＱ２１のベース及びコレクタは
、トランジスタＱ２２のベースに接続される。このトラ
ンジスタＱ２２のエミッタは電源ｖｃｃに接続され、コ
レクタは、トランジスタＱ２３のコレクタ及びベース、
トランジスタＱｊ４のベースに接続されている。トラン
ジスタＱ２３．Ｑ２４のエミッタは、接地され、トラン
ジスタＱ２４の；レクタは、トランジスタＱ１．４のエ
ミ、りにに！されている。
．Ｑ２ｓ、Ｑ２４は、カレントミラー回路を構成してい
る。即ち、トランジスタＱ２１のベース及びコレクタは
、トランジスタＱ２２のベースに接続される。このトラ
ンジスタＱ２２のエミッタは電源ｖｃｃに接続され、コ
レクタは、トランジスタＱ２３のコレクタ及びベース、
トランジスタＱｊ４のベースに接続されている。トラン
ジスタＱ２３．Ｑ２４のエミッタは、接地され、トラン
ジスタＱ２４の；レクタは、トランジスタＱ１．４のエ
ミ、りにに！されている。
上記実施例の動作を説明する。トランジスタＱＪＪのエ
ミッタに振り分けられた電流を１Ｅ１１とすると、この
電流のうち（１−α）ｉＥＺＪ分はトランジスタＱｌｌ
のベースから流れ込み、α１ｚ１ｘ分かコレクタから流
れ込んでいることに＆る。ダイオード接続のトランジス
タＤ１〜Ｄ ｎ −２、負荷抵抗Ｒ１ｆＫ流れる電流は
、トランジスタＱ２２．Ｑ２３．Ｑ２４のコレクタ電流
に等しい。これはトランジスタＱ２ノ。
ミッタに振り分けられた電流を１Ｅ１１とすると、この
電流のうち（１−α）ｉＥＺＪ分はトランジスタＱｌｌ
のベースから流れ込み、α１ｚ１ｘ分かコレクタから流
れ込んでいることに＆る。ダイオード接続のトランジス
タＤ１〜Ｄ ｎ −２、負荷抵抗Ｒ１ｆＫ流れる電流は
、トランジスタＱ２２．Ｑ２３．Ｑ２４のコレクタ電流
に等しい。これはトランジスタＱ２ノ。
Ｑ２２．Ｑ２３．Ｑ２４がカレントミラー回路を構成し
ていることによる。これによって、トランジスタＱ１４
のエミッタＩｉｉの一流が規定される。
ていることによる。これによって、トランジスタＱ１４
のエミッタＩｉｉの一流が規定される。
今、トランジスタＤ１〜Ｄ ｎ −２及び抵抗Ｒ１１に
流れる電流をｉＲとすると、トランジスタＱ２４のコレ
クタに流れる電流も４Ｒである。次に、トランジスタＱ
１４のベースに流しる電流を１Ｂ１４、トランジスタＱ
ｌｌのコレクタ′蹴流をゼＣ１ｌとすると、 イＲ−ｉＢ１４＝ｉｃ１１ また、トランジスタＱ１４のコレクタ電流をｔｃｘ４と
すると、 １ｃ１１−ｉｃ１４ となる。ここで、トランジスタＱｌｌ、Ｑ１４のペア性
が高精度で得られると、トランジスタＱｌｌ、Ｑ１４各
々のペース電流が等しくなシ、以ってエミッタ電流ｓｐ
ｉ：ｚＢ １Ｅｚ４が等しくなる。これは、半導体技術
を用いることによって、’ｌ：；ｆｉ７度のペア性を得
ることができる。
流れる電流をｉＲとすると、トランジスタＱ２４のコレ
クタに流れる電流も４Ｒである。次に、トランジスタＱ
１４のベースに流しる電流を１Ｂ１４、トランジスタＱ
ｌｌのコレクタ′蹴流をゼＣ１ｌとすると、 イＲ−ｉＢ１４＝ｉｃ１１ また、トランジスタＱ１４のコレクタ電流をｔｃｘ４と
すると、 １ｃ１１−ｉｃ１４ となる。ここで、トランジスタＱｌｌ、Ｑ１４のペア性
が高精度で得られると、トランジスタＱｌｌ、Ｑ１４各
々のペース電流が等しくなシ、以ってエミッタ電流ｓｐ
ｉ：ｚＢ １Ｅｚ４が等しくなる。これは、半導体技術
を用いることによって、’ｌ：；ｆｉ７度のペア性を得
ることができる。
この結果、トランジスタＱＪＪのエミッタに流れる電流
と等しい電流が負荷抵抗Ｒ１１及びトランジスタＱ１４
のエミ、りにも流れることになる。このことは、トラン
ジスタＱｌｌのペース接地電流増幅率の変動にほとんど
影響のない電流が負荷抵抗Ｒ１１に流れることを意味す
る０ 上記の回路の入力からトランジスタＱｌｌのコレクタま
での小信号電圧利得Ｇａｌは、但し、ＲＬ；抵抗ＲＪＪ
の抵抗値 ＲＥ；抵抗Ｒ１３、ＲＪ ４の各抵抗値１０；定電流源
に流れる電流値 となる。またトランジスタＱ１４までの電圧利得は、ト
ランジスタＱ２１のエミッタに流れる電流がトランジス
タＱｌｌのエミッタ電流とは＃″ｉ：等しいので、 となる。
と等しい電流が負荷抵抗Ｒ１１及びトランジスタＱ１４
のエミ、りにも流れることになる。このことは、トラン
ジスタＱｌｌのペース接地電流増幅率の変動にほとんど
影響のない電流が負荷抵抗Ｒ１１に流れることを意味す
る０ 上記の回路の入力からトランジスタＱｌｌのコレクタま
での小信号電圧利得Ｇａｌは、但し、ＲＬ；抵抗ＲＪＪ
の抵抗値 ＲＥ；抵抗Ｒ１３、ＲＪ ４の各抵抗値１０；定電流源
に流れる電流値 となる。またトランジスタＱ１４までの電圧利得は、ト
ランジスタＱ２１のエミッタに流れる電流がトランジス
タＱｌｌのエミッタ電流とは＃″ｉ：等しいので、 となる。
となシ、温度が変動しても電圧利爬がほとんど変動しな
い回路を得ることができる。またトランジスタＱ１４は
、エミッタフォロアを形成しているので、低い出力イン
ピーダンスを得る機能も有し、構成が簡単となり、素子
数低減の面でも有利である。
い回路を得ることができる。またトランジスタＱ１４は
、エミッタフォロアを形成しているので、低い出力イン
ピーダンスを得る機能も有し、構成が簡単となり、素子
数低減の面でも有利である。
この発明は上記の実糺例に限定されるものではなく、第
５図のように構成してもよい。先の実施例では、差動塩
・幅部の差動出力を導出するエミツタ７オロア回路が、
差動出力端に直接接続された構成である。そして、エミ
ッタフォロア回路を構成するトランジスタＱ１４のエミ
ッタ電流を規定するのに、差動増幅部の負荷抵抗部と前
記トランジスタＱ１４のエミッタ間にカレントミラー回
路を接続した実施例であった。
５図のように構成してもよい。先の実施例では、差動塩
・幅部の差動出力を導出するエミツタ７オロア回路が、
差動出力端に直接接続された構成である。そして、エミ
ッタフォロア回路を構成するトランジスタＱ１４のエミ
ッタ電流を規定するのに、差動増幅部の負荷抵抗部と前
記トランジスタＱ１４のエミッタ間にカレントミラー回
路を接続した実施例であった。
しかし、第５図の実施例では、差動増幅部の出力をカレ
ントミラー回路を介してとシだし、このカレントミラー
回路に角荷抵抗部を接続するとともに、このカレントミ
ラー回路の出力で、エミツタ７オロア回路を形成するト
ランジスタＱ１４のエミッタ電流を規定するようＫした
ものである。
ントミラー回路を介してとシだし、このカレントミラー
回路に角荷抵抗部を接続するとともに、このカレントミ
ラー回路の出力で、エミツタ７オロア回路を形成するト
ランジスタＱ１４のエミッタ電流を規定するようＫした
ものである。
第５図を参照して更に具体的に説明する。トランジスタ
Ｑｌｌ、Ｑ１２、定電流源！、い入力端子１１．１２に
よる差動増幅部は先の実施例と同じ構成である。トラン
ジスタＱｌｌの；レクタは、トランジスタＱ２５のコレ
クタ及びペースに接続される。このトランジスタＱ２５
のエミッタは、電源ｖＣＣに接続され、ペースは、トラ
ンジスタＱ２６のベースに接続されてカレントミラー回
路を形成している。トランジスタＱ２６のエミッタは、
電源ｖｃｃに接続され、コレクタは、負荷抵抗ＲＪＪ及
びダイオード接続のトランジスタＤ１〜Ｄ ｎ −１を
介してトランジスタＱ２７のコレクタとベースに接続さ
れている。トランジスタＱ２７のエミッタは、接地され
コレクタ及びベースは、トランジスタＱ２Ｂのベースに
接続されてカレントミラー回路を形成している。
Ｑｌｌ、Ｑ１２、定電流源！、い入力端子１１．１２に
よる差動増幅部は先の実施例と同じ構成である。トラン
ジスタＱｌｌの；レクタは、トランジスタＱ２５のコレ
クタ及びペースに接続される。このトランジスタＱ２５
のエミッタは、電源ｖＣＣに接続され、ペースは、トラ
ンジスタＱ２６のベースに接続されてカレントミラー回
路を形成している。トランジスタＱ２６のエミッタは、
電源ｖｃｃに接続され、コレクタは、負荷抵抗ＲＪＪ及
びダイオード接続のトランジスタＤ１〜Ｄ ｎ −１を
介してトランジスタＱ２７のコレクタとベースに接続さ
れている。トランジスタＱ２７のエミッタは、接地され
コレクタ及びベースは、トランジスタＱ２Ｂのベースに
接続されてカレントミラー回路を形成している。
トランジスタＱ２Ｂのコレクタは、エミッタ７オロアと
して構成されるトランジスタＱ１４のエミッタに接続さ
れ、このトランジスタＱ１４のエミッタ電流を規定する
。トランジスタＱ１４のベースは、トランジスタＱ２６
のコレクタに接続され、コレクタは電源ｖｃｃに接続さ
れる。
して構成されるトランジスタＱ１４のエミッタに接続さ
れ、このトランジスタＱ１４のエミッタ電流を規定する
。トランジスタＱ１４のベースは、トランジスタＱ２６
のコレクタに接続され、コレクタは電源ｖｃｃに接続さ
れる。
出力端子１３は、トランジスタＱ１４のエミッタから導
出されている。
出されている。
上記の回路において、電圧利得Ｇを考える。′ペース電
流の影響を無視すると、電圧利得Ｇは、次式のようＫあ
られせる。
流の影響を無視すると、電圧利得Ｇは、次式のようＫあ
られせる。
ＲＬ；抵抗Ｒ１１の抵抗値
ＲＥ；抵抗Ｒ１２，Ｒ１３の抵抗値
ｒＥ１１；トランジスタＱｌｌの小信号エミッタ抵抗ｒ
ＥＪ４；）ランジスタＱ１４の小信号エミッタ抵抗ｒＤ
Ｄ；各トランジスタＤ１〜Ｄ ｎ−１の小信号に対する
ダイオード接続インピーダンス ｒＤ、？７； トランジスタＱ２７の小信号に対するダ
イオード接続インピーダンス さらに、ｒＥｌｌ 、 ｒＥ１４ 、 ｒＤＤ 、 ｒ
Ｄ２７は以下のようにあられすことかできる。
ＥＪ４；）ランジスタＱ１４の小信号エミッタ抵抗ｒＤ
Ｄ；各トランジスタＤ１〜Ｄ ｎ−１の小信号に対する
ダイオード接続インピーダンス ｒＤ、？７； トランジスタＱ２７の小信号に対するダ
イオード接続インピーダンス さらに、ｒＥｌｌ 、 ｒＥ１４ 、 ｒＤＤ 、 ｒ
Ｄ２７は以下のようにあられすことかできる。
ここで、１ｃｚ１．イＣ１４はトランジスタ９１ノ。
ＱＪ４のコレクタ電流、イＤ、（Ｄ２７は、トランジス
タＤ１〜Ｄｎ−１、トランジスタＱｊ７を流れる電流で
ちる。
タＤ１〜Ｄｎ−１、トランジスタＱｊ７を流れる電流で
ちる。
さらに、本回路では、トランジスタＱ２５とＱ２゛６．
Ｑ２７とＱ２Ｂはカレントミラー回路を構成しているた
め、 イＣ１ｌ富ｊＤ＝ＭイＤ２１＝イＥ１４ ・・・（
３ｆ）と′なる。
Ｑ２７とＱ２Ｂはカレントミラー回路を構成しているた
め、 イＣ１ｌ富ｊＤ＝ＭイＤ２１＝イＥ１４ ・・・（
３ｆ）と′なる。
この結果、式（３ａ）〜（３ｆ）よシ、ｒＥ１１＝ｒＥ
１４＝ｒＤＤ＝ｒＤ、２７＝ｒＥ＝４３ｇ）が得られ、
式（３ａ） 、 （３ｇ）より、が得られる。ここでｎ
＝ ＲＬ／ＲＥと選べば、となシ、温度変化、電流源
の電流値変化に対して電圧利得が影響を受けることはな
い。
１４＝ｒＤＤ＝ｒＤ、２７＝ｒＥ＝４３ｇ）が得られ、
式（３ａ） 、 （３ｇ）より、が得られる。ここでｎ
＝ ＲＬ／ＲＥと選べば、となシ、温度変化、電流源
の電流値変化に対して電圧利得が影響を受けることはな
い。
なお、これまでの実施例では、差動出力の供給部とバイ
アス電源間に設けられる直列回路として、抵抗Ｒ１１と
複数のダイオードを直列接続したものを例示しているが
、ダイオードを用いずに負荷抵抗のみの直列回路として
も何ら差。
アス電源間に設けられる直列回路として、抵抗Ｒ１１と
複数のダイオードを直列接続したものを例示しているが
、ダイオードを用いずに負荷抵抗のみの直列回路として
も何ら差。
支えない。例えは今までの実施例において、ＲＬ／ＲＥ
＝ １と設定すれば、ダイオードは必要とされず、こ
の場合ｒインｃ−Ｈとなる。
＝ １と設定すれば、ダイオードは必要とされず、こ
の場合ｒインｃ−Ｈとなる。
上記したように、この発明によると、温度の変化、ベー
ス接地電流増幅、率の変動に対して電圧利得が影響され
ず、低出力インピーダンスが得られ、部品数低減でも有
利な差動増幅回路を提供できる。
ス接地電流増幅、率の変動に対して電圧利得が影響され
ず、低出力インピーダンスが得られ、部品数低減でも有
利な差動増幅回路を提供できる。
第１図はこの発明の一実施例を示す回路図、第２図、第
３図、第４図、第５図はそれぞれこの発明の他の実施例
を示す回路図、第６図は従来の差動増幅回路の回路図で
ある。
３図、第４図、第５図はそれぞれこの発明の他の実施例
を示す回路図、第６図は従来の差動増幅回路の回路図で
ある。
Claims (5)
- （１）差動入力端に入力信号が入力される差動増幅部と
、 ベースに前記差動増幅部の差動出力が印加されエミッタ
フオロア回路を形成するエミッタフオロアトランジスタ
と、 入力部に前記差動増幅部の差動出力が入力され、出力を
前記エミッタフオロアトランジスタのエミッタ側に与え
るカレントミラー回路部と、前記エミッタフオロアトラ
ンジスタのベースに対する前記差動出力の供給部とバイ
アス電源間に設けられる少なくとも負荷抵抗を有する直
列回路とを具備したことを特徴とする差動増幅回路。 - （２）前記差動増幅部の一方の差動出力部は、前記エミ
ッタフオロアトランジスタのベースに接続されるととも
に前記負荷抵抗を有した直列回路を介して電源に接続さ
れ、前記差動増幅部の他方の差動出力部は前記カレント
ミラー回路部の入力部に接続されていることを特徴とす
る特許請求の範囲第１項記載の差動増幅回路。 - （３）前記差動増幅部の一方の差動出力部は前記エミッ
タフオロアトランジスタのベースに接続されるとともに
前記負荷抵抗を有した直列回路の一端に接続され、この
直列回路の他端は前記カレントミラー回路部の入力部に
接続されていることを特徴とする特許請求の範囲第１項
記載の差動増幅回路。 - （４）前記差動増幅部の一方の差動出力部は、前記カレ
ントミラー回路部を形成する第１のカレントミラー回路
の入力部に接続され、この第１のカレントミラー回路の
出力部は前記エミッタフオロアトランジスタのベースに
接続されるとともに前記負荷抵抗を有する直列回路の一
端に接続され、この直列回路の他端は前記カレントミラ
ー回路部を形成する第２のカレントミラー回路の入力部
に接続されていることを特徴とする特許請求の範囲第１
項記載の差動増幅回路。 - （５）前記直列回路は負荷抵抗と複数のダイオード接続
トランジスタが直列接続されてなることを特徴とする特
許請求の範囲第１項記載の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197912A JPS6175611A (ja) | 1984-09-21 | 1984-09-21 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197912A JPS6175611A (ja) | 1984-09-21 | 1984-09-21 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6175611A true JPS6175611A (ja) | 1986-04-18 |
Family
ID=16382335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59197912A Pending JPS6175611A (ja) | 1984-09-21 | 1984-09-21 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175611A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316505A (ja) * | 1987-06-19 | 1988-12-23 | Nec Corp | トランジスタ回路 |
-
1984
- 1984-09-21 JP JP59197912A patent/JPS6175611A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63316505A (ja) * | 1987-06-19 | 1988-12-23 | Nec Corp | トランジスタ回路 |
| JPH0572124B2 (ja) * | 1987-06-19 | 1993-10-08 | Nippon Electric Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| US4437023A (en) | Current mirror source circuitry | |
| US4225897A (en) | Overcurrent protection circuit for power transistor | |
| US5963092A (en) | High dynamic range low noise transconductance amplifier | |
| US4654602A (en) | Current mirror circuit | |
| US4485313A (en) | Low-value current source circuit | |
| JP2522587B2 (ja) | 基準電圧源回路 | |
| US4724397A (en) | Trimmable differential amplifier having a zero temperature coefficient offset voltage and method | |
| US4897614A (en) | Current mirror circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4689549A (en) | Monolithic current splitter for providing temperature independent current ratios | |
| JPS6175611A (ja) | 差動増幅回路 | |
| JPS60187112A (ja) | 差動増幅器 | |
| US5179357A (en) | High g temperature compensated current source | |
| US4626795A (en) | Differential amplifier | |
| US4899064A (en) | Absolute value differential amplifier | |
| US5633612A (en) | Precision current mirror circuit | |
| US5467045A (en) | Integrator including an offset eliminating circuit and capable of operating with low voltage | |
| US4766396A (en) | Current source type current output circuit using current mirrors | |
| US3999140A (en) | Bias current circuit | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| US4511991A (en) | Arithmetic operation circuit for finding a square root of a sum of squared values | |
| JP2930024B2 (ja) | 電圧比較回路 |