JPH0572124B2 - - Google Patents
Info
- Publication number
- JPH0572124B2 JPH0572124B2 JP62152585A JP15258587A JPH0572124B2 JP H0572124 B2 JPH0572124 B2 JP H0572124B2 JP 62152585 A JP62152585 A JP 62152585A JP 15258587 A JP15258587 A JP 15258587A JP H0572124 B2 JPH0572124 B2 JP H0572124B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- mirror circuit
- current mirror
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトランジスタ回路に関し、特に電流供
給源から電流ミラー回路を介して負荷に電流を供
給して発生した出力電圧をエミツタフオロワトラ
ンジスタを接続して取り出す回路に関する。
給源から電流ミラー回路を介して負荷に電流を供
給して発生した出力電圧をエミツタフオロワトラ
ンジスタを接続して取り出す回路に関する。
従来例を第２図に示す。
端子１に電源を接続し、端子４は接地される。
端子３には入力信号が与えられ、端子２にはバイ
アスが与えられる。
端子３には入力信号が与えられ、端子２にはバイ
アスが与えられる。
トランジスタＱ４，Ｑ５は差動増幅器を構成
し、差動増幅器の出力であるＱ５のコレクタはト
ランジスタＱ６，Ｑ７からなる電流ミラー回路の
トランジスタＱ６，Ｑ７のベース及びトランジス
タＱ６のコレクタに接続される。電流ミラー回路
の出力であるトランジスタＱ７のコレクタは、他
端がバイアス源E1に接続された負荷抵抗Ｒ５と
エミツタフオロワトランジスタＱ８のベースに接
続される。トランジスタＱ１，Ｑ２，Ｑ３、抵抗
Ｒ１，Ｒ２，Ｒ３，Ｒ４は定電流回路を構成す
る。
し、差動増幅器の出力であるＱ５のコレクタはト
ランジスタＱ６，Ｑ７からなる電流ミラー回路の
トランジスタＱ６，Ｑ７のベース及びトランジス
タＱ６のコレクタに接続される。電流ミラー回路
の出力であるトランジスタＱ７のコレクタは、他
端がバイアス源E1に接続された負荷抵抗Ｒ５と
エミツタフオロワトランジスタＱ８のベースに接
続される。トランジスタＱ１，Ｑ２，Ｑ３、抵抗
Ｒ１，Ｒ２，Ｒ３，Ｒ４は定電流回路を構成す
る。
端子３に与えられた信号は、トランジスタＱ
４，Ｑ５からなる差動増幅器により増幅される。
増幅された信号は、トランジスタＱ６，Ｑ７から
なる電流ミラー回路を介して、負荷抵抗Ｒ５に与
えられ、負荷抵抗Ｒ５の両端に出力電圧を発生
し、エミツタフオロワトランジスタＱ８を介して
信号出力端子５に出力される。次に、トランジス
タＱ２のコレクタ電流は、トランジスタＱ３のコ
レクタ電流の２倍の値に設定してあるため、負荷
抵抗Ｒ５には増幅された信号電流及びエミツタフ
オロワトランジスタＱ８のベース電流しか流れな
い。したがつて、信号出力端子５の出力直流電圧
はバイアス源E1の電圧からトランジスタＱ８の
ベースエミツタ間電圧を引いた電圧にほぼ設定さ
れる。
４，Ｑ５からなる差動増幅器により増幅される。
増幅された信号は、トランジスタＱ６，Ｑ７から
なる電流ミラー回路を介して、負荷抵抗Ｒ５に与
えられ、負荷抵抗Ｒ５の両端に出力電圧を発生
し、エミツタフオロワトランジスタＱ８を介して
信号出力端子５に出力される。次に、トランジス
タＱ２のコレクタ電流は、トランジスタＱ３のコ
レクタ電流の２倍の値に設定してあるため、負荷
抵抗Ｒ５には増幅された信号電流及びエミツタフ
オロワトランジスタＱ８のベース電流しか流れな
い。したがつて、信号出力端子５の出力直流電圧
はバイアス源E1の電圧からトランジスタＱ８の
ベースエミツタ間電圧を引いた電圧にほぼ設定さ
れる。
上述した従来のトランジスタ回路は、電流ミラ
ー回路に流れる電流に対してエミツタフオロワト
ランジスタに流れる電流が大きい場合、負荷抵抗
に流れるエミツタフオロワトランジスタのベース
電流による電圧降下が無視できなくなり、エミツ
タフオロワトランジスタのLFFがばらついた場合
に、信号出力端子５の出直流電圧が変動するとい
う欠点がある。
ー回路に流れる電流に対してエミツタフオロワト
ランジスタに流れる電流が大きい場合、負荷抵抗
に流れるエミツタフオロワトランジスタのベース
電流による電圧降下が無視できなくなり、エミツ
タフオロワトランジスタのLFFがばらついた場合
に、信号出力端子５の出直流電圧が変動するとい
う欠点がある。
本発明のトランジスタ回路は、電流供給源と、
電流供給源に入力を接続した電流ミラー回路と、
電流ミラー回路の出力に一端を接続し他端をバイ
アス源に接続した負荷抵抗と、電流ミラー回路の
出力にベースを接続したエミツタフオロワトラン
ジスタと、エミツタフオロワトランジスタのコレ
クタにエミツタを、電流ミラー回路の入力にベー
スを接続したトランジスタを有している。
電流供給源に入力を接続した電流ミラー回路と、
電流ミラー回路の出力に一端を接続し他端をバイ
アス源に接続した負荷抵抗と、電流ミラー回路の
出力にベースを接続したエミツタフオロワトラン
ジスタと、エミツタフオロワトランジスタのコレ
クタにエミツタを、電流ミラー回路の入力にベー
スを接続したトランジスタを有している。
第１図は本発明の一実施例である。
同一機能を有する所は同一符号をつけ説明を省
略する。
略する。
トランジスタＱ９のベースはトランジスタＱ５
のコレクタに、エミツタはエミツタフオロワトラ
ンジスタＱ８のコレクタに、コレクタは電源１に
それぞれ接続される。
のコレクタに、エミツタはエミツタフオロワトラ
ンジスタＱ８のコレクタに、コレクタは電源１に
それぞれ接続される。
電流ミラー回路の入力には、増幅された信号電
流とトランジスタＱ９のベース電流が流れ、この
電流は電流ミラー回路を介して負荷抵抗Ｒ５及び
エミツタフオロワトランジスタＱ９のベースに与
えられる。エミツタフオロワトランジスタＱ８と
トランジスタＱ９のコレクタ電流はほぼ等しく、
半導体集積化した場合にhFEは等しいため、それ
ぞれのトランジスタのベース電流もほぼ等しくな
る。したがつて、負荷抵抗Ｒ５には増幅された信
号電流だけが流れ、信号出力端子５の出力直流電
圧はバイアス源E1の電圧からトランジスタＱ８
のベースエミツタ間電圧を引いた電圧に設定され
る。
流とトランジスタＱ９のベース電流が流れ、この
電流は電流ミラー回路を介して負荷抵抗Ｒ５及び
エミツタフオロワトランジスタＱ９のベースに与
えられる。エミツタフオロワトランジスタＱ８と
トランジスタＱ９のコレクタ電流はほぼ等しく、
半導体集積化した場合にhFEは等しいため、それ
ぞれのトランジスタのベース電流もほぼ等しくな
る。したがつて、負荷抵抗Ｒ５には増幅された信
号電流だけが流れ、信号出力端子５の出力直流電
圧はバイアス源E1の電圧からトランジスタＱ８
のベースエミツタ間電圧を引いた電圧に設定され
る。
以上説明したように本発明は、電流供給源に電
流ミラー回路の入力を接続し、電流ミラーの出力
を負荷抵抗に与えて発生した出力電圧をエミツタ
フオロワトランジスタを接続して出力する回路に
おいて、エミツタフオロワトランジスタと特性の
よくそろつたトランジスタのベースを電流ミラー
回路の入力に、エミツタとエミツタフオロワトラ
ンジスタのコレクタに、コレクタを電源にそれぞ
れ接続することにより、エミツタフオロワトラン
ジスタＱ８のベース電流と等しい電流を電流ミラ
ー回路の入力に帰還をかけ負荷抵抗Ｒ５へのエミ
ツタフオロワトランジスタのベース電流の影響を
排除できる。
流ミラー回路の入力を接続し、電流ミラーの出力
を負荷抵抗に与えて発生した出力電圧をエミツタ
フオロワトランジスタを接続して出力する回路に
おいて、エミツタフオロワトランジスタと特性の
よくそろつたトランジスタのベースを電流ミラー
回路の入力に、エミツタとエミツタフオロワトラ
ンジスタのコレクタに、コレクタを電源にそれぞ
れ接続することにより、エミツタフオロワトラン
ジスタＱ８のベース電流と等しい電流を電流ミラ
ー回路の入力に帰還をかけ負荷抵抗Ｒ５へのエミ
ツタフオロワトランジスタのベース電流の影響を
排除できる。
従つて、エミツタフオロワトランジスタのhFE
のバラツキによる出力直流電圧の変動を排除でき
る効果がある。
のバラツキによる出力直流電圧の変動を排除でき
る効果がある。
第１図は本発明の一実施例、第２図は従来例を
示す。 １……電源、２……バイアス入力、３……信号
入力端子、４……接地、５……信号出力端子、Ｒ
１〜Ｒ５……抵抗、Ｑ１〜Ｑ９……トランジス
タ。
示す。 １……電源、２……バイアス入力、３……信号
入力端子、４……接地、５……信号出力端子、Ｒ
１〜Ｒ５……抵抗、Ｑ１〜Ｑ９……トランジス
タ。
Claims (1)
- １ バイアス電流とともに信号電流を入力に受け
る電流ミラー回路と、この電流ミラー回路の出力
に接続され前記バイアス電流と実質的に等しい電
流を流す電流源と、前記電流ミラー回路の出力と
電位源との間に接続された負荷と、前記電流ミラ
ー回路の出力にベースが接続されたエミツタフオ
ロワ型の第１トランジスタとを有するトランジス
タ回路であつて、前記電流ミラー回路の入力にベ
ースが接続され、前記第１トランジスタに直列に
接続された第２トランジスタをさらに有するトラ
ンジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62152585A JPS63316505A (ja) | 1987-06-19 | 1987-06-19 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62152585A JPS63316505A (ja) | 1987-06-19 | 1987-06-19 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63316505A JPS63316505A (ja) | 1988-12-23 |
| JPH0572124B2 true JPH0572124B2 (ja) | 1993-10-08 |
Family
ID=15543678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62152585A Granted JPS63316505A (ja) | 1987-06-19 | 1987-06-19 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63316505A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175611A (ja) * | 1984-09-21 | 1986-04-18 | Toshiba Corp | 差動増幅回路 |
| JPS62210709A (ja) * | 1986-03-12 | 1987-09-16 | Toshiba Corp | 直流オフセツト電圧補償回路 |
-
1987
- 1987-06-19 JP JP62152585A patent/JPS63316505A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6175611A (ja) * | 1984-09-21 | 1986-04-18 | Toshiba Corp | 差動増幅回路 |
| JPS62210709A (ja) * | 1986-03-12 | 1987-09-16 | Toshiba Corp | 直流オフセツト電圧補償回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63316505A (ja) | 1988-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3534279A (en) | High current transistor amplifier stage operable with low current biasing | |
| JPS60205618A (ja) | カスコード接続電流源回路配置 | |
| US5162751A (en) | Amplifier arrangement | |
| JPS6212692B2 (ja) | ||
| JP2522587B2 (ja) | 基準電圧源回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| JPH0247883B2 (ja) | ||
| JP2644191B2 (ja) | バッファアンプ | |
| JPH0572124B2 (ja) | ||
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0846443A (ja) | 高入力インピーダンス回路及び半導体装置 | |
| JPH0332096Y2 (ja) | ||
| JP3135590B2 (ja) | トランジスタ回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPH01296803A (ja) | 基準電圧回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0522275B2 (ja) | ||
| JPS61285810A (ja) | 演算増幅器 | |
| JPH05121971A (ja) | 差動増幅器 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH01278108A (ja) | 差動増幅回路 |