JPS58147211A - 集積可能な差動増幅器 - Google Patents
集積可能な差動増幅器Info
- Publication number
- JPS58147211A JPS58147211A JP58016865A JP1686583A JPS58147211A JP S58147211 A JPS58147211 A JP S58147211A JP 58016865 A JP58016865 A JP 58016865A JP 1686583 A JP1686583 A JP 1686583A JP S58147211 A JPS58147211 A JP S58147211A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- emitter
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、供給電位および基準電位をもたらす直流電圧
源を備えた集積可能な差動増幅器に関し、さらに詳しく
いうならば、本来の差動増幅器を構成する＄１および第
２のトランジスタのエミッタは第３のトランジスタのコ
レクタに共通に接続されていて、第１および第２のトラ
ンジスタのペースはそれぞれ信号端子を形成し、かつそ
れぞれ抵抗を介して共通の第１の補助電極に置かれてお
り、第１および第２のトランジスタのコレクタはそれぞ
れ負荷抵抗を介して供給電位に接続され。
源を備えた集積可能な差動増幅器に関し、さらに詳しく
いうならば、本来の差動増幅器を構成する＄１および第
２のトランジスタのエミッタは第３のトランジスタのコ
レクタに共通に接続されていて、第１および第２のトラ
ンジスタのペースはそれぞれ信号端子を形成し、かつそ
れぞれ抵抗を介して共通の第１の補助電極に置かれてお
り、第１および第２のトランジスタのコレクタはそれぞ
れ負荷抵抗を介して供給電位に接続され。
さらに当該負荷抵抗の第１もしくは第２のトランジスタ
側の端子はそれぞれ直接に増幅器信号出力端子と接続さ
れており、第１および第２のトランジスタのエミッタ間
の基準電位への接続は第２の補助電源によりベースに作
用を受ける第３のトランジスタのエミッタを介して行な
われるような集積可能な差動増幅器に関する。
側の端子はそれぞれ直接に増幅器信号出力端子と接続さ
れており、第１および第２のトランジスタのエミッタ間
の基準電位への接続は第２の補助電源によりベースに作
用を受ける第３のトランジスタのエミッタを介して行な
われるような集積可能な差動増幅器に関する。
かかる差動増幅器は１例えば特願昭５６−１７６３３３
号明細書の第１図に対応する発振回路の中心部を構成し
ている。上述の定義に加えて、この差動増幅器では振動
回路もしくは水晶振動子による制御部および帰還結合部
が設けられている。
号明細書の第１図に対応する発振回路の中心部を構成し
ている。上述の定義に加えて、この差動増幅器では振動
回路もしくは水晶振動子による制御部および帰還結合部
が設けられている。
しかしながら、かかる差動増幅器はそれ相応に制御され
るならば信号増幅用にも使用できることに注目すべきで
ある。
るならば信号増幅用にも使用できることに注目すべきで
ある。
本発明の目的は、（ＵＨＦ範囲内にまで）広い自動利得
制御においてその都度入力される信号の最大利得を与え
る増幅器を提供することにある。
制御においてその都度入力される信号の最大利得を与え
る増幅器を提供することにある。
この目的は本発明によれば、冒頭の定義に相当する増幅
器回路において、さらに次のように構成することによっ
て達成される。すなわち、＠４および第５のトランジス
タが設けられ、これらの両トランジスタのエミッタは第
３のトランジスタのエミッタと同様にそれぞれ定電流源
を介して基準電位に接続されていて、その場合に第４お
よび第５のトランジスタのペースは共通に基準電位を基
準とする制御信号による作用を受けるようになっており
、さら（二第４および第５のトランジスタのエミッタは
、例えばそれぞれ抵抗を介して、第３のトランジスタの
エミッタに接続されていて、第４のトランジスタのコレ
クタは第１のトランジスタのコレクタによって制御され
る差動増幅器枝路に対して、そして第５のトランジスタ
のコレクタは第２のトランジスタによって制御される差
動増幅器枝路に対して、第４のトランジスタのコレクタ
電流によって第１のトランジスタ側の負荷抵抗を介して
流れる電流が影響を及ぼされ、第５のトランジスタのコ
レクタ電流によって第２のトランジスタ側の負荷抵抗を
介して流れる電流が影響を及ぼされるように、差動増幅
器に接続されていて。
器回路において、さらに次のように構成することによっ
て達成される。すなわち、＠４および第５のトランジス
タが設けられ、これらの両トランジスタのエミッタは第
３のトランジスタのエミッタと同様にそれぞれ定電流源
を介して基準電位に接続されていて、その場合に第４お
よび第５のトランジスタのペースは共通に基準電位を基
準とする制御信号による作用を受けるようになっており
、さら（二第４および第５のトランジスタのエミッタは
、例えばそれぞれ抵抗を介して、第３のトランジスタの
エミッタに接続されていて、第４のトランジスタのコレ
クタは第１のトランジスタのコレクタによって制御され
る差動増幅器枝路に対して、そして第５のトランジスタ
のコレクタは第２のトランジスタによって制御される差
動増幅器枝路に対して、第４のトランジスタのコレクタ
電流によって第１のトランジスタ側の負荷抵抗を介して
流れる電流が影響を及ぼされ、第５のトランジスタのコ
レクタ電流によって第２のトランジスタ側の負荷抵抗を
介して流れる電流が影響を及ぼされるように、差動増幅
器に接続されていて。
しかもこの場合に＠４および第５のトランジスタのコレ
クタと第１および第２のトランジスタの互いに接続され
たエミッタとの間の直接の接続はないようにしである。
クタと第１および第２のトランジスタの互いに接続され
たエミッタとの間の直接の接続はないようにしである。
とくに、第１のトランジスタのコレクタとこれに対応す
る出力端子との間、並びに第２のトランジスタのコレク
タとこれに対応する出力端子との間に、それぞれカスコ
ード回路にて駆動されル第６もしくは＄７のトランジス
タが設けられていて、両トランジスタが共通制御される
ようにするとよい。
る出力端子との間、並びに第２のトランジスタのコレク
タとこれに対応する出力端子との間に、それぞれカスコ
ード回路にて駆動されル第６もしくは＄７のトランジス
タが設けられていて、両トランジスタが共通制御される
ようにするとよい。
以下、図面を参照しながら本発明をさらに詳細に説明す
る。第１図ないし第４図には、負荷抵抗を介して流れる
電流、すなわち出力信号に影響を及ぼす第４および第５
のトランジスタの接続の異なる可能性が示されている。
る。第１図ないし第４図には、負荷抵抗を介して流れる
電流、すなわち出力信号に影響を及ぼす第４および第５
のトランジスタの接続の異なる可能性が示されている。
これらのすべてに上述のカスコード回路が設けられてい
る。しかしながら、カスコード回路は第４図の場合を除
けば省略可能である。もちろん、カスコード回路の存在
は本発明による増幅器の一層の改善をもたらすものであ
る。
る。しかしながら、カスコード回路は第４図の場合を除
けば省略可能である。もちろん、カスコード回路の存在
は本発明による増幅器の一層の改善をもたらすものであ
る。
４つの図のそれぞれは本発明による増幅器の回路例を示
す。すべての図において、一致した符号が用いられてい
る。さらに、これらの回路はすべてのトランジスタがｎ
ｐｎ型であるように実施されている。しかしながら、ｐ
ｎｐ トランジスタによる実現も同様に可能である。バ
イポーラトランジスタの代りにＭＯ８電界効果トランジ
スタ、例えば自己阻止型ｎｐｎチャネルトランジスタを
使用することもできる。
す。すべての図において、一致した符号が用いられてい
る。さらに、これらの回路はすべてのトランジスタがｎ
ｐｎ型であるように実施されている。しかしながら、ｐ
ｎｐ トランジスタによる実現も同様に可能である。バ
イポーラトランジスタの代りにＭＯ８電界効果トランジ
スタ、例えば自己阻止型ｎｐｎチャネルトランジスタを
使用することもできる。
４つの図に示された本発明による増幅器の回路において
は回路の核をなす差動増幅器は互い１ニエミツタを直接
に接続されている２つのトランジスタＴ１およびＴ２か
らなる。第１のトランジスタＴ１のペースは信号入力端
子１につながっており。
は回路の核をなす差動増幅器は互い１ニエミツタを直接
に接続されている２つのトランジスタＴ１およびＴ２か
らなる。第１のトランジスタＴ１のペースは信号入力端
子１につながっており。
しかも抵抗Ｒ４を介して第１の補助電位Ｕ、のための端
子６に接続されている。第２のトランジスタＴ２のペー
スは増幅すべき入力信号Ｕｅのための第２の入力端子２
に接続されており、さらに抵抗Ｒ３を介して上記の第１
の補助電位Ｕｌのための端子６に接続されている。補助
電位Ｕ、は残りの補助電位Ｕｔ 、Ｕｓおよび制御信号
Ｕｓｔ と同様に基準電位ｖ０に関係して与えられ１例
えば一方の掻を基準電位ｖ０に置かれている別の直流電
源の他方の掻によって与えることができる。例えば図示
されていない第１の供給電圧源により供給され基準電位
Ｖ。と他方の供給電位Ｖによって定められる供給電圧の
分圧によって補助電圧を導き出すこともできる。
子６に接続されている。第２のトランジスタＴ２のペー
スは増幅すべき入力信号Ｕｅのための第２の入力端子２
に接続されており、さらに抵抗Ｒ３を介して上記の第１
の補助電位Ｕｌのための端子６に接続されている。補助
電位Ｕ、は残りの補助電位Ｕｔ 、Ｕｓおよび制御信号
Ｕｓｔ と同様に基準電位ｖ０に関係して与えられ１例
えば一方の掻を基準電位ｖ０に置かれている別の直流電
源の他方の掻によって与えることができる。例えば図示
されていない第１の供給電圧源により供給され基準電位
Ｖ。と他方の供給電位Ｖによって定められる供給電圧の
分圧によって補助電圧を導き出すこともできる。
第１のトランジスタＴ１のエミッタおよび第２のトラン
ジスタＴ２のエミッタは入力端子ｌＯにおける第２の補
助電位Ｕ、の作用を受ける第３のトランジスタＴ３のコ
レクタに接続されている。
ジスタＴ２のエミッタは入力端子ｌＯにおける第２の補
助電位Ｕ、の作用を受ける第３のトランジスタＴ３のコ
レクタに接続されている。
＠３のトランジスタＴ３のエミッタは第１の定電流源Ｑ
１の出力端に接続されている。さらに、第３のトランジ
スタＴ３のエミッタは、 抵抗Ｒ１ヲ介して第５のトラ
ンジスタＴ５のエミッタに接続されているとともに、抵
抗Ｒ２を介して第４のトランジスタＴ４のエミッタに接
続されている。しかしながう、場合によっては、第１の
トランジスタＴ１のエミッタと第４および第５のトラン
ジスタＴ４．Ｔ５のエミッタとの間の接続を直接に行な
うこともできる。
１の出力端に接続されている。さらに、第３のトランジ
スタＴ３のエミッタは、 抵抗Ｒ１ヲ介して第５のトラ
ンジスタＴ５のエミッタに接続されているとともに、抵
抗Ｒ２を介して第４のトランジスタＴ４のエミッタに接
続されている。しかしながう、場合によっては、第１の
トランジスタＴ１のエミッタと第４および第５のトラン
ジスタＴ４．Ｔ５のエミッタとの間の接続を直接に行な
うこともできる。
第４のトランジスタＴ４のエミッタと第５のトランジス
タＴ５のエミッタは、それぞれ定電流源Ｑ２もしくはＱ
３を介して基準電位ｖｏに接続されている。定電流源Ｑ
ｌ、Ｑ２およびＱ３は１例えばそれぞれ公知のようにし
て定電流源として接続されたｎｐｎ ）ランジスタによ
って与えることができる。個々の定電流源Ｑ１＄Ｑ２お
よびＱ３もできる。
タＴ５のエミッタは、それぞれ定電流源Ｑ２もしくはＱ
３を介して基準電位ｖｏに接続されている。定電流源Ｑ
ｌ、Ｑ２およびＱ３は１例えばそれぞれ公知のようにし
て定電流源として接続されたｎｐｎ ）ランジスタによ
って与えることができる。個々の定電流源Ｑ１＄Ｑ２お
よびＱ３もできる。
これらの図から分るように、第３のトランジスタＴ３へ
の供給のために定電流源Ｑ１が、＄４のトランジスタＴ
４および第５のトランジスタＴ５への供給のために定電
流源Ｑ２およびＱ３が用意されていて、定電流源Ｑ２お
よび定電流源Ｑ３はそれぞれ該当するトランジスタＴ４
もしくはＴ５に同一の電流工を流すのに対して、第３の
トランジスタＴ３が定電流源Ｑ１から得る電流は２倍の
大きさに選ばれている。さらに、第３のトランジスタで
３は、既述のように、ペースを第２の補助電位Ｕ、によ
って制御され、これに対して第４および第５のトランジ
スタ’［’４．’ｌ’５のペースは基準電位Ｖ。を基準
に与えられる制御信号Ｕｓｔ によって制御される。
の供給のために定電流源Ｑ１が、＄４のトランジスタＴ
４および第５のトランジスタＴ５への供給のために定電
流源Ｑ２およびＱ３が用意されていて、定電流源Ｑ２お
よび定電流源Ｑ３はそれぞれ該当するトランジスタＴ４
もしくはＴ５に同一の電流工を流すのに対して、第３の
トランジスタＴ３が定電流源Ｑ１から得る電流は２倍の
大きさに選ばれている。さらに、第３のトランジスタで
３は、既述のように、ペースを第２の補助電位Ｕ、によ
って制御され、これに対して第４および第５のトランジ
スタ’［’４．’ｌ’５のペースは基準電位Ｖ。を基準
に与えられる制御信号Ｕｓｔ によって制御される。
本来の差動増幅器を構成する２つのトランジスタ、すな
わち第１のトランジスタＴ１および第２のトランジスタ
Ｔ２のコレクタは、最も簡単な場合には既に確認したよ
うに、直接にそれぞれ出力端子３もしくは４に接続され
るとともに、それぞれ抵抗Ｒ７もしくはＲ６を介して供
給電位■に置かれる。この供給電位Ｖは供給端子８に印
加される。
わち第１のトランジスタＴ１および第２のトランジスタ
Ｔ２のコレクタは、最も簡単な場合には既に確認したよ
うに、直接にそれぞれ出力端子３もしくは４に接続され
るとともに、それぞれ抵抗Ｒ７もしくはＲ６を介して供
給電位■に置かれる。この供給電位Ｖは供給端子８に印
加される。
第１図ないし＄４図に示されている本発明増幅器の実施
例では、第１のトランジスタＴ１のコレクタはトランジ
スタＴ６のエミッタに接続されており、第２のトランジ
スタＴ２のコレクタはトランジスタＴ７のエミッタに接
続されている。トランジスタＴ６およびＴ７はカスコー
ド回路を形成しており、共通にペースを第３の補助電圧
Ｕ、によって端子７を介して制御される。とくに、第６
のトランジスタＴ６および第７のトランジスタＴ７の制
御は共通な抵抗Ｒ５を介して行なうとよい０両トランジ
スタＴ６およびＴ７が存在する場合には、第１のトラン
ジスタＴ１および第２のトランジスタＴ２のコレクタで
はなくて、一方では第６のトランジスタＴ６のコレクタ
が、他方では第７のトランジスタＴ７のコレクタが出力
電圧Ｕ。
例では、第１のトランジスタＴ１のコレクタはトランジ
スタＴ６のエミッタに接続されており、第２のトランジ
スタＴ２のコレクタはトランジスタＴ７のエミッタに接
続されている。トランジスタＴ６およびＴ７はカスコー
ド回路を形成しており、共通にペースを第３の補助電圧
Ｕ、によって端子７を介して制御される。とくに、第６
のトランジスタＴ６および第７のトランジスタＴ７の制
御は共通な抵抗Ｒ５を介して行なうとよい０両トランジ
スタＴ６およびＴ７が存在する場合には、第１のトラン
ジスタＴ１および第２のトランジスタＴ２のコレクタで
はなくて、一方では第６のトランジスタＴ６のコレクタ
が、他方では第７のトランジスタＴ７のコレクタが出力
電圧Ｕ。
の発生のための出力端子３もしくは４にそれぞれ接続さ
れているとともに、それぞれ抵抗Ｒ６もしくはＲ７を介
して供給電位Ｖのための端子８に接続されている。
れているとともに、それぞれ抵抗Ｒ６もしくはＲ７を介
して供給電位Ｖのための端子８に接続されている。
ここで本発明にとって＠４のトランジスタＴ４のコレク
タおよび第５のトランジスタＴ５のコレクタが差動増幅
器の両枝路の各一つに次のように接続されていることが
重要である。すなわ（・、その作用によって端子３．
４における出力電圧Ｕａが両トランジスタ’ｌ’４．’
ｌ’５がない場合には得られないような改善が得られる
ように接続されていることである。このためには第４の
トランジスタＴ４および第５のトランジスタＴ５のコレ
クタと第３のトランジスタＴ３のコレクタ（すなわち差
動増幅器の両トランジスタＴ１およびＴ２の互いに接続
されたエミッタ）との間の直接の接続がないことが重要
であり、これは本発明の定義でも述べられているところ
である。
タおよび第５のトランジスタＴ５のコレクタが差動増幅
器の両枝路の各一つに次のように接続されていることが
重要である。すなわ（・、その作用によって端子３．
４における出力電圧Ｕａが両トランジスタ’ｌ’４．’
ｌ’５がない場合には得られないような改善が得られる
ように接続されていることである。このためには第４の
トランジスタＴ４および第５のトランジスタＴ５のコレ
クタと第３のトランジスタＴ３のコレクタ（すなわち差
動増幅器の両トランジスタＴ１およびＴ２の互いに接続
されたエミッタ）との間の直接の接続がないことが重要
であり、これは本発明の定義でも述べられているところ
である。
第１図に示された本発明による増幅器の実施例では、第
４のトランジスタＴ４のコレクタは第６のトランジスタ
Ｔ６のコレクタ、すなわち出力端子３と直接に接続され
ているのに対して、第５のトランジスタＴ５のコレクタ
は＄７のトランジス″Ｔ７のコレクタ。
４のトランジスタＴ４のコレクタは第６のトランジスタ
Ｔ６のコレクタ、すなわち出力端子３と直接に接続され
ているのに対して、第５のトランジスタＴ５のコレクタ
は＄７のトランジス″Ｔ７のコレクタ。
すなわち出力端子４と直接に接続されている。
第２図に示されている回路では、出力信号の制御は第４
のトランジスタＴ４および第５のトランジスタＴ５によ
り、第１のトランジスタＴ１のコレクタが第４のトラン
ジスタＴ４のコレクタと直接に接続され、かつ第２のト
ランジスタＴ２のコレクタが第５のトランジスタＴ５の
コレクタと直接に接続されていることによって可能であ
る。
のトランジスタＴ４および第５のトランジスタＴ５によ
り、第１のトランジスタＴ１のコレクタが第４のトラン
ジスタＴ４のコレクタと直接に接続され、かつ第２のト
ランジスタＴ２のコレクタが第５のトランジスタＴ５の
コレクタと直接に接続されていることによって可能であ
る。
第６のトランジスタＴ６もしくは第７のトランジスタＴ
７のエミッタが、同時に第１のトランジスタＴ１および
第４のトランジスタＴ４のコレクタによって、もしくは
第２のトランジスタで２および第５のトランジスタＴ５
のコレクタによって作用を及ぼされる。
７のエミッタが、同時に第１のトランジスタＴ１および
第４のトランジスタＴ４のコレクタによって、もしくは
第２のトランジスタで２および第５のトランジスタＴ５
のコレクタによって作用を及ぼされる。
＄３図に示された変形例では第１のトランジスタＴ１お
よび第２のトランジスタＴ２がそれぞれ２エミツタトラ
ンジスタとして形成されている。
よび第２のトランジスタＴ２がそれぞれ２エミツタトラ
ンジスタとして形成されている。
これは第１のトランジスタＴ１および第２のトランジス
タＴ２の各１つのエミッタがトランジスタＴ３のコレク
タにより差動増幅器にとって通常のやり方で共通に電流
供給されるのに対して、第１のトランジスタＴＩの＄２
のエミッタが＄４のトランジスタＴ４のコレクタに接続
され、そして第２のトランジスタＴ２の第２のエミッタ
が第５のトランジスタＴ５のコレクタと接続されること
を可能にする。
タＴ２の各１つのエミッタがトランジスタＴ３のコレク
タにより差動増幅器にとって通常のやり方で共通に電流
供給されるのに対して、第１のトランジスタＴＩの＄２
のエミッタが＄４のトランジスタＴ４のコレクタに接続
され、そして第２のトランジスタＴ２の第２のエミッタ
が第５のトランジスタＴ５のコレクタと接続されること
を可能にする。
第４図による好ましい解決策では、第１および弔２のト
ランジスタＴＩ、Ｔ２の代りに、第６および第７のトラ
ンジスタ’ｌ’６．’ｊ’７がそれぞれ２つのエミッタ
を備えていて、＄６のトランジスタＴ６の第１のエミッ
タが＄１のトランジスタＴ１のコレクタによる作用を受
け、第６のトランジスタＴ６の第２のエミッタが第４の
トランジスタＴ４のコレクタによる作用を受ける。同様
に＠７のトランジスタＴ７の第１のエミッタは＠２のト
ランジスタＴ２のコレクタに接続されており、第７のト
ランジスタＴ７の第２のエミッタは第５のトランジスタ
Ｔ５のコレクタに接続されている。
ランジスタＴＩ、Ｔ２の代りに、第６および第７のトラ
ンジスタ’ｌ’６．’ｊ’７がそれぞれ２つのエミッタ
を備えていて、＄６のトランジスタＴ６の第１のエミッ
タが＄１のトランジスタＴ１のコレクタによる作用を受
け、第６のトランジスタＴ６の第２のエミッタが第４の
トランジスタＴ４のコレクタによる作用を受ける。同様
に＠７のトランジスタＴ７の第１のエミッタは＠２のト
ランジスタＴ２のコレクタに接続されており、第７のト
ランジスタＴ７の第２のエミッタは第５のトランジスタ
Ｔ５のコレクタに接続されている。
本発明の定義に対応してとくに第１図ないし第４図にし
たがって構成された回路の動作は次のとおりである。
たがって構成された回路の動作は次のとおりである。
対称的なとくに高周波の実効信号Ｕｅが入力端子１およ
び２に印加されるとき、出力端子３および４において、
第１のトランジスタＴＩ、第２のトランジスタＴ２によ
って、そして第６のトランジスタＴ６および１＠７のト
ランジスタＴ７が存在する場合はこれらによって付加的
に増幅された出力信号Ｕ、が得られる。最大利得は、上
述のトランジスタＴ１〜Ｔ７およびＱ１〜Ｑ３がｎｐｎ
）ランジスタとして構成された場合、制御信号Ｕｓｔ
を導く端子５が第３のトランジスタＴ３のペースに第２
の補助電位Ｕ２を印加する端子１０よりも負であり、か
つ＠３のトランジスタＴ３がすべての定電流源Ｑｌ、Ｑ
２およびＱ３の合計電流を導くときに得られる。第１の
トランジスタＴ１および第２のトランジスタＴ２のエミ
ッタはほとんどエミッタ負帰還が生じないようにするた
めにできるだけ低インピーダンス（すなわち最小抵抗）
にて互いに結合されている。第１のトランジスタＴＩお
よび第２のトランジスタＴ２の出力アドミッタンスの実
数部が高周波において相対的に低抵抗であるので、＄６
のトランジスタＴ６によって与えられるカスコード回路
および第７のトランジスタＴ７によって与えられるカス
コード回路の出力抵抗は負荷抵抗Ｒ６およびＲ７のそれ
よりも著しく大きく選定されている。さらに、第６のト
ランジスタテ６．第７のトランジスタＴ７によって与え
られるカスコード回路は入力端子１．２に対する出力端
子３．４間の帰還結合を減らして最大利得を高める。両
カスコードトランジスタＴ６゜Ｔ７のペースに端子７を
介して第３の補助電位Ｕ、を導く抵抗Ｒ５は無条件に必
要というわけではない。しかしながら、′端子３および
４にて得られる出力信号Ｕ、の対称性の改善が抵抗Ｒ５
によりもたらされる。
び２に印加されるとき、出力端子３および４において、
第１のトランジスタＴＩ、第２のトランジスタＴ２によ
って、そして第６のトランジスタＴ６および１＠７のト
ランジスタＴ７が存在する場合はこれらによって付加的
に増幅された出力信号Ｕ、が得られる。最大利得は、上
述のトランジスタＴ１〜Ｔ７およびＱ１〜Ｑ３がｎｐｎ
）ランジスタとして構成された場合、制御信号Ｕｓｔ
を導く端子５が第３のトランジスタＴ３のペースに第２
の補助電位Ｕ２を印加する端子１０よりも負であり、か
つ＠３のトランジスタＴ３がすべての定電流源Ｑｌ、Ｑ
２およびＱ３の合計電流を導くときに得られる。第１の
トランジスタＴ１および第２のトランジスタＴ２のエミ
ッタはほとんどエミッタ負帰還が生じないようにするた
めにできるだけ低インピーダンス（すなわち最小抵抗）
にて互いに結合されている。第１のトランジスタＴＩお
よび第２のトランジスタＴ２の出力アドミッタンスの実
数部が高周波において相対的に低抵抗であるので、＄６
のトランジスタＴ６によって与えられるカスコード回路
および第７のトランジスタＴ７によって与えられるカス
コード回路の出力抵抗は負荷抵抗Ｒ６およびＲ７のそれ
よりも著しく大きく選定されている。さらに、第６のト
ランジスタテ６．第７のトランジスタＴ７によって与え
られるカスコード回路は入力端子１．２に対する出力端
子３．４間の帰還結合を減らして最大利得を高める。両
カスコードトランジスタＴ６゜Ｔ７のペースに端子７を
介して第３の補助電位Ｕ、を導く抵抗Ｒ５は無条件に必
要というわけではない。しかしながら、′端子３および
４にて得られる出力信号Ｕ、の対称性の改善が抵抗Ｒ５
によりもたらされる。
第４のトランジスタＴ４および第５のトランジスタＴ５
を介して電流が流れ始めるように第４のトランジスタＴ
ｊおよび第５のトランジスタＴ５のペースに制御電圧Ｕ
ｓｔが印加されると、それ（二より一方では信号入力端
子１．２から信号出力端子３．４への通路における高周
波ゲインが低減され、他方では出力端子３，４における
直流動作点が影響されない。なぜならば、第３のトラン
ジスタＴ３から導き出される電流は、＄４のトランジス
タＴ４および第５のトランジスタＴ５のコレクタを介し
て本発明を満足する各回路により再び第４および第５の
トランジスタのコレクタ側を供給電位Ｖに接続する負荷
抵抗Ｒ７もしくはＲ６へ流れるからである。
を介して電流が流れ始めるように第４のトランジスタＴ
ｊおよび第５のトランジスタＴ５のペースに制御電圧Ｕ
ｓｔが印加されると、それ（二より一方では信号入力端
子１．２から信号出力端子３．４への通路における高周
波ゲインが低減され、他方では出力端子３，４における
直流動作点が影響されない。なぜならば、第３のトラン
ジスタＴ３から導き出される電流は、＄４のトランジス
タＴ４および第５のトランジスタＴ５のコレクタを介し
て本発明を満足する各回路により再び第４および第５の
トランジスタのコレクタ側を供給電位Ｖに接続する負荷
抵抗Ｒ７もしくはＲ６へ流れるからである。
本発明に相当するとりわけ第１図ないし第４図従来の増
幅器回路に比べて、第１のトランジスタＴ１と第２のト
ランジスタＴ２との間の直接のエミッタ結合により差動
増幅回路による最大可能な利得が得られ、しかも端子３
．４における直流電圧動作点が端子５における制御電圧
Ｕｓｔに関係なく一定に保たれるという利点を有する。
幅器回路に比べて、第１のトランジスタＴ１と第２のト
ランジスタＴ２との間の直接のエミッタ結合により差動
増幅回路による最大可能な利得が得られ、しかも端子３
．４における直流電圧動作点が端子５における制御電圧
Ｕｓｔに関係なく一定に保たれるという利点を有する。
カスコードトランジスタＴ６およびＴ７により出力信号
Ｕａの利得に関して一層の改善が達成される。
Ｕａの利得に関して一層の改善が達成される。
本発明による第３図もしくは第４図にしたがって構成さ
れている増幅器回路により、とりわけ第４のトランジス
タＴ４および第５のトランジスタＴ５のコレクタ出力が
増幅器回路（＝おける高周波の信号路にないので、トラ
ンジスタ’ｌ’４．Ｔ５が利得を低下させる作用をしな
いということも達成される（これは第１図および第２図
の回路には当てはまらない）。
れている増幅器回路により、とりわけ第４のトランジス
タＴ４および第５のトランジスタＴ５のコレクタ出力が
増幅器回路（＝おける高周波の信号路にないので、トラ
ンジスタ’ｌ’４．Ｔ５が利得を低下させる作用をしな
いということも達成される（これは第１図および第２図
の回路には当てはまらない）。
第３図に示された実施例は第４図に示された実施例と全
く同じ効果をもたらすというわけではない。なぜならば
第４および第５のトランジスタ’ｌ’４．Ｔ５のコレク
タ・ペース間容量を介する寄生的な結合が第４図による
回路に比べて完全には除去できないからである。これは
、第３図による回路の場合における最大利得１ま＠４図
による回路の場合における最大利得と全く同じ大きさに
なるというわけではないということをもたらす。さらに
、＄３図による回路における入力インピーダンスは′１
ＪＩ４図による回路における入力インピーダンスよりも
障害を受けやすい。
く同じ効果をもたらすというわけではない。なぜならば
第４および第５のトランジスタ’ｌ’４．Ｔ５のコレク
タ・ペース間容量を介する寄生的な結合が第４図による
回路に比べて完全には除去できないからである。これは
、第３図による回路の場合における最大利得１ま＠４図
による回路の場合における最大利得と全く同じ大きさに
なるというわけではないということをもたらす。さらに
、＄３図による回路における入力インピーダンスは′１
ＪＩ４図による回路における入力インピーダンスよりも
障害を受けやすい。
′Ｗ＆２図に示された回路も第４図による回路よりも優
れてはいない。なぜならば第４のトランジスタＴ４およ
び第５のトランジスタＴ５のコレクタが、高周波信号を
導く第６および第７のトランジスタＴ６．Ｔ７のエミッ
タ（これは低抵抗ではあるが）に直接に接続されている
からである。この場合に第４のトランジスタＴ４および
第５のトランジスタＴ５のコレクタの寄生的に作用する
アドミッタンスが第４図による構成１：比べて高周波−
増幅器入力特性にいくらか良くない方向に影響する。
れてはいない。なぜならば第４のトランジスタＴ４およ
び第５のトランジスタＴ５のコレクタが、高周波信号を
導く第６および第７のトランジスタＴ６．Ｔ７のエミッ
タ（これは低抵抗ではあるが）に直接に接続されている
からである。この場合に第４のトランジスタＴ４および
第５のトランジスタＴ５のコレクタの寄生的に作用する
アドミッタンスが第４図による構成１：比べて高周波−
増幅器入力特性にいくらか良くない方向に影響する。
最後に第１図に示された構成に関して第４図による実施
例に比べて言えることは、第４のトランジスタＴ４およ
び第５のトランジスタＴ５のコレクタの寄生的に作用す
るアドミッタンスが同様に（第４図による回路とは反対
に）高抵抗の出力端子３．４に現われる出力信号Ｕ、に
影響を与えて利得低下をもたらすことである。
例に比べて言えることは、第４のトランジスタＴ４およ
び第５のトランジスタＴ５のコレクタの寄生的に作用す
るアドミッタンスが同様に（第４図による回路とは反対
に）高抵抗の出力端子３．４に現われる出力信号Ｕ、に
影響を与えて利得低下をもたらすことである。
第１図ないし第４図は本発明に互いに鴇なる実施例を示
す回路図である。 Ｔ１〜Ｔ７・・・第１ないし第７のトランジスタ。 Ｑ１〜Ｑ３・・・定電流源、 Ｒ１−Ｒ５・・・抵抗、
Ｒ６，Ｒ７・・・負荷抵抗、 ■・・・供給電位、 Ｖ
ｏ・・・基準電位、 Ｕｌ〜Ｕ３・・・補助電位、
Ｕｓｔ・・・制御信号、 Ｕｅ・・・入力信号、 Ｕａ
・・・出力信号。
す回路図である。 Ｔ１〜Ｔ７・・・第１ないし第７のトランジスタ。 Ｑ１〜Ｑ３・・・定電流源、 Ｒ１−Ｒ５・・・抵抗、
Ｒ６，Ｒ７・・・負荷抵抗、 ■・・・供給電位、 Ｖ
ｏ・・・基準電位、 Ｕｌ〜Ｕ３・・・補助電位、
Ｕｓｔ・・・制御信号、 Ｕｅ・・・入力信号、 Ｕａ
・・・出力信号。
Claims (1)
- 【特許請求の範囲】 １） 供給電位および基準電位をもたらす直流電圧源を
備え、本来の差動増幅器を形成する第１および第２のト
ランジスタのエミッタが共通に第３のトランジスタのコ
レクタに接続されていて、第１および第２のトランジス
タのベースはそれぞれ信号入力端子をなすとともにそれ
ぞれ抵抗を介して共通な第１の補助電位に置かれていて
、′＠１および第２のトランジスタのコレクタはそれぞ
れ負荷抵抗を介して供給電位に接続されており、さらに
該当の負荷抵抗の第１もしくは第２のトランジスタ側の
端子はそれぞれ増幅器の信号出力端子と直接に接続され
ていて、第１および第２のトランジスタのエミッタと基
準電位との間の接続が第２の補助電位をベースに加えら
れる第３のトランジスタのエミッタを介して行なわれる
、ような集積可能な差動増幅器において。 第４および＄５のトランジスタが設けられ。 これらの両トランジスタのエミッタおよび第３のトラン
ジスタのエミッタはそれぞれ定電流源を介して基準電位
に接続されていて、第４および第５のトランジスタのベ
ースは共通に基準電位に関連して与えられる制御信号の
作用を受けるようになっており、さらに第４および第５
のトランジスタのエミッタは１例えばそれぞれ抵抗を介
して第３のトランジスタのエミッタに接続されていて、
第４のトランジスタのコレクタは第１のトランジスタの
コレクタによって制御される差動増幅器枝路に対して、
そして第５のトランジスタのコレクタは第２のトランジ
スタによって制御される差動増幅器枝路に対して、第４
のトランジスタのコレクタ電流により第１のトランジス
タに属する負荷抵抗を介して流れる電流が影響を及ぼさ
れ、第５のトランジスタのコレク少電流により第２のト
ランジスタに属する負荷抵抗を介して流れる電流が影響
を及ぼされるように差動増幅器に接続されており、この
場合に第４および第５のトランジスタのコレクタと第１
および第２のトランジスタの互いに接続されたエミッタ
との間の直接の接続がないことを特徴とする集積可能な
差動増幅器。 ２）第１のトランジスタ（Ｔ１）のコレクタとこれに対
応する出力端子（３）との間、並びに第２のトランジス
タ（Ｔ２）のコレクタとこれに対応する出力端子（４）
との間に、それぞれカスコード回路として駆動される第
６もしくは第７のトランジスタ（Ｔ６．Ｔ７）が設けら
れており１両トランジスタが補助電位により、とくに共
通抵抗（Ｒ５）を介して制御されるようになっているこ
とを特徴とする特許請求の範囲第１項記載の集積可能な
差動増幅器。 ３）第６のトランジスタ（Ｔ６）のコレクタは続されて
いて、第７のトランジスタ（Ｔ７）のコレクタは＠５の
トランジスタ（Ｔ５）のコレクタと接続されていること
を特徴とする特許請求の範囲第２項記載の集積可能な差
動増幅器。 ４）第４のトランジスタ（Ｔ４）のコレクタは第１のト
ランジスタ（Ｔ１）のコレクタと接続されていて、第５
のトランジスタ（Ｔ５）のコレクタは第２のトランジス
タ（Ｔ２）のコレクタと接続されていることを特徴とす
る特許請求の範囲第１項または第２項記載の集積可能な
差動増幅器。 ５）第１のトランジスタ（Ｔ１）および第２のトランジ
スタ（Ｔ２）はそれぞれ２つのエミッタを備え、第１の
トランジスタの第２のエミッタは第４のトランジスタ（
Ｔ４）のコレクタに接続され、第２のトランジスタの＠
２のエミッタは第５のトランジスタ（Ｔ！５）のコレク
タに接続されていることを特徴とする特許請求の範囲第
１項または第２項記載の集積可能な差動増幅器。 ６）第６のトランジスタ（Ｔ６）および第７のトランジ
スタ（Ｔ７）はそれぞれ２つのエミッタを備え、第６の
トランジスタの第２のエミッタは第４のトランジスタ（
Ｔ４）のコレクタに接続され、第７のトランジスタの第
２のエミ、ツタは第５のトランジスタ（Ｔ５）のコレク
タに接続されていることを特徴とする特許請求の範囲第
１項または第２項記載の集積可能な差動増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE32044305 | 1982-02-09 | ||
| DE19823204430 DE3204430A1 (de) | 1982-02-09 | 1982-02-09 | Integrierbarer differenzverstaerker |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58147211A true JPS58147211A (ja) | 1983-09-02 |
Family
ID=6155184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58016865A Pending JPS58147211A (ja) | 1982-02-09 | 1983-02-03 | 集積可能な差動増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4504794A (ja) |
| EP (1) | EP0085872B1 (ja) |
| JP (1) | JPS58147211A (ja) |
| AT (1) | ATE19567T1 (ja) |
| DE (2) | DE3204430A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8400790A (nl) * | 1984-03-13 | 1985-10-01 | Philips Nv | Verschilversterker. |
| DE3575506D1 (de) * | 1984-06-07 | 1990-02-22 | Siemens Ag | Differenzverstaerkerschaltung. |
| DE4341507C1 (de) * | 1993-12-06 | 1995-02-23 | Siemens Ag | Verstärkerstufe |
| KR100660118B1 (ko) | 2005-04-06 | 2006-12-21 | 한국과학기술원 | 차동증폭장치 및 이의 컴퓨터 시뮬레이션 모델 생성 방법 |
| US7500083B2 (en) * | 2005-08-15 | 2009-03-03 | Silicon Informatics | Accelerated processing with scheduling to configured coprocessor for molecular data type by service and control coprocessor upon analysis of software code |
| WO2011152896A1 (en) * | 2010-02-12 | 2011-12-08 | Newlans, Inc. | Broadband analog radio-frequency components |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5639728B2 (ja) * | 1975-03-20 | 1981-09-16 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3706937A (en) * | 1970-12-03 | 1972-12-19 | Nat Semiconductor Corp | Gain controlled amplifier for integrated circuit applications |
| DE2230431C3 (de) * | 1972-06-22 | 1982-12-16 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur symmetrischen Ansteuerung eines Differenzverstärkers |
| US3936731A (en) * | 1974-11-14 | 1976-02-03 | Rca Corporation | Amplifier with fast recovery after input signal overswing |
| JPS52153651A (en) * | 1976-06-17 | 1977-12-20 | Sony Corp | Gain changing circuit |
| DE2908741C2 (de) * | 1979-03-06 | 1983-07-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | HF-Breitbandverstärker |
| JPS5754409A (en) * | 1980-09-18 | 1982-03-31 | Toshiba Corp | Signal interruption circuit |
-
1982
- 1982-02-09 DE DE19823204430 patent/DE3204430A1/de not_active Withdrawn
-
1983
- 1983-01-21 EP EP83100538A patent/EP0085872B1/de not_active Expired
- 1983-01-21 DE DE8383100538T patent/DE3363218D1/de not_active Expired
- 1983-01-21 AT AT83100538T patent/ATE19567T1/de not_active IP Right Cessation
- 1983-02-03 JP JP58016865A patent/JPS58147211A/ja active Pending
- 1983-02-04 US US06/463,914 patent/US4504794A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5639728B2 (ja) * | 1975-03-20 | 1981-09-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0085872B1 (de) | 1986-04-30 |
| US4504794A (en) | 1985-03-12 |
| EP0085872A1 (de) | 1983-08-17 |
| ATE19567T1 (de) | 1986-05-15 |
| DE3204430A1 (de) | 1983-08-18 |
| DE3363218D1 (en) | 1986-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475343A (en) | Class AB complementary output stage | |
| JP2665025B2 (ja) | 増幅器回路 | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| US3946325A (en) | Transistor amplifier | |
| US5162751A (en) | Amplifier arrangement | |
| JPS6212691B2 (ja) | ||
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JPS613511A (ja) | 差動増幅器回路 | |
| JPH07193441A (ja) | 増幅回路 | |
| JPS61214605A (ja) | 増幅回路 | |
| US4590438A (en) | Bipolar transistor circuit with FET constant current source | |
| JP2774120B2 (ja) | 増幅回路配置 | |
| JPH0362042B2 (ja) | ||
| US5122759A (en) | Class-A differential amplifier and method | |
| JPS6228087Y2 (ja) | ||
| JPH0851324A (ja) | バッファアンプ | |
| JPS59229908A (ja) | 電流反転回路 | |
| JPS6333726B2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 | |
| GB2330465A (en) | Amplifier with means for eliminating crossover distortion and integrator therefor | |
| JPH03744Y2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS63178611A (ja) | 利得制御回路 | |
| JPS6123688B2 (ja) |