JP2760679B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2760679B2 JP2760679B2 JP3212503A JP21250391A JP2760679B2 JP 2760679 B2 JP2760679 B2 JP 2760679B2 JP 3212503 A JP3212503 A JP 3212503A JP 21250391 A JP21250391 A JP 21250391A JP 2760679 B2 JP2760679 B2 JP 2760679B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input signal
- integrated circuit
- vcc
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【0001】
【産業上の利用分野】本発明は、入力信号により集積回
路を動作させるスイッチ回路を備えた半導体装置に関す
るものである。
路を動作させるスイッチ回路を備えた半導体装置に関す
るものである。
【0002】
【従来の技術】以下に、従来の入力信号により集積回路
を動作させるスイッチ回路を備えた半導体装置について
説明する。図3は従来のスイッチ回路を備えた半導体装
置を示す。図3において、1はVcc端子、2は入力端
子、3はスイッチ回路である。4はスイッチ回路3のN
PNトランジスタであり、ベースは入力端子2に接続さ
れ、コレクタは抵抗5を介してVccラインに接続され、
エミッタは抵抗6を介してGNDに接続されている。7
はトランジスタ1がONの状態、つまりスイッチ回路3
の動作状態で動作する集積回路である。8はVccライン
のライン抵抗である。
を動作させるスイッチ回路を備えた半導体装置について
説明する。図3は従来のスイッチ回路を備えた半導体装
置を示す。図3において、1はVcc端子、2は入力端
子、3はスイッチ回路である。4はスイッチ回路3のN
PNトランジスタであり、ベースは入力端子2に接続さ
れ、コレクタは抵抗5を介してVccラインに接続され、
エミッタは抵抗6を介してGNDに接続されている。7
はトランジスタ1がONの状態、つまりスイッチ回路3
の動作状態で動作する集積回路である。8はVccライン
のライン抵抗である。
【0003】図4は図3の動作を説明するための具体的
な動作タイミング図である。図4において、9は入力端
子2にあたえる入力信号の動作タイミング、10はスイッ
チ回路3と集積回路7に流れる消費電流(Icc)の動作
タイミング、11はライン抵抗8を通過後のVcc電圧の動
作タイミングをそれぞれ示す。
な動作タイミング図である。図4において、9は入力端
子2にあたえる入力信号の動作タイミング、10はスイッ
チ回路3と集積回路7に流れる消費電流(Icc)の動作
タイミング、11はライン抵抗8を通過後のVcc電圧の動
作タイミングをそれぞれ示す。
【0004】このように構成された半導体装置について
説明する。まず、Vcc端子1にスイッチ回路3と集積回
路7の動作する電圧を与える。次に、入力端子2に図4
の入力信号9を与える。入力信号9がローレベルの状態
のときは、トランジスタ4が遮断状態になり、スイッチ
回路3が遮断状態になって集積回路7が停止状態にな
る。次に、入力信号9がハイレベルの状態のときは、ト
ランジスタ4が動作状態になりスイッチ回路3が動作状
態になって集積回路7が動作状態になる。このとき消費
電流10が発生し、Vcc端子1よりライン抵抗8を通過後
のVcc電圧11がライン抵抗8により電圧降下して図4の
ようなVccによる集積回路動作区間の状態になる。
説明する。まず、Vcc端子1にスイッチ回路3と集積回
路7の動作する電圧を与える。次に、入力端子2に図4
の入力信号9を与える。入力信号9がローレベルの状態
のときは、トランジスタ4が遮断状態になり、スイッチ
回路3が遮断状態になって集積回路7が停止状態にな
る。次に、入力信号9がハイレベルの状態のときは、ト
ランジスタ4が動作状態になりスイッチ回路3が動作状
態になって集積回路7が動作状態になる。このとき消費
電流10が発生し、Vcc端子1よりライン抵抗8を通過後
のVcc電圧11がライン抵抗8により電圧降下して図4の
ようなVccによる集積回路動作区間の状態になる。
【0005】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、スイッチ回路3と集積回路7による消費
電流10により、図4の動作タイミング図のように入力信
号9がVcc電圧11に影響を与え、図示してはいないが、
GNDにも同様に影響を与える。そのため、オフセット
およびバイアス回路などに入力信号が影響し、他の回路
の誤動作が発生しやすいという問題を有していた。
来の構成では、スイッチ回路3と集積回路7による消費
電流10により、図4の動作タイミング図のように入力信
号9がVcc電圧11に影響を与え、図示してはいないが、
GNDにも同様に影響を与える。そのため、オフセット
およびバイアス回路などに入力信号が影響し、他の回路
の誤動作が発生しやすいという問題を有していた。
【0006】本発明は上記従来の問題を解決するもの
で、入力信号9がどのような状態でも回路の消費電流が
一定となり、入力信号9による他の回路の誤動作を防ぐ
ことを可能にする半導体装置を提供することを目的とす
るものである。
で、入力信号9がどのような状態でも回路の消費電流が
一定となり、入力信号9による他の回路の誤動作を防ぐ
ことを可能にする半導体装置を提供することを目的とす
るものである。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、集積回路が停止時に動作しか
つ集積回路の消費電流と同じ電流を消費するダミーの回
路を設けたものである。
に本発明の半導体装置は、集積回路が停止時に動作しか
つ集積回路の消費電流と同じ電流を消費するダミーの回
路を設けたものである。
【0008】
【作用】この構成により、入力信号がどのような状態で
も回路の消費電流が同じであるため、VccおよびGND
に入力信号が影響を与えず、オフセットおよびバイアス
が一定となるため他の回路の誤動作を防ぐことができ
る。
も回路の消費電流が同じであるため、VccおよびGND
に入力信号が影響を与えず、オフセットおよびバイアス
が一定となるため他の回路の誤動作を防ぐことができ
る。
【0009】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図1は本発明の一実施例における入
力信号により集積回路が動作するスイッチ回路を備えた
半導体装置を示す回路図である。
しながら説明する。図1は本発明の一実施例における入
力信号により集積回路が動作するスイッチ回路を備えた
半導体装置を示す回路図である。
【0010】図1において、1はVcc端子、2は入力端
子、3はスイッチ回路である。4はスイッチ回路3のN
PNトランジスタであり、ベースは入力端子2に接続さ
れ、コレクタは抵抗5を介してVccラインに接続され、
エミッタは抵抗6を介してGNDに接続されている。7
はトランジスタ1がONの状態、つまりスイッチ回路3
が動作状態で動作する集積回路である。8はVccライン
のライン抵抗である。これらは従来のものと同じであ
る。
子、3はスイッチ回路である。4はスイッチ回路3のN
PNトランジスタであり、ベースは入力端子2に接続さ
れ、コレクタは抵抗5を介してVccラインに接続され、
エミッタは抵抗6を介してGNDに接続されている。7
はトランジスタ1がONの状態、つまりスイッチ回路3
が動作状態で動作する集積回路である。8はVccライン
のライン抵抗である。これらは従来のものと同じであ
る。
【0011】12はダミー回路である。13はダミー回路12
のNPNトランジスタであり、ベースは入力端子2に接
続され、コレクタは抵抗14を介してVccラインに接続さ
れ、エミッタは抵抗15を介してGNDに接続されてい
る。16はダミー回路12のもう1つのNPNトランジスタ
であり、ベースはトランジスタ13のコレクタに接続さ
れ、コレクタは抵抗17を介してVccラインに接続され、
エミッタは抵抗18を介してGNDに接続されている。こ
のとき、ダミー回路12の消費電流が集積回路7の消費電
流の絶対値と等しくなるように、ダミー回路12内の定数
を設定する。
のNPNトランジスタであり、ベースは入力端子2に接
続され、コレクタは抵抗14を介してVccラインに接続さ
れ、エミッタは抵抗15を介してGNDに接続されてい
る。16はダミー回路12のもう1つのNPNトランジスタ
であり、ベースはトランジスタ13のコレクタに接続さ
れ、コレクタは抵抗17を介してVccラインに接続され、
エミッタは抵抗18を介してGNDに接続されている。こ
のとき、ダミー回路12の消費電流が集積回路7の消費電
流の絶対値と等しくなるように、ダミー回路12内の定数
を設定する。
【0012】図2は図1の動作を説明するための具体的
な動作タイミング図である。図2において、9は入力端
子2に与える入力信号の動作タイミング、10はスイッチ
回路3と集積回路7に流れる消費電流(Icc)の動作タ
イミングを示し、従来と同じである。19はダミー回路12
に流れる消費電流(ID )の動作タイミング、20はライ
ン抵抗8を通過後のVcc電圧の動作タイミング、21はV
cc電圧20に入力信号9のスイッチングノイズがかさなっ
たときの動作タイミングを示す。
な動作タイミング図である。図2において、9は入力端
子2に与える入力信号の動作タイミング、10はスイッチ
回路3と集積回路7に流れる消費電流(Icc)の動作タ
イミングを示し、従来と同じである。19はダミー回路12
に流れる消費電流(ID )の動作タイミング、20はライ
ン抵抗8を通過後のVcc電圧の動作タイミング、21はV
cc電圧20に入力信号9のスイッチングノイズがかさなっ
たときの動作タイミングを示す。
【0013】このように構成された本実施例の半導体装
置について以下その動作を説明する。まず、Vcc端子1
にスイッチ回路3と集積回路7とダミー回路12の動作す
る電圧を与える。次に、入力端子2に図2の入力信号9
を与える。入力信号9がローレベルの状態のときはトラ
ンジスタ4が遮断状態になり、スイッチ回路3が遮断状
態になって集積回路7が停止状態になる。同様に入力信
号9がローレベルの状態のときは、トランジスタ13が遮
断状態になってトランジスタ16が動作状態になり、ダミ
ー回路12が動作状態となる。このとき、ダミー回路13の
消費電流19が発生し、Vcc端子1よりライン抵抗8を通
過後のVcc電圧20がライン抵抗8により電圧降下が発生
する。次に、入力信号9がハイレベルの状態のときはト
ランジスタ4が動作状態になり、スイッチ回路3が動作
状態になって集積回路7が動作状態になる。このとき消
費電流10が発生し、Vcc端子よりライン抵抗8を通過後
のVcc電圧20がライン抵抗8により電圧降下が発生す
る。同様に入力信号9がハイレベルの状態のときは、ト
ランジスタ13が動作状態になっているため、トランジス
タ16が遮断状態になり、ダミー回路12が停止状態とな
る。
置について以下その動作を説明する。まず、Vcc端子1
にスイッチ回路3と集積回路7とダミー回路12の動作す
る電圧を与える。次に、入力端子2に図2の入力信号9
を与える。入力信号9がローレベルの状態のときはトラ
ンジスタ4が遮断状態になり、スイッチ回路3が遮断状
態になって集積回路7が停止状態になる。同様に入力信
号9がローレベルの状態のときは、トランジスタ13が遮
断状態になってトランジスタ16が動作状態になり、ダミ
ー回路12が動作状態となる。このとき、ダミー回路13の
消費電流19が発生し、Vcc端子1よりライン抵抗8を通
過後のVcc電圧20がライン抵抗8により電圧降下が発生
する。次に、入力信号9がハイレベルの状態のときはト
ランジスタ4が動作状態になり、スイッチ回路3が動作
状態になって集積回路7が動作状態になる。このとき消
費電流10が発生し、Vcc端子よりライン抵抗8を通過後
のVcc電圧20がライン抵抗8により電圧降下が発生す
る。同様に入力信号9がハイレベルの状態のときは、ト
ランジスタ13が動作状態になっているため、トランジス
タ16が遮断状態になり、ダミー回路12が停止状態とな
る。
【0014】以上のように本実施例によれば、ダミー回
路12を設置したことにより、入力信号の9の有無に関係
なく、消費電流が一定になり、Vcc電圧20は図2のよう
になる。これにより入力信号9がVccおよびGNDに影
響を与えず、さらにオフセットおよびバイアスが一定と
なり、他の回路の誤動作を防ぐことができる。ただし、
位相のずれなどで図2のVcc電圧21のようなスイッチン
グノイズが発生するおそれがあるが、スイッチングノイ
ズは、幅の細いパルスであるから比較的小さな容量を付
加することで除去することができる。
路12を設置したことにより、入力信号の9の有無に関係
なく、消費電流が一定になり、Vcc電圧20は図2のよう
になる。これにより入力信号9がVccおよびGNDに影
響を与えず、さらにオフセットおよびバイアスが一定と
なり、他の回路の誤動作を防ぐことができる。ただし、
位相のずれなどで図2のVcc電圧21のようなスイッチン
グノイズが発生するおそれがあるが、スイッチングノイ
ズは、幅の細いパルスであるから比較的小さな容量を付
加することで除去することができる。
【0015】なお、本実施例ではダミー回路12をNPN
トランジスタで構成したが、ダミー回路の消費電流が集
積回路7の消費電流と絶対値が等しく、入力信号9に同
期しかつ集積回路の消費電流と逆位相で変動するよう
に、ダミー回路内部および定数を設定すれば他の回路で
もよい。さらに、本実施例ではバイポーラトランジスタ
を使用したが、MOSなどのトランジスタを使用しても
よいことは言うまでもない。
トランジスタで構成したが、ダミー回路の消費電流が集
積回路7の消費電流と絶対値が等しく、入力信号9に同
期しかつ集積回路の消費電流と逆位相で変動するよう
に、ダミー回路内部および定数を設定すれば他の回路で
もよい。さらに、本実施例ではバイポーラトランジスタ
を使用したが、MOSなどのトランジスタを使用しても
よいことは言うまでもない。
【0016】
【発明の効果】以上のように本発明によれば、ダミー回
路を設けることにより入力信号の変動がVccおよびGN
Dに影響を与えず、他の回路の誤動作を防ぐことができ
る。さらに、オフセットおよびバイアスが一定となり回
路動作が安定するという効果を得ることができる。
路を設けることにより入力信号の変動がVccおよびGN
Dに影響を与えず、他の回路の誤動作を防ぐことができ
る。さらに、オフセットおよびバイアスが一定となり回
路動作が安定するという効果を得ることができる。
【図1】本発明の一実施例の半導体装置の回路図であ
る。
る。
【図2】図1の動作タイミング図である。
【図3】従来の半導体装置の回路図である。
【図4】図3の動作タイミング図である。
1 Vcc端子 2 入力端子 3 スイッチ回路 4,13,16 NPNトランジスタ 7 集積回路 8 ライン抵抗 12 ダミー回路
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 27/06 H01L 27/06 311C H03K 17/16
Claims (1)
- 【請求項1】 入力信号により集積回路を動作させるス
イッチ回路と、前記集積回路の停止時に動作しかつ集積
回路の消費電流と同じ電流を消費するダミー回路とを備
え、前記入力信号の変動が他の回路に影響を与えないよ
うに構成したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3212503A JP2760679B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3212503A JP2760679B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0555467A JPH0555467A (ja) | 1993-03-05 |
JP2760679B2 true JP2760679B2 (ja) | 1998-06-04 |
Family
ID=16623746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3212503A Expired - Lifetime JP2760679B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2760679B2 (ja) |
-
1991
- 1991-08-26 JP JP3212503A patent/JP2760679B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0555467A (ja) | 1993-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06131068A (ja) | 定電圧回路 | |
US7313244B2 (en) | Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply | |
JPH0350423B2 (ja) | ||
JPH03172017A (ja) | パワーfet用適応ゲート放電回路 | |
JPH1131956A (ja) | リセット信号発生回路 | |
JP2760679B2 (ja) | 半導体装置 | |
JP3183920B2 (ja) | 半導体集積回路 | |
US5510744A (en) | Control circuit for reducing ground and power bounce from an output driver circuit | |
JP3134258B2 (ja) | 電源制御回路 | |
JPH06303117A (ja) | スタートアップ回路 | |
JP3195909B2 (ja) | 出力回路 | |
JP3440482B2 (ja) | 切替回路 | |
JP3105650B2 (ja) | 半導体集積回路装置 | |
JPS5827696B2 (ja) | デンシスイツチカイロ | |
JPS6022862A (ja) | 電源回路 | |
JP3256689B2 (ja) | 半導体集積回路 | |
JPH11142462A (ja) | オープン検出回路 | |
JP3337169B2 (ja) | バイポーラ集積回路 | |
JPH09325824A (ja) | 電源安定化回路 | |
JPH0593753A (ja) | 半導体装置の検査装置 | |
JP3109141B2 (ja) | 半導体集積回路装置の出力回路 | |
JPH0897695A (ja) | パワーオンリセット回路 | |
JPH08191240A (ja) | リセット回路 | |
JPH0514171A (ja) | 入力バツフア回路 | |
JPH07105333A (ja) | Icカード |