JP3195909B2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP3195909B2 JP3195909B2 JP00795997A JP795997A JP3195909B2 JP 3195909 B2 JP3195909 B2 JP 3195909B2 JP 00795997 A JP00795997 A JP 00795997A JP 795997 A JP795997 A JP 795997A JP 3195909 B2 JP3195909 B2 JP 3195909B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- current source
- input terminal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、出力回路に関する
もので、特に出力波形の立上がり／立下がりの電位変化
を鈍らせる出力回路に関するものである。
もので、特に出力波形の立上がり／立下がりの電位変化
を鈍らせる出力回路に関するものである。
【０００２】
【従来の技術】従来の出力回路の構成を図３に示す。こ
の出力回路はスイッチ３２ａまたは３２ｂをオン／オフ
させることによりパッド４０から外部に出力電圧を出力
するものである。
の出力回路はスイッチ３２ａまたは３２ｂをオン／オフ
させることによりパッド４０から外部に出力電圧を出力
するものである。
【０００３】今、スイッチ３２ａがオンし、スイッチ３
２ｂがオフしたものとする。すると、スイッチ３２ａを
介して電流源３１から電流がコンパレータ３７の正入力
端子に流れ、この正入力端子の接続ノードＰの電位が上
昇する。そして上記ノードＰの電位が、抵抗３５，３６
の分圧比によって決定されるノードＮの電位（基準電
位）よりも高くなると、コンパレータ３７から「Ｈ」レ
ベルの信号がＮチャネルＭＯＳトランジスタ３８のゲー
トに送られ、トランジスタ３８がオンし、パッド４０の
電位が「Ｈ」から「Ｌ」に変化し、外部に出力される。
２ｂがオフしたものとする。すると、スイッチ３２ａを
介して電流源３１から電流がコンパレータ３７の正入力
端子に流れ、この正入力端子の接続ノードＰの電位が上
昇する。そして上記ノードＰの電位が、抵抗３５，３６
の分圧比によって決定されるノードＮの電位（基準電
位）よりも高くなると、コンパレータ３７から「Ｈ」レ
ベルの信号がＮチャネルＭＯＳトランジスタ３８のゲー
トに送られ、トランジスタ３８がオンし、パッド４０の
電位が「Ｈ」から「Ｌ」に変化し、外部に出力される。
【０００４】また、パッド４０の電位が「Ｌ」レベルの
ときにスイッチ３２ａをオフし、スイッチ３２ｂをオン
させると、コンパレータ３７の正入力端子のノードＰか
らスイッチ３２ｂ、電流源３３を介して接地電源に電流
が流れ、ノードＰの電位が低下する。そして、このノー
ドＰの電位が基準電位よりも低くなると、コンパレータ
３７から「Ｌ」レベルの信号が出力され、トランジスタ
３８がオフする。これによりパッド４０の電位は「Ｌ」
から「Ｈ」に変化し、外部に出力される。
ときにスイッチ３２ａをオフし、スイッチ３２ｂをオン
させると、コンパレータ３７の正入力端子のノードＰか
らスイッチ３２ｂ、電流源３３を介して接地電源に電流
が流れ、ノードＰの電位が低下する。そして、このノー
ドＰの電位が基準電位よりも低くなると、コンパレータ
３７から「Ｌ」レベルの信号が出力され、トランジスタ
３８がオフする。これによりパッド４０の電位は「Ｌ」
から「Ｈ」に変化し、外部に出力される。
【０００５】図３において、出力をコンデンサ３９を介
してコンパレータ３７の正入力端子に帰還させているの
は、立上がりおよび立下がりを鈍らせてパッド４０から
出力された信号がインダクタ５０によって生じる逆起電
圧のオーバーシュートやアンダーシュートを防止するた
めである。
してコンパレータ３７の正入力端子に帰還させているの
は、立上がりおよび立下がりを鈍らせてパッド４０から
出力された信号がインダクタ５０によって生じる逆起電
圧のオーバーシュートやアンダーシュートを防止するた
めである。
【０００６】また、ダイオード３４ａはノードＰの電位
を基準電位よりも所定値高い値にクランプし、ダイオー
ド３４ｂはノードＰの電位を基準電位よりも所定値低い
値にクランプし、各ダイオードのＶＦ分だけノードＰの
レベルを狭めて遅れ対策を行っている。
を基準電位よりも所定値高い値にクランプし、ダイオー
ド３４ｂはノードＰの電位を基準電位よりも所定値低い
値にクランプし、各ダイオードのＶＦ分だけノードＰの
レベルを狭めて遅れ対策を行っている。
【０００７】
【発明が解決しようとする課題】一般に電流源は飽和領
域まで動作するため、上述のような従来の出力回路にお
いては、スイッチ３２ａがオンになったとき、すなわ
ち、パッド４０から出力される波形が立下がるときに
は、図４（ｂ）に示すようにコンデンサ３９及び電流源
３１の時定数分の遅れ時間が発生し、スイッチ３２ｂが
オンになったとき、すなわちパッド４０からの出力波形
が立上がるときには、図４（ａ）に示すようにコンデン
サ３９及び電流源３３の時定数分の遅れが発生する。な
お、図４（ａ）は図３に示す従来の出力回路において、
立上がりのステップ入力６１が入力された場合、すなわ
ちスイッチ３２ｂがオンになった場合のパッド４０から
の出力７１をシミュレーションによって求めたグラフで
あり、図４（ｂ）は、立下がりのステップ入力６３が入
力された場合、すなわちスイッチ３２ａがオンになった
場合のパッド４０からの出力波形７３をシミュレーショ
ンによって求めたグラフである。
域まで動作するため、上述のような従来の出力回路にお
いては、スイッチ３２ａがオンになったとき、すなわ
ち、パッド４０から出力される波形が立下がるときに
は、図４（ｂ）に示すようにコンデンサ３９及び電流源
３１の時定数分の遅れ時間が発生し、スイッチ３２ｂが
オンになったとき、すなわちパッド４０からの出力波形
が立上がるときには、図４（ａ）に示すようにコンデン
サ３９及び電流源３３の時定数分の遅れが発生する。な
お、図４（ａ）は図３に示す従来の出力回路において、
立上がりのステップ入力６１が入力された場合、すなわ
ちスイッチ３２ｂがオンになった場合のパッド４０から
の出力７１をシミュレーションによって求めたグラフで
あり、図４（ｂ）は、立下がりのステップ入力６３が入
力された場合、すなわちスイッチ３２ａがオンになった
場合のパッド４０からの出力波形７３をシミュレーショ
ンによって求めたグラフである。
【０００８】このように従来の出力回路においては出力
電圧が表われるまでに時間の遅れが生じ、この出力を受
ける半導体集積回路装置が誤動作する可能性があるとい
う問題があった。
電圧が表われるまでに時間の遅れが生じ、この出力を受
ける半導体集積回路装置が誤動作する可能性があるとい
う問題があった。
【０００９】本発明は上記事情を考慮してなされたもの
であって、遅れを可及的に小さくすることのできる出力
回路を提供することを目的とする。
であって、遅れを可及的に小さくすることのできる出力
回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明による出力回路の
第１の態様は、各々の一端が第１の電源に接続された第
１および第２の電流源と、各々の一端が第２の電源に接
続された第３および第４の電流源と、負入力端子に基準
電位を受ける出力コンパレータと、外部からの指令信号
に基づいて前記出力コンパレータの正入力端子を、前記
第１の電流源の他端に接続するかまたは前記第３の電流
源の他端に接続する第１のスイッチ回路と、前記出力コ
ンパレータの正入力端子および負入力端子の電位に基づ
いて前記正入力端子を前記第２の電流源の他端に接続す
るかまたは前記第４の電流源の他端に接続する第２のス
イッチ回路と、一端が出力パッドに接続され、他端が前
記第２の電源に接続され、前記出力コンパレータの出力
に基づいて開閉動作するスイッチ素子と、一端が前記出
力パッドに接続され、他端が前記出力コンパレータの正
入力端子に接続されたコンデンサとを備えていることを
特徴とする。
第１の態様は、各々の一端が第１の電源に接続された第
１および第２の電流源と、各々の一端が第２の電源に接
続された第３および第４の電流源と、負入力端子に基準
電位を受ける出力コンパレータと、外部からの指令信号
に基づいて前記出力コンパレータの正入力端子を、前記
第１の電流源の他端に接続するかまたは前記第３の電流
源の他端に接続する第１のスイッチ回路と、前記出力コ
ンパレータの正入力端子および負入力端子の電位に基づ
いて前記正入力端子を前記第２の電流源の他端に接続す
るかまたは前記第４の電流源の他端に接続する第２のス
イッチ回路と、一端が出力パッドに接続され、他端が前
記第２の電源に接続され、前記出力コンパレータの出力
に基づいて開閉動作するスイッチ素子と、一端が前記出
力パッドに接続され、他端が前記出力コンパレータの正
入力端子に接続されたコンデンサとを備えていることを
特徴とする。
【００１１】また本発明による出力回路の第２の態様
は、第１の態様の出力回路において、前記スイッチ素子
はドレインが前記出力パッドに接続され、ソースが前記
第２の電源に接続され、ゲートが前記出力コンパレータ
の出力端子に接続されるＭＯＳトランジスタであること
を特徴とする。
は、第１の態様の出力回路において、前記スイッチ素子
はドレインが前記出力パッドに接続され、ソースが前記
第２の電源に接続され、ゲートが前記出力コンパレータ
の出力端子に接続されるＭＯＳトランジスタであること
を特徴とする。
【００１２】また本発明による出力回路の第３の態様
は、第１の態様の出力回路において、前記スイッチ素子
は、コレクタが前記出力パッドに接続され、エミッタが
前記第２の電源に接続され、ベースが前記出力コンパレ
ータの出力端子に接続されるハイポーラトランジスタで
あることを特徴とする。
は、第１の態様の出力回路において、前記スイッチ素子
は、コレクタが前記出力パッドに接続され、エミッタが
前記第２の電源に接続され、ベースが前記出力コンパレ
ータの出力端子に接続されるハイポーラトランジスタで
あることを特徴とする。
【００１３】また本発明による出力回路の第４の態様
は、第１乃至第３の態様のいずれかの出力回路におい
て、前記第２のスイッチ回路は、前記出力コンパレータ
の正入力端子および負入力端子の電位を入力信号とする
コンパレータと、このコンパレータの出力に基づいて前
記出力コンパレータの正入力端子を、前記第２の電流源
の他端に接続するかまたは前記第４の電流源の他端に接
続するスイッチとを備えていることを特徴とする。
は、第１乃至第３の態様のいずれかの出力回路におい
て、前記第２のスイッチ回路は、前記出力コンパレータ
の正入力端子および負入力端子の電位を入力信号とする
コンパレータと、このコンパレータの出力に基づいて前
記出力コンパレータの正入力端子を、前記第２の電流源
の他端に接続するかまたは前記第４の電流源の他端に接
続するスイッチとを備えていることを特徴とする。
【００１４】
【発明の実施の形態】本発明による出力回路の一実施の
形態の構成を図１に示す。この実施の形態の出力回路
は、オープンドレイン出力回路電流であって、電流源
２、スイッチ３ａ，３ｂ、および電流源４からなる第１
の直列回路と、電流源６、スイッチ７ａ，７ｂおよび電
流源８からなる第２の直列回路と、直接に接続された抵
抗９，１０からなる基準電位発生回路と、コンパレータ
１１ａ，１１ｂと、出力コンパレータ１２と、Ｎチャネ
ルＭＯＳトランジスタ１３と、コンデンサ１４と、出力
パッド１６とを備えている。
形態の構成を図１に示す。この実施の形態の出力回路
は、オープンドレイン出力回路電流であって、電流源
２、スイッチ３ａ，３ｂ、および電流源４からなる第１
の直列回路と、電流源６、スイッチ７ａ，７ｂおよび電
流源８からなる第２の直列回路と、直接に接続された抵
抗９，１０からなる基準電位発生回路と、コンパレータ
１１ａ，１１ｂと、出力コンパレータ１２と、Ｎチャネ
ルＭＯＳトランジスタ１３と、コンデンサ１４と、出力
パッド１６とを備えている。
【００１５】第１の直列回路の一端（電流源２側）は電
源Ｖｃｃに接続され、他端（電流源４側）は接地電源に
接続されている。また同様に第２の直列回路の一端（電
流源６側）は電源Ｖｃｃに接続され、他端（電流源８
側）は接地電源に接続されている。スイッチ３ａ，３ｂ
の両方がオンになることはなく、一方がオンならば他方
がオフであり、一方がオフならば他方はオンとなる。
源Ｖｃｃに接続され、他端（電流源４側）は接地電源に
接続されている。また同様に第２の直列回路の一端（電
流源６側）は電源Ｖｃｃに接続され、他端（電流源８
側）は接地電源に接続されている。スイッチ３ａ，３ｂ
の両方がオンになることはなく、一方がオンならば他方
がオフであり、一方がオフならば他方はオンとなる。
【００１６】スイッチ７ａはコンパレータ１１ａの出力
に基づいてオン、オフし、スイッチ７ｂはコンパレータ
１１ｂの出力に基づいてオン、オフする。スイッチ３
ａ，３ｂの共通接続ノードおよびスイッチ７ａ，７ｂの
共通接続ノードは出力コンパレータ１２の正入力端子に
接続されている。
に基づいてオン、オフし、スイッチ７ｂはコンパレータ
１１ｂの出力に基づいてオン、オフする。スイッチ３
ａ，３ｂの共通接続ノードおよびスイッチ７ａ，７ｂの
共通接続ノードは出力コンパレータ１２の正入力端子に
接続されている。
【００１７】直列接続された抵抗９，１０からなる基準
電位発生回路の一端は電源Ｖｃｃに接続され、他端は接
地電源に接続されている。そして抵抗９と抵抗１０の共
通接続ノードが出力コンパレータ１２の負入力端子に接
続されている。
電位発生回路の一端は電源Ｖｃｃに接続され、他端は接
地電源に接続されている。そして抵抗９と抵抗１０の共
通接続ノードが出力コンパレータ１２の負入力端子に接
続されている。
【００１８】コンパレータ１１ａ，１１ｂは出力コンパ
レータ１２の入力電圧を受ける。トランジスタ１３のゲ
ートは出力コンパレータ１２の出力端子に接続されソー
スは接地電源に接続され、ドレインは出力パッド１６に
接続されている。また、トランジスタ１３のドレインと
出力コンパレータ１２の正入力端子の間にはコンデンサ
１４が設けられている。また出力パッド１６はインダク
タ２０を介して電源Ｖｃｃに接続されている。なお、図
中インダクタ２０は本実施の形態の出力回路に外づけで
接続されている。
レータ１２の入力電圧を受ける。トランジスタ１３のゲ
ートは出力コンパレータ１２の出力端子に接続されソー
スは接地電源に接続され、ドレインは出力パッド１６に
接続されている。また、トランジスタ１３のドレインと
出力コンパレータ１２の正入力端子の間にはコンデンサ
１４が設けられている。また出力パッド１６はインダク
タ２０を介して電源Ｖｃｃに接続されている。なお、図
中インダクタ２０は本実施の形態の出力回路に外づけで
接続されている。
【００１９】次にこの実施の形態の出力回路の動作を説
明する。今、スイッチ３ａがオフからオンに、スイッチ
３ｂがオンからオフになると、スイッチ３ａを介して電
流源２から出力コンパレータ１２の正入力端子に電流が
流れ、コンデンサ１４を充電する。このとき、コンパレ
ータ１１ａによってスイッチ７ａをオンさせ、電流源６
からも出力コンパレータ１２の出力端子に電流を流し、
コンデンサ１４を充電させる。
明する。今、スイッチ３ａがオフからオンに、スイッチ
３ｂがオンからオフになると、スイッチ３ａを介して電
流源２から出力コンパレータ１２の正入力端子に電流が
流れ、コンデンサ１４を充電する。このとき、コンパレ
ータ１１ａによってスイッチ７ａをオンさせ、電流源６
からも出力コンパレータ１２の出力端子に電流を流し、
コンデンサ１４を充電させる。
【００２０】すると出力コンパレータ１２の正入力端子
の接続ノードＰの電位が上昇する。そしてこのノードＰ
の電位が基準電位発生回路から出力される基準電位（ノ
ードＮの電位）よりも高くなると、出力コンパレータ１
２から「Ｈ」レベルの信号がトランジスタ１３のゲート
に送られる。これによりトランジスタ１３がオンし、出
力パッド１６の電位が「Ｈ」から「Ｌ」に変化し、外部
に出力される。すなわち出力パッド１６から外部に図２
（ｂ）に示すように立下がりの出力波形が出力される。
なお、この図２（ｂ）は、立下がりのステップ入力２６
が入力された場合、すなわちスイッチ３ａがオフからオ
ンになった場合の出力パッド１６からの電位をシミュレ
ーションによって求めたグラフである。この図２（ｂ）
から分かるように従来の場合と異なり出力電圧が現れる
までの時間遅れがない。
の接続ノードＰの電位が上昇する。そしてこのノードＰ
の電位が基準電位発生回路から出力される基準電位（ノ
ードＮの電位）よりも高くなると、出力コンパレータ１
２から「Ｈ」レベルの信号がトランジスタ１３のゲート
に送られる。これによりトランジスタ１３がオンし、出
力パッド１６の電位が「Ｈ」から「Ｌ」に変化し、外部
に出力される。すなわち出力パッド１６から外部に図２
（ｂ）に示すように立下がりの出力波形が出力される。
なお、この図２（ｂ）は、立下がりのステップ入力２６
が入力された場合、すなわちスイッチ３ａがオフからオ
ンになった場合の出力パッド１６からの電位をシミュレ
ーションによって求めたグラフである。この図２（ｂ）
から分かるように従来の場合と異なり出力電圧が現れる
までの時間遅れがない。
【００２１】一方、スイッチ３ａがオンからオフに、ス
イッチ３ｂがオフからオンになると、出力コンパレータ
１２の出力端子からスイッチ３ｂ、電流源４を介して接
地電源に電流が流れ、コンデンサ１４が放電される。こ
のとき、コンパレータ１１ｂによってスイッチ７ｂをオ
ンさせ、電流源８からもコンデンサ１４を放電させる。
イッチ３ｂがオフからオンになると、出力コンパレータ
１２の出力端子からスイッチ３ｂ、電流源４を介して接
地電源に電流が流れ、コンデンサ１４が放電される。こ
のとき、コンパレータ１１ｂによってスイッチ７ｂをオ
ンさせ、電流源８からもコンデンサ１４を放電させる。
【００２２】すると、出力コンパレータ１２の出力端子
の接続ノードＰの電位が下降する。そしてこのノードＰ
の電位が基準電位（ノードＮの電位）よりも低くなる
と、出力コンパレータ１２から「Ｌ」レベルの信号がト
ランジスタ１３のゲートに送られる。
の接続ノードＰの電位が下降する。そしてこのノードＰ
の電位が基準電位（ノードＮの電位）よりも低くなる
と、出力コンパレータ１２から「Ｌ」レベルの信号がト
ランジスタ１３のゲートに送られる。
【００２３】これによりトランジスタ１３がオフし、出
力パッド１６の電位が「Ｌ」から「Ｈ」に変化し、外部
に出力される。すなわち出力パッド１６から外部に図２
（ａ）に示すように立上がりの出力波が出力される。な
お、この図２（ａ）は、立上がりのステップ入力２３が
入力された場合、すなわちスイッチ３ｂがオフからオフ
になった場合の出力パッド１６からの電位をシミュレー
ションによって求めたグラフである。この図２（ａ）か
ら分かるように従来の場合と異なり、遅れがない。
力パッド１６の電位が「Ｌ」から「Ｈ」に変化し、外部
に出力される。すなわち出力パッド１６から外部に図２
（ａ）に示すように立上がりの出力波が出力される。な
お、この図２（ａ）は、立上がりのステップ入力２３が
入力された場合、すなわちスイッチ３ｂがオフからオフ
になった場合の出力パッド１６からの電位をシミュレー
ションによって求めたグラフである。この図２（ａ）か
ら分かるように従来の場合と異なり、遅れがない。
【００２４】以上説明したように本実施の形態によれ
ば、出力波形の立上がり時には、電流源４ばかりでな
く、電流源８によってもコンデンサ１４を放電させるこ
とによりノードＰの電位が電源電位Ｖｃｃから基準電位
に達するまでの速さを速くすることが可能となり、また
出力波形の立下がり時には電流源２ばかりでなく電流源
６によってもコンデンサを充電させることにより、ノー
ドＰの電位が接地電位から基準電位に達するまでの速さ
を早くすることが可能となる。これにより、従来の場合
に比べて遅れを可及的に小さくすることができる。電流
源６および電流源８は、各基準レベルに達した所で各コ
ンパレータ（１１ａ，１１ｂ）により各スイッチ（７
ａ，７ｂ）によりオフさせ、出力波形の傾きはコンデン
サ１４と電流源２および電流源４の時定数で決めること
ができる。
ば、出力波形の立上がり時には、電流源４ばかりでな
く、電流源８によってもコンデンサ１４を放電させるこ
とによりノードＰの電位が電源電位Ｖｃｃから基準電位
に達するまでの速さを速くすることが可能となり、また
出力波形の立下がり時には電流源２ばかりでなく電流源
６によってもコンデンサを充電させることにより、ノー
ドＰの電位が接地電位から基準電位に達するまでの速さ
を早くすることが可能となる。これにより、従来の場合
に比べて遅れを可及的に小さくすることができる。電流
源６および電流源８は、各基準レベルに達した所で各コ
ンパレータ（１１ａ，１１ｂ）により各スイッチ（７
ａ，７ｂ）によりオフさせ、出力波形の傾きはコンデン
サ１４と電流源２および電流源４の時定数で決めること
ができる。
【００２５】なお、上記実施の形態においては、トラン
ジスタ１３がＮチャネルＭＯＳトランジスタであるオー
プンドレン出力回路について説明したが、トランジスタ
１３がＮＰＮ型バイポーラトランジスタであるオープン
コレクタ出力回路であっても同様の効果を有することは
言うまでもない。
ジスタ１３がＮチャネルＭＯＳトランジスタであるオー
プンドレン出力回路について説明したが、トランジスタ
１３がＮＰＮ型バイポーラトランジスタであるオープン
コレクタ出力回路であっても同様の効果を有することは
言うまでもない。
【００２６】
【発明の効果】以上述べたように本発明によれば、出力
波形の立上がり／立下がりの電位変化を鈍らせる出力回
路における出力電圧の発生の時間の遅れを可及的に小さ
くすることができる。
波形の立上がり／立下がりの電位変化を鈍らせる出力回
路における出力電圧の発生の時間の遅れを可及的に小さ
くすることができる。
【図１】本発明による出力回路の一実施の形態の構成を
示す回路図。
示す回路図。
【図２】図１に示す回路の回路動作のシミュレーション
結果を示すグラフ。
結果を示すグラフ。
【図３】従来の出力回路の構成を示す回路図。
【図４】図３に示す回路の回路動作のシミュレーション
結果を示すグラフ。
結果を示すグラフ。
２ 電流源 ３ａ，３ｂ スイッチ ４ 電流源 ６ 電流源 ７ａ，７ｂ スイッチ ８ 電流源 ９，１０ 抵抗 １１ａ，１１ｂ コンパレータ １２ 出力コンパレータ １３ ＮチャネルＭＯＳトランジスタ １４ コンデンサ １６ 出力パッド ２０ インダクタ ３１ 電流源 ３２ａ，３２ｂ スイッチ ３３ 電流源 ３４ａ，３４ｂ ダイオード ３５，３６ 抵抗 ３７ コンパレータ ３８ ＮチャネルＭＯＳトランジスタ ４０ 出力パッド ５０ インダクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田 中 隆 一 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (72)発明者 佐 野 優 神奈川県川崎市幸区堀川町580番１号 株式会社東芝 半導体システム技術セン ター内 (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/0175
Claims (4)
- 【請求項１】各々の一端が第１の電源に接続された第１
および第２の電流源と、 各々の一端が第２の電源に接続された第３および第４の
電流源と、 負入力端子に基準電位を受ける出力コンパレータと、 外部からの指令信号に基づいて前記出力コンパレータの
正入力端子を、前記第１の電流源の他端に接続するかま
たは前記第３の電流源の他端に接続する第１のスイッチ
回路と、 前記出力コンパレータの正入力端子および負入力端子の
電位に基づいて前記正入力端子を前記第２の電流源の他
端に接続するかまたは前記第４の電流源の他端に接続す
る第２のスイッチ回路と、 一端が出力パッドに接続され、他端が前記第２の電源に
接続され、前記出力コンパレータの出力に基づいて開閉
動作するスイッチ素子と、 一端が出力パッドに接続され、他端が前記出力コンパレ
ータの正入力端子に接続されたコンデンサと、 を備えていることを特徴とする出力回路。 - 【請求項２】前記スイッチ素子はドレインが前記出力パ
ッドに接続され、ソースが前記第２の電源に接続され、
ゲートが前記出力コンパレータの出力端子に接続される
ＭＯＳトランジスタであることを特徴とする請求項１記
載の出力回路。 - 【請求項３】前記スイッチ素子は、コレクタが前記出力
パッドに接続され、エミッタが前記第２の電源に接続さ
れ、ベースが前記出力コンパレータの出力端子に接続さ
れるハイポーラトランジスタであることを特徴とする請
求項１記載の出力回路。 - 【請求項４】前記第２のスイッチ回路は、前記出力コン
パレータの正入力端子および負入力端子の電位を入力信
号とするコンパレータと、このコンパレータの出力に基
づいて前記出力コンパレータの正入力端子を、前記第２
の電流源の他端に接続するかまたは前記第４の電流源の
他端に接続するスイッチとを備えていることを特徴とす
る請求項１乃至３のいずれかに記載の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00795997A JP3195909B2 (ja) | 1997-01-20 | 1997-01-20 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00795997A JP3195909B2 (ja) | 1997-01-20 | 1997-01-20 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209845A JPH10209845A (ja) | 1998-08-07 |
| JP3195909B2 true JP3195909B2 (ja) | 2001-08-06 |
Family
ID=11680035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00795997A Expired - Fee Related JP3195909B2 (ja) | 1997-01-20 | 1997-01-20 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3195909B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006058889B3 (de) * | 2006-12-04 | 2008-05-21 | Atmel Germany Gmbh | Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem |
| JP6404012B2 (ja) * | 2014-06-27 | 2018-10-10 | ローム株式会社 | 信号処理装置 |
-
1997
- 1997-01-20 JP JP00795997A patent/JP3195909B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209845A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| JPH11500281A (ja) | Ｃｍｏｓパワーオンリセット回路 | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| EP0463854A1 (en) | Clocked driver circuit | |
| US5930129A (en) | Power on reset circuit | |
| JP2623918B2 (ja) | 出力バッファ回路 | |
| JPS5951177B2 (ja) | オ−トクリア信号発生回路 | |
| US7313244B2 (en) | Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply | |
| US7075335B2 (en) | Level shifter | |
| JP3195909B2 (ja) | 出力回路 | |
| JPS61169020A (ja) | Ｔｔｌ型ゲート用可変スピードアツプ回路 | |
| US5068550A (en) | ECL-TTL signal level converter | |
| US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
| IE53407B1 (en) | Transistor circuit | |
| JP2944277B2 (ja) | バッファ回路 | |
| KR100452176B1 (ko) | 전류원-숏회로 | |
| JP3647302B2 (ja) | パワーオンリセット回路及び、これを備えた集積回路装置 | |
| JPH07288463A (ja) | ＢｉＣＭＯＳ半導体集積回路 | |
| KR920004925B1 (ko) | 잡음뮤팅 및 정전압 제어회로 | |
| JP2872079B2 (ja) | 半導体装置 | |
| JP2544157B2 (ja) | 半導体集積回路装置 | |
| JPS6243367B2 (ja) | ||
| JPS5834514Y2 (ja) | Ｍｏｓ自動リセツト回路 | |
| JPH0234211B2 (ja) | ||
| JP3847787B2 (ja) | 電流ワンショット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090601 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |