DE102006058889B3 - Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem - Google Patents

Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem Download PDF

Info

Publication number
DE102006058889B3
DE102006058889B3 DE102006058889A DE102006058889A DE102006058889B3 DE 102006058889 B3 DE102006058889 B3 DE 102006058889B3 DE 102006058889 A DE102006058889 A DE 102006058889A DE 102006058889 A DE102006058889 A DE 102006058889A DE 102006058889 B3 DE102006058889 B3 DE 102006058889B3
Authority
DE
Germany
Prior art keywords
signals
frequency noise
high frequency
edge
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006058889A
Other languages
English (en)
Inventor
Axel Dr.-Ing. Pannwitz
Fred Dipl.-Ing. Liebermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Priority to DE102006058889A priority Critical patent/DE102006058889B3/de
Priority to JP2009539647A priority patent/JP2010512081A/ja
Priority to CN2007800492288A priority patent/CN101584169B/zh
Priority to PCT/EP2007/010401 priority patent/WO2008067956A2/de
Priority to KR1020097014009A priority patent/KR20090086467A/ko
Priority to US11/950,361 priority patent/US8054911B2/en
Application granted granted Critical
Publication of DE102006058889B3 publication Critical patent/DE102006058889B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14Multichannel or multilink protocols
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027Measuring means of, e.g. currents through or voltages across the switch
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • H04L25/0286Provision of wave shaping within the driver
    • H04L25/0288Provision of wave shaping within the driver the shape being matched to the transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)
  • Small-Scale Networks (AREA)
  • Noise Elimination (AREA)
  • Logic Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Flankenformung von Signalen und einen Sender-/Empfänger-Baustein für ein Bussystem. Der Sender-/Empfänger-Baustein (TR) für ein Bussystem umfasst einen Treibertransistor (T1), der zwischen eine Busleitung (BL) des Bussystems und ein Bezugspotential (GND) einzuschleifen ist und der zum Ausgeben von Signalen (UBL) auf der Busleitung (BL) dient, eine Ansteuereinheit (AE) für den Treibertransistor (T1), einen Hochfrequenzstörungsdetektor (HFD), der derart ausgebildet ist, dass er einen Hochfrequenz-Störpegel auf der Busleitung (BL) des Bussystems ermittelt, wobei die Ansteuereinheit (AE) derart ausgebildet ist, dass sie in Abhängigkeit von dem ermittelten Hochfrequenz-Störpegel den Treibertransistor (T1) derart ansteuert, dass eine Flankensteilheit der ausgegebenen Signale (UBL) zunimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung (BL) zunimmt, und eine Flankensteilheit der ausgegebenen Signale (UBL) abnimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung (BL) abnimmt. Verwendung beispielsweise für Bussysteme.

Description

  • Die Erfindung betrifft ein Verfahren zur Flankenformung von Signalen und einen Sender-/Empfänger-Baustein für ein Bussystem.
  • In ungeschirmten Bussystemen werden zum Verringern von hochfrequenten Störabstrahlungen Flanken von zu übertragenden Signalen mittels Sender-/Empfänger-Bausteinen geformt, die zur Signalübertragung verwendet werden. Die Sender-/Empfänger-Bausteine werden auch als Transceiver oder Bustreiber bezeichnet. Wenn die Flankensteilheit der auf den Bus ausgegebenen Signale abnimmt, nimmt entsprechend auch die durch die Signale verursachte Störabstrahlung ab.
  • Bei geringer Flankensteilheit nimmt jedoch die Empfindlichkeit gegenüber eingekoppelten hochfrequenten Störsignalen zu. Dies liegt einerseits daran, dass bei einer langsamen Signalflanke bei Anwesenheit hochfrequenter Störungen ein Signalempfänger mehrfach zwischen unterschiedlichen Logikpegeln umschalten kann, da die den Logikpegeln zugeordneten Signalschwellen beim langsamen Ansteigen bzw. Fallen mehrfach über- bzw. unterschritten werden. Ein weiterer Grund liegt in der Störempfindlichkeit der Flankenformschaltungen der Sender-/Empfänger-Bausteine.
  • Die DE 199 45 432 A1 zeigt eine Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung.
  • Die DE 100 38 149 A1 zeigt eine Ansteuerschaltung zur Ansteuerung eines Schalters mit unterschiedlichen Schaltflanken.
  • Die EP 1 212 833 B1 zeigt eine Treiberschaltung und ein Verfahren zum Betreiben einer Treiberschaltung.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Flankenformung von Signalen, die auf eine Busleitung eines Bussystems ausgegeben werden, und einen Sender-/Empfänger-Baustein für ein Bussystem zur Verfügung zu stellen, die eine hohe Störunempfindlichkeit des Bussystems sicherstellen.
  • Die Erfindung löst diese Aufgabe durch ein Verfahren zur Flankenformung von Signalen mit den Merkmalen des Anspruchs 1 und einen Sender-/Empfänger-Baustein mit den Merkmalen des Anspruchs 11.
  • Das Verfahren zur Flankenformung von Signalen, die auf eine Busleitung eines Bussystems ausgegeben werden, umfasst die Schritte: Ermitteln eines Hochfrequenz(HF)-Störpegels auf der Busleitung des Bussystems, Vergrößern der Flankensteilheit der ausgegebenen Signale, wenn der Hochfrequenz-Störpegel auf der Busleitung zunimmt, und Verkleinern der Flankensteilheit der ausgegebenen Signale, wenn der Hochfrequenz-Störpegel auf der Busleitung abnimmt. Beim Vorhandensein von HF-Störpegeln oder HF-Störungen nimmt erfindungsgemäß die Flankensteilheit zu, wodurch ein mehrfaches Umschalten in einem Empfänger des Signals bzw. der Signalflanke verhindert oder reduziert wird, da die Dauer der Signalflanke abnimmt.
  • In einer Weiterbildung des Verfahrens wird die Flankensteilheit kontinuierlich mit zunehmendem HF-Störpegel auf der Busleitung vergrößert. Hierzu kann beispielsweise ein Steuerstrom für einen Gate-Anschluss eines Treibertransistor, der zum Ausgeben der Signale auf der Busleitung dient, kontinuierlich mit steigendem HF-Störpegel vergrößert werden, wodurch dieser schneller oder härter zwischen einem durchgesteuerten Zustand und einem gesperrten Zustand umschaltbar ist. Alternativ wird die Flankensteilheit stufenweise von einem ersten Flankensteilheitswert auf mindestens einen zweiten Flankensteilheitswert vergrößert, wenn der HF-Störpegel mindestens einen ersten Hochfrequenz-Störpegel-Schwellenwert überschreitet.
  • In einer Weiterbildung des Verfahrens werden zum Ermitteln des HF-Störpegels Frequenzen von Störsignalen in einem Frequenzbereich von 500 kHz bis 5 GHz, bevorzugt 900 kHz bis 3 GHz, besonders bevorzugt 1 MHz bis 1 GHz, berücksichtigt.
  • In einer Weiterbildung des Verfahrens umfasst das Ermitteln des HF-Störpegels ein Gleichrichten der auf der Busleitung vorhandenen hochfrequenten Störsignale. Bevorzugt umfasst das Ermitteln des HF-Störpegels weiterhin ein Filtern der gleichgerichteten hochfrequenten Störsignale, insbesondere ein Bilden eines Mittelwerts aus den gleichgerichteten hochfrequenten Störsignalen. Auf diese Weise kann der HF-Störpegel zuverlässig ermittelt werden.
  • In einer Weiterbildung des Verfahrens werden bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und/oder eine fallende Signalflanke um eine solche Zeitdauer verzögert, dass für einen Empfänger der Signale die steigende Signalflanke und/oder die fallende Signalflanke zu einem unveränderten Zeitpunkt empfangbar sind. In anderen Worten wird die Zeitdauer derart eingestellt, dass ein Empfänger die Veränderung der Flankensteilheit nicht bemerkt. Wenn bei einer Vergrößerung der Flankensteilheit das Signal nicht verzögert wird, wird in einem Empfänger ein Pegelwechsel früher detektiert, wodurch eine Timing-Spezifikation des Bussystems möglicherweise verletzt wird. Dies wird durch das Verzögern der Signalflanken wirksam verhindert. Bei abnehmender Flankensteilheit aufgrund abnehmender HF-Störpegel wird die Verzögerungszeitdauer entsprechend wieder reduziert. Hierzu wird beispielsweise bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und/oder eine fallende Signalflanke um eine Zeitdauer verzögert, so dass die Signalflanke mit vergrößerter Flankensteilheit einen Schwellenwert, der einem Logikpegel zugeordnet ist, zu einem gleichen Zeitpunkt erreicht wie die Signalflanke eines Signals mit normaler Flankensteilheit.
  • In einer Weiterbildung des Verfahrens ist das Bussystem ein Local-Interconnect-Network(LIN)-Bussystem. Hinsichtlich dessen Eigenschaften und Spezifikation sei auf die einschlägigen Normen und die einschlägige Literatur verwiesen.
  • Der erfindungsgemäße Sender-/Empfänger-Baustein für ein Bussystem umfasst einen Treibertransistor, der zwischen eine Busleitung des Bussystems und ein Bezugspotential einzuschleifen ist und der zum Ausgeben von Signalen auf der Busleitung dient, eine Ansteuereinheit für den Treibertransistor und einen Hochfrequenzstörungsdetektor. Der Hochfrequenzstörungsdetektor ist derart ausgebildet, dass er einen Hochfrequenz-Störpegel auf der Busleitung des Bussystems ermittelt. Die Ansteuereinheit ist derart ausgebildet, dass sie in Abhängigkeit von dem ermittelten Hochfrequenz-Störpegel den Treibertransistor derart ansteuert, dass eine Flankensteilheit der ausgegebenen Signale zunimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung zunimmt, und eine Flankensteilheit der ausgegebenen Signale abnimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung abnimmt.
  • In einer Weiterbildung des Sender-/Empfänger-Bausteins sind eine erste steuerbare Stromquelle, die zwischen eine Versorgungsspannung und einen Gate-Anschluss des Treibertransistors eingeschleift ist, und eine zweite steuerbare Stromquelle vorgesehen, die zwischen den Gate-Anschluss des Treibertransistors und ein Bezugspotential eingeschleift ist. Die steuerbaren Stromquellen dienen zum definierten Laden bzw. Entladen der Gate-Elektrode des Treibertransistors, wodurch beispielsweise die gewünschte Flankenform in einer Betriebsart ohne HF- Störungen erzielbar ist. Die erste und die zweite steuerbare Stromquelle können Teil der Ansteuereinheit sein und/oder von der Ansteuereinheit getrennt ausgebildet sein und nur von dieser angesteuert werden. Bevorzugt ist zwischen den Gate-Anschluss des Treibertransistors und die erste steuerbare Stromquelle und die zweite steuerbare Stromquelle ein Filter, insbesondere ein Tiefpass, zur Störungsunterdrückung eingeschleift. Der Filter verhindert, dass Störungen auf der Busleitung die Funktion der steuerbaren Stromquellen beeinflussen, da diese durch das Filter unterdrückt werden.
  • In einer Weiterbildung des Sender-/Empfänger-Bausteins umfasst dieser eine dritte steuerbare Stromquelle, die zwischen eine Versorgungsspannung und einen Gate-Anschluss des Treibertransistors eingeschleift ist, und eine vierte steuerbare Stromquelle, die zwischen den Gate-Anschluss des Treibertransistors und ein Bezugspotential eingeschleift ist, wobei die dritte steuerbare Stromquelle und die vierte steuerbare Stromquelle von der Ansteuereinheit zur Veränderung der Flankensteilheit der ausgegebenen Signale angesteuert werden. Hierbei können beispielsweise die erste und die zweite steuerbare Stromquelle eine Betriebsart ohne HF-Störungen implementieren, wobei parallel zu der ersten und der zweiten Stromquelle die dritte und die vierte Stromquelle für eine Vergrößerung der Flankensteilheit sorgen, falls HF-Störungen detektiert werden.
  • In einer Weiterbildung des Sender-/Empfänger-Bausteins umfasst dieser eine Verzögerungseinheit, die derart ausgebildet ist, dass bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und/oder eine fallende Signalflanke um eine solche Zeitdauer verzögert werden, dass für einen Empfänger der Signale die steigende Signalflanke und/oder die fallende Signalflanke zu einem unveränderten Zeitpunkt empfangbar ist. Bevorzugt ist die Verzögerungseinheit derart ausgebildet, dass sie bei einem Vergrößern der Flankensteilheit eine steigende Signalflanke und/oder eine fallende Signalflanke um eine Zeitdauer verzögert, so dass die Signalflanke mit vergrößerter Flankensteilheit einen Schwellenwert, der einem Logikpegel zugeordnet ist, zu einem gleichen Zeitpunkt erreicht wie die Signalflanke eines Signals mit normaler Flankensteilheit.
  • In einer Weiterbildung des Sender-/Empfänger-Bausteins umfasst der Hochfrequenzstörungsdetektor einen Gleichrichter, der auf der Busleitung vorhandene hochfrequente Störsignale gleichrichtet. Bevorzugt umfasst der Hochfrequenzstörungsdetektor einen Filter, der die gleichgerichteten hochfrequenten Störsignale filtert. Bevorzugt umfasst der Filter einen Mittelwertbildner, der aus den gleichgerichteten hochfrequenten Störsignalen einen Mittelwert bildet.
  • Das Bussystem ist bevorzugt ein LIN-Bussystem, wobei der Sender-/Empfänger-Baustein einen LIN-Bustreiber oder einen LIN-Transceiver bildet.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen beschrieben. Hierbei zeigt schematisch:
  • 1 ein Schaltbild eines Sender-/Empfänger-Bausteins für ein LIN-Bussystem,
  • 2 Signalverläufe von durch den Sender-/Empfänger-Baustein von 1 erzeugten Signalen und
  • 3 ein Schaltbild eines Hochfrequenzstörungsdetektors des Sender-/Empfänger-Bausteins von 1.
  • 1 zeigt ein Schaltbild eines Sender-/Empfänger-Bausteins TR für ein LIN-Bussystem. Der Sender-/Empfänger-Baustein TR umfasst einen MOS-Treibertransistor T1, der in herkömmlicher Weise seriell mit einer Verpolschutz-Diode D1 zwischen eine Busleitung BL des Bussystems und ein Bezugspotential GND eingeschleift ist und der zum Ausgeben von Signalen auf der Busleitung BL dient. Neben den gezeigten Bauelementen D1 und T1 können noch weitere, nicht gezeigte Bauelemente vorhanden sein, falls diese erforderlich sind. Es sei hierzu auch auf die LIN-Bus-Spezifikation und auf die einschlägige Literatur verwiesen.
  • Bei dem gezeigten Sender-/Empfänger-Baustein TR ist aus Gründen der Übersichtlichkeit nur der erfindungsgemäße Sendepfad dargestellt. Der Empfangspfad kann in herkömmlicher Art und Weise implementiert sein.
  • Der Sender-/Empfänger-Baustein TR umfasst einen Eingangsanschluss TX, an den beispielsweise ein Port eines nicht gezeigten Mikrocontrollers angeschlossen wird. Die an den Eingangsanschluss TX angelegten Signale werden durch den Sender-/Empfänger-Baustein TR auf den Lin-Bus ausgegeben.
  • Eine Ansteuereinheit AE dient zum Ansteuern des Treibertransistors T1. Die Ansteuereinheit AE ist derart ausgebildet, dass sie in Abhängigkeit von einem ermittelten Hochfrequenz-Störpegel auf der Busleitung BL den Treibertransistor T1 derart ansteuert, dass eine Flankensteilheit der durch den Treibertransistor T1 erzeugten Signale zunimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung BL zunimmt, und eine Flankensteilheit der erzeugten Signale abnimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung BL abnimmt.
  • Die Ansteuereinheit AE umfasst hierzu einen Hochfrequenzstörungsdetektor HFD, der derart ausgebildet ist, dass er einen Hochfrequenz-Störpegel auf der Busleitung BL des Bussystems ermittelt. Der Hochfrequenzstörungsdetektor HFD ist in dem in 1 gezeigten Ausführungs beispiel als Teil der Ansteuereinheit AE dargestellt, er kann jedoch auch getrennt von dieser angeordnet sein.
  • Die Ansteuereinheit AE umfasst weiterhin eine erste steuerbare Stromquelle SQ1, ein erstes Schaltmittel S1 und einen Tiefpassfilter TP, die seriell zwischen eine Versorgungsspannung VCC und einen Gate-Anschluss des Treibertransistors T1 eingeschleift sind. Eine zweite steuerbare Stromquelle SQ2, ein Schaltmittel S2 und der Tiefpassfilter TP sind seriell zwischen den Gate-Anschluss des Treibertransistors T1 und ein Bezugspotential GND eingeschleift. Der Tiefpassfilter TP dient zur Unterdrückung hochfrequenter Störungen auf der Busleitung BL, die über den Transistor T1, insbesondere über dessen Gate-Drain-Kapazität und dessen Gate-Source-Kapazität eingekoppelt werden. Der Tiefpassfilter TP schützt daher die gezeigte Schaltungsanordnung, insbesondere die Elemente SQ1/S1 und SQ2/S2, vor HF-Störungen auf der Busleitung BL.
  • Die Schaltmittel S1 und S2 dienen zum Abtrennen der Stromquellen SQ1 bzw. SQ2 vom Gate-Anschluss des Transistors T1 während eines Ladevorgangs bzw. während eines Entladevorgangs des Gate-Anschlusses des Transistors T1. Die Schaltmittel S1 und S2 werden in Abhängigkeit von einem am Eingangsanschluss TX anstehenden Signal UTX wechselweise geöffnet bzw. geschlossen, d.h. bei einem Ladevorgang wird das Schaltmittel S1 geschlossen und das Schaltmittel S2 wird geöffnet und bei einem Entladevorgang wird das Schaltmittel S1 geöffnet und das Schaltmittel S2 wird geschlossen, wodurch Ladung in den Gate-Anschluss des Transistors T1 transferiert bzw. Ladung aus dem Gate-Anschluss entnommen wird. Die Stromquellen SQ1 und SQ2 liefern während eines Umschaltvorgangs des Signals von einem Low- auf einen High-Pegel bzw. von einem High- auf einen Low-Pegel einen Lade- bzw. einen Entladestrom für den Gate-Anschluss des Transistors T1 derart, dass sich eine gewünschte Flankenform des auf die Busleitung BL ausgegebenen Signals ergibt, die eine nur geringe Störabstrahlung verursacht. Die Flankensteilheit der derart erzeugten bzw. ausgegebenen Signale ist hierbei vergleichsweise gering.
  • Um bei signifikanten Hochfrequenz-Störpegeln die Flankensteilheit der Signale zu vergrößern, sind eine dritte steuerbare Stromquelle SQ3 und ein Schaltmittel S3 vorgesehen, die seriell zwischen die Versorgungsspannung VCC und den Gate-Anschluss des Treibertransistor T1 eingeschleift sind. Entsprechend sind ein Schaltmittel S4 und eine vierte steuerbare Stromquelle SQ4 vorgesehen, die zwischen den Gate-Anschluss des Treibertransistors T1 und das Bezugspotential GND eingeschleift sind. Die dritte steuerbare Stromquelle SQ3 und die vierte steuerbare Stromquelle SQ4 werden von dem Hochfrequenzstörungsdetektor HFD der Ansteuereinheit AE zur Veränderung der Flankensteilheit der ausgegebenen Signale mittels eines Signals US angesteuert, d.h. eine Stromstärke eines durch die Stromquellen SQ3 bzw. SQ4 gelieferten Lade- bzw. Entladestroms wird in Abhängigkeit von dem durch den Hochfrequenzstörungsdetektor HFD detektierten HF-Störpegel gemäß dem Ansteuersignal US vergrößert bzw. verringert.
  • Die Schaltmittel S3 und S4 dienen analog zu den Schaltmitteln S1 und S2 zum Abtrennen der Stromquellen SQ3 bzw. SQ4 vom Gate-Anschluss des Transistors T1 während eines Ladevorgangs bzw. während eines Entladevorgangs. Die Schaltmittel S3 und S4 werden in Abhängigkeit von dem am Eingangsanschluss TX anstehenden Signal UTX geöffnet bzw. geschlossen, wobei die Schaltmittel S3 und S4 bezogen auf die Schaltmittel S1 und S2 verzögert angesteuert werden, da eine Verzögerungseinheit VE zwischen den Eingangsanschluss TX und die Schaltmittel S3 und S4 eingeschleift ist.
  • Die Verzögerungseinheit VE dient dazu, bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und eine fallende Signalflanke um solche Zeitdauern tv1 bzw. tv2 (siehe 2) zu verzögern, dass für einen Empfänger der Signale die steigende Signalflanke und die fallende Signalflanke zu einem unveränderten Zeitpunkt empfangbar sind. In anderen Worten werden die durch die Verzögerungseinheit VE erzeugten Verzögerungszeitdauern tv1 und tv2 derart eingestellt, dass ein Empfänger die Veränderung der Flankensteilheit nicht bemerkt. Wenn bei einer Vergrößerung der Flankensteilheit das Signal nicht verzögert wird, wird in einem Empfänger ein Pegelwechsel früher detektiert, wodurch eine Timing-Spezifikation des Bussystems möglicherweise verletzt wird. Dies wird durch das Verzögern der Signalflanken wirksam verhindert.
  • Im gezeigten Ausführungsbeispiel unterscheidet sich die Verzögerungszeitdauer tv1 der steigenden Flanke von der Verzögerungszeitdauer tv2 der fallenden Flanke. Die Verzögerungszeitdauern tv1 und tv2 können optional dynamisch in Abhängigkeit vom HF-Störpegel eingestellt werden, d.h. bei abnehmender Flankensteilheit aufgrund abnehmender HF-Störpegel werden die Verzögerungszeitdauern tv1 und tv2 entsprechend reduziert und bei zunehmender Flankensteilheit aufgrund zunehmender HF-Störpegel werden die Verzögerungszeitdauern tv1 und tv2 entsprechend vergrößert. Bevorzugt sind die Verzögerungszeitdauern tv1 und tv2 konstant.
  • Wenn ein signifikanter HF-Störpegel auf der Busleitung BL durch den Hochfrequenzstörungsdetektor HFD detektiert wird, steuert dieser die Stromquellen SQ3 und SQ4 derart an, dass diese einen jeweiligen Strom liefern, der deutlich größer ist als derjenige, der von den Stromquellen SQ1 und SQ2 geliefert wird. Dies führt dazu, dass nach dem Ablauf der durch die Verzögerungseinheit VE erzeugten Verzögerungszeitdauer tv1 bzw. tv2, wenn entweder das Schaltmittel S3 oder S4 geschlossen wird, der Gate-Anschluss des Transistors T1 wesentlich schneller geladen bzw. entladen wird, wodurch die Flankensteilheit der ausgegebenen Signale deutlich zunimmt. Der durch die Stromquellen SQ3 und SQ4 gelieferte Strom kann kontinuierlich mit steigendem HF-Störpegel vergrößert werden oder stufenweise von einem ersten Flankensteilheitswert auf mindestens einen zweiten Flankensteilheitswert vergrößert werden, wenn der Hochfrequenz-Störpegel mindestens einen ersten Hochfrequenz-Störpegel-Schwellenwert überschreitet.
  • Die vergrößerte Flankensteilheit führt dazu, dass Störungen auf der Busleitung BL während der Signalflanke nicht zu einem unkontrollierten Umschalten in einem Empfänger führen.
  • Die in 1 gezeigten Ansteuerteile SQ1/S1 und SQ2/S2 sowie SQ3/S3 und SQ4/S4 dienen zur Verdeutlichung des Ansteuerprinzips. Es versteht sich, dass weitere, dem Fachmann bekannte, nicht gezeigte Bauelemente vorhanden sein können.
  • 2 zeigt Signalverläufe einer Spannung UBL auf der Busleitung BL, die durch den Sender-/Empfänger-Baustein TR in Abhängigkeit von einer am Eingang TX angelegten Spannung UTX erzeugt wird. Wenn der HF-Detektor HFD keine HF-Störungen auf der Busleitung BL detektiert, ergibt sich ein Signalverlauf UBL1, der eine geringe Flankensteilheit aufweist. Der Signalverlauf UBL1 führt zu einer geringen Störabstrahlung auf der Busleitung BL.
  • Wenn der Hochfrequenzstörungsdetektor HFD jedoch signifikante HF-Störungen auf der Busleitung BL detektiert, steuert er die Stromquellen SQ3 und SQ4 derart an, dass diese einen deutlich erhöhten Lade- bzw. Entladestrom bereitstellen. Das sich hierbei ergebende Signal UBL2 weist eine deutlich vergrößerte Flankensteilheit auf, wodurch die Störanfälligkeit deutlich abnimmt.
  • Die Verzögerungseinheit VE verzögert das Schließen der Schalter S3 bzw. S4 bezogen auf die steigende bzw. fallende Flanke des Eingangssignals UTX um die Zeitdauer tv1 bzw. tv2, so dass ein nicht gezeigter Empfänger von der Änderung der Flankensteilheit nichts bemerkt. Die Verzögerungszeitdauer tv1 bzw. tv2 wird durch die Verzögerungseinheit VE derart eingestellt, dass ein Schwellenwert oder Schaltpegel SP durch das Signal UBL1 und das Signal UBL2 zeitgleich erreicht wird. Der Schaltpegel SP ist einem Logikpegel zugeordnet, d.h. wenn das Signal UBL1 oder UBL2 den Schaltpegel SP überschreitet, wird im Empfänger ein erster logischer Wert erkannt, und wenn das Signal UBL1 oder UBL2 den Schaltpegel SP unterschreitet, wird im Empfänger ein zweiter logischer Wert erkannt. Für steigende und fallende Flanken können auch unterschiedliche Schaltpegel bzw. Schwellenwerte festgelegt sein.
  • 3 zeigt ein Schaltbild des Hochfrequenzstörungsdetektors HFD des Sender-/Empfänger-Bausteins TR von 1.
  • Der Hochfrequenzstörungsdetektor HFD umfasst Kondensatoren C1 und C2, die zwischen die Busleitung BL und das Bezugspotential GND eingeschleift sind und die einen kapazitiven Spannungsteiler bilden. Eine Stromquelle SQ5, ein NMOS-Transistor N1 und ein NMOS-Transistor N3 sind seriell zwischen die Versorgungsspannung VCC und das Bezugspotential GND eingeschleift. Ein NMOS-Transistor N2 und ein NMOS-Transistor N4 sind seriell zwischen die Versorgungsspannung VCC und das Bezugspotential GND eingeschleift. Der Drain-Anschluss und der Gate-Anschluss des Transistors N1 sind miteinander verbunden. Die Gate-Anschlüsse der Transistoren N1 und N2 sind miteinander verbunden. Der Drain-Anschluss und der Gate-Anschluss des Transistors N3 sind miteinander verbunden. Die Gate-Anschlüsse der Transistoren N3 und N4 sind miteinander verbunden.
  • Ein PMOS-Transistor P0 und ein NMOS-Transistor N5 sind zwischen die Versorgungsspannung VCC und das Bezugspotential GND eingeschleift. Der Gate-Anschluss und der Source-Anschluss des Transistors P0 sind miteinander verbunden. Eine Stromquelle SQ6 ist der Drain-Source-Strecke des Transistors P0 parallel geschaltet. Ein Verbindungsknoten des ersten Kondensators C1 und des zweiten Kondensators C2 ist mit einem Verbindungsknoten des Transistors N2 und des Transistors N4 und einem Gate-Anschluss des Transistors N5 verbunden.
  • Ein PMOS-Transistor P1 und ein NMOS-Transistor N10 sind seriell zwischen die Versorgungsspannung VCC und das Bezugspotential GND eingeschleift. Die Gate-Anschlüsse der Transistoren P0 und P1 sind miteinander verbunden. Der Drain-Anschluss und der Gate-Anschluss des Transistors N10 sind miteinander verbunden.
  • Ein PMOS-Transistor P2, ein Schaltmittel S5, ein Schaltmittel S6 und ein NMOS-Transistor N11 sind seriell zwischen die Versorgungsspannung VCC und das Bezugspotential GND eingeschleift. An einem Verbindungsknoten KN1 der Schaltmittel S5 und S6 steht das Ansteuersignal US für die steuerbaren Stromquellen SQ3 und SQ4 an.
  • Die Schaltmittel S5 und S6 werden durch die Ansteuerspannung UTX angesteuert, wobei entweder das Schaltmittel S5 geschlossen und das Schaltmittel S6 offen oder das Schaltmittel S5 offen und das Schaltmittel S6 geschlossen ist.
  • Die Transistoren N1 bis N5 bilden eine sogenannte "translineare Loop". Unter der Annahme, dass die Transistoren N1 bis N5 alle gleich sind, entspricht der Drain-Strom des Transistors N5 dem Strom der Stromquelle SQ5. Wenn die Stromquellen SQ5 und SQ6 gleich sind, fließt kein Strom in den Eingang der Strombank, die aus den Transistoren P0 bis P2 gebildet ist.
  • HF-Störungen auf der Busleitung BL werden über den kapazitiven Spannungsteiler aus den Kondensatoren C1 und C2 auf das Gate des Transistors N5 geleitet. In eine negative Richtung klemmt die Source-Elektrode des Transistors N2 die Spannung fest. In eine positive Richtung ist der Transistor N2 hochohmig. Durch diesen Gleichrichteffekt steigt das Gatepotential des Transistors N5 an. Der Drain-Strom des Transistors N5 ist nun viel größer als der Strom der Stromquelle SQ6 und der sich hieraus ergebende Differenzstrom fließt in den Eingangstransistor P0 der PMOS-Strombank.
  • Der Transistor P2 stellt den Ladestrom für den Gate-Anschluss des Treibertransistors T1 zur Verfügung und der Transistor P1 und der Stromspiegel gebildet aus den Transistoren N10 und N11 erzeugt den entsprechenden Entladestrom.
  • Die gezeigte Schaltungsanordnung des Hochfrequenzstörungsdetektors HFD wirkt zunächst als Spitzenwertgleichrichter, der auf der Busleitung vorhandene hochfrequente Störsignale gleichrichtet. Die gleichgerichteten Signale werden anschließend gefiltert, beispielsweise mit einem Tiefpassfilter und/oder einem Mittelwertbildner. Der Filter berücksichtigt beim Ermitteln des Signals US Frequenzen von Störsignalen in einem Frequenzbereich von 1 MHz bis 1 GHz.

Claims (21)

  1. Verfahren zur Flankenformung von Signalen (UBL1, UBL2), die auf eine Busleitung (BL) eines Bussystems ausgegeben werden, gekennzeichnet durch die Schritte: – Ermitteln eines Hochfrequenz-Störpegels auf der Busleitung (BL) des Bussystems und – Vergrößern der Flankensteilheit der ausgegebenen Signale (UBL1, UBL2), wenn der Hochfrequenz-Störpegel auf der Busleitung (BL) zunimmt, und – Verkleinern der Flankensteilheit der ausgegebenen Signale (UBL1, UBL2), wenn der Hochfrequenz-Störpegel auf der Busleitung (BL) abnimmt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Flankensteilheit kontinuierlich mit zunehmendem Hochfrequenz-Störpegel auf der Busleitung (BL) vergrößert wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Flankensteilheit stufenweise von einem ersten Flankensteilheitswert auf mindestens einen zweiten Flankensteilheitswert vergrößert wird, wenn der Hochfrequenz-Störpegel mindestens einen ersten Hochfrequenz-Störpegel-Schwellenwert überschreitet.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zum Ermitteln des Hochfrequenz-Störpegels Frequenzen von Störsignalen in einem Frequenzbereich von 500 kHz bis 5 GHz berücksichtigt werden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Ermitteln des Hochfrequenz-Störpegels den Schritt umfasst: – Gleichrichten der auf der Busleitung (BL) vorhandenen hochfrequenten Störsignale.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Ermitteln des Hochfrequenz-Störpegels den Schritt umfasst: – Filtern der gleichgerichteten hochfrequenten Störsignale.
  7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass das Ermitteln des Hochfrequenz-Störpegels den Schritt umfasst: – Bilden eines Mittelwerts aus den gleichgerichteten hochfrequenten Störsignalen.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und/oder eine fallende Signalflanke um eine solche Zeitdauer (tv1, tv2) verzögert wird, dass für einen Empfänger der Signale die steigende Signalflanke und/oder die fallende Signalflanke zu einem unveränderten Zeitpunkt empfangbar sind.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und/oder eine fallende Signalflanke um eine Zeitdauer (tv1, tv2) verzögert wird, so dass die Signalflanke eines Signals (UBL2) mit vergrößerter Flankensteilheit einen Schwellenwert (SP), der einem Logikpegel zugeordnet ist, zu einem gleichen Zeitpunkt erreicht wie die Signalflanke eines Signals (UBL1) mit normaler Flankensteilheit.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bussystem ein Local-Interconnect-Network(LIN)-Bussystem ist.
  11. Sender-/Empfänger-Baustein (TR) für ein Bussystem mit – einem Treibertransistor (T1), der zwischen eine Busleitung (BL) des Bussystems und ein Bezugspotential (GND) einzuschleifen ist und der zum Ausgeben von Signalen (UBL1, UBL2) auf der Busleitung (BL) dient, und – einer Ansteuereinheit (AE) für den Treibertransistor (T1), gekennzeichnet durch – einen Hochfrequenzstörungsdetektor (HFD), der derart ausgebildet ist, dass er einen Hochfrequenz-Störpegel auf der Busleitung (BL) des Bussystems ermittelt, wobei – die Ansteuereinheit (AE) derart ausgebildet ist, dass sie in Abhängigkeit von dem ermittelten Hochfrequenz-Störpegel den Treibertransistor (T1) derart ansteuert, dass – eine Flankensteilheit der ausgegebenen Signale (UBL1, UBL2) zunimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung (BL) zunimmt, und – eine Flankensteilheit der ausgegebenen Signale (UBL1, UBL2) abnimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung (BL) abnimmt.
  12. Sender-/Empfänger-Baustein nach Anspruch 11, gekennzeichnet durch – eine erste steuerbare Stromquelle (SQ1), die zwischen eine Versorgungsspannung (VCC) und einen Gate-Anschluss des Treibertransistors (T1) eingeschleift ist, und – eine zweite steuerbare Stromquelle (SQ2), die zwischen den Gate-Anschluss des Treibertransistors (T1) und ein Bezugspotential (GND) eingeschleift ist.
  13. Sender-/Empfänger-Baustein nach Anspruch 12, dadurch gekennzeichnet, dass zwischen den Gate-Anschluss des Treibertransistors (T1) und die erste steuerbare Stromquelle (SQ1) und die zweite steuerbare Stromquelle (SQ2) ein Filter zur Störungsunterdrückung eingeschleift ist.
  14. Sender-/Empfänger-Baustein nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass zwischen den Gate-Anschluss des Treibertransistors (T1) und die erste steuerbare Stromquelle (SQ1) und die zweite steuerbare Stromquelle (SQ2) ein Tiefpass (TP) zur Störungsunterdrückung eingeschleift ist.
  15. Sender-/Empfänger-Baustein nach einem der Ansprüche 11 bis 14, gekennzeichnet durch – eine dritte steuerbare Stromquelle (SQ3), die zwischen eine Versorgungsspannung (VCC) und einen Gate-Anschluss des Treibertransistors (T1) eingeschleift ist, und – eine vierte steuerbare Stromquelle (SQ4), die zwischen den Gate-Anschluss des Treibertransistors (T1) und ein Bezugspotential (GND) eingeschleift ist, wobei – die dritte steuerbare Stromquelle (SQ3) und die vierte steuerbare Stromquelle (SQ4) von der Ansteuereinheit (AE) zur Veränderung der Flankensteilheit der ausgegebenen Signale (UBL1, UBL2) angesteuert werden.
  16. Sender-/Empfänger-Baustein nach einem der Ansprüche 11 bis 15, gekennzeichnet durch eine Verzögerungseinheit (VE), die derart ausgebildet ist, dass bei einem Vergrößern der Flankensteilheit der Signale (UBL1, UBL2) eine steigende Signalflanke und/oder eine fallende Signalflanke um eine solche Zeitdauer (tv1, tv2) verzögert wird, dass für einen Empfänger der Signale (UBL1, UBL2) die steigende Signalflanke und/oder die fallende Signalflanke zu einem unveränderten Zeitpunkt empfangbar ist.
  17. Sender-/Empfänger-Baustein nach einem der Ansprüche 11 bis 16, gekennzeichnet durch eine Verzögerungseinheit (VE), die derart ausgebildet ist, dass sie bei einem Vergrößern der Flankensteilheit der Signale (UBL1, UBL2) eine steigende Signalflanke und/oder eine fallende Signalflanke um eine Zeitdauer (tv1, tv2) verzögert, so dass die Signalflanke eines Signals (UBL2) mit vergrößerter Flankensteilheit einen Schwellenwert (SP), der einem Logikpegel zugeordnet ist, zu einem gleichen Zeitpunkt erreicht wie die Signalflanke eines Signals (UBL1) mit normaler Flankensteilheit.
  18. Sender-/Empfänger-Baustein nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, dass der Hochfrequenzstörungsdetektor (HFD) umfasst: – einen Gleichrichter, der auf der Busleitung (BL) vorhandene hochfrequente Störsignale gleichrichtet.
  19. Sender-/Empfänger-Baustein nach Anspruch 18, dadurch gekennzeichnet, dass der Hochfrequenzstörungsdetektor (HFD) umfasst: – einen Filter, der die gleichgerichteten hochfrequenten Störsignale filtert.
  20. Sender-/Empfänger-Baustein nach Anspruch 19, dadurch gekennzeichnet, dass der Filter umfasst: – einen Mittelwertbildner, der aus den gleichgerichteten hochfrequenten Störsignalen einen Mittelwert bildet.
  21. Sender-/Empfänger-Baustein nach einem der Ansprüche 11 bis 20, dadurch gekennzeichnet, dass das Bussystem ein Local-Interconnect-Network(LIN)-Bussystem ist, wobei der Sender-/Empfänger-Baustein einen LIN-Bustreiber (TR) bildet.
DE102006058889A 2006-12-04 2006-12-04 Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem Active DE102006058889B3 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102006058889A DE102006058889B3 (de) 2006-12-04 2006-12-04 Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem
JP2009539647A JP2010512081A (ja) 2006-12-04 2007-11-30 信号のエッジ形成の方法、及びバスシステムの送信機/受信機構成部品
CN2007800492288A CN101584169B (zh) 2006-12-04 2007-11-30 用于形成信号的边沿的方法以及用于总线系统的发射器/接收器模块
PCT/EP2007/010401 WO2008067956A2 (de) 2006-12-04 2007-11-30 Verfahren zur flankenformung von signalen und sender-/empfänger-baustein für ein bussystem
KR1020097014009A KR20090086467A (ko) 2006-12-04 2007-11-30 신호 에지 형성 방법과 버스 시스템을 위한 송신기/수신기 컴포넌트
US11/950,361 US8054911B2 (en) 2006-12-04 2007-12-04 Method for edge formation of signals and transmitter/receiver component for a bus system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006058889A DE102006058889B3 (de) 2006-12-04 2006-12-04 Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem

Publications (1)

Publication Number Publication Date
DE102006058889B3 true DE102006058889B3 (de) 2008-05-21

Family

ID=39311497

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006058889A Active DE102006058889B3 (de) 2006-12-04 2006-12-04 Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem

Country Status (6)

Country Link
US (1) US8054911B2 (de)
JP (1) JP2010512081A (de)
KR (1) KR20090086467A (de)
CN (1) CN101584169B (de)
DE (1) DE102006058889B3 (de)
WO (1) WO2008067956A2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132215A1 (ja) 2011-03-31 2012-10-04 ルネサスエレクトロニクス株式会社 シリアル通信装置
DE102013222790A1 (de) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und Verfahren zur Verbesserung der Empfangsqualität in einem Bussystem
DE102013222789A1 (de) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und Verfahren zur Reduzierung von leitungsgebundenen Emissionen in einem Bussystem
FR3020720B1 (fr) * 2014-04-30 2017-09-15 Inside Secure Interface de communication avec adaptation automatique au niveau du signal entrant
US9166646B1 (en) * 2014-08-25 2015-10-20 Nxp B.V. Transceiver circuit and method for operating a transceiver circuit
US10488516B2 (en) * 2015-10-21 2019-11-26 Semiconductor Components Industries, Llc Controlling an output signal independently of the first harmonic
EP3503397A1 (de) * 2017-12-20 2019-06-26 Valeo Siemens eAutomotive Germany GmbH Treibereinheit, stromwandler, fahrzeug und verfahren zum betreiben elektrischer leistungskonverter
WO2024053215A1 (ja) * 2022-09-08 2024-03-14 ローム株式会社 信号送信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19945432A1 (de) * 1999-09-22 2001-04-12 Infineon Technologies Ag Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung
DE10038149A1 (de) * 2000-08-04 2002-02-14 Infineon Technologies Ag Ansteuerschaltung zur Ansteuerung eines Schalters mit unterschiedlichen Schaltflanken
EP1212833B1 (de) * 1999-08-25 2003-10-29 Infineon Technologies AG Treiberschaltung und verfahren zum betreiben einer treiberschaltung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2186468B (en) * 1986-02-06 1989-11-01 Plessey Co Plc Improvements relating to data transmission systems
US5347537A (en) * 1992-03-17 1994-09-13 Clarion Co., Ltd. Spread spectrum communication device
US5400027A (en) 1993-06-10 1995-03-21 Advanced Micro Devices, Inc. Low voltage digital-to-analog converter with improved accuracy
EP0822662A3 (de) * 1996-08-01 2001-03-21 Siemens Aktiengesellschaft Schnittstellenschaltung
JP3195909B2 (ja) * 1997-01-20 2001-08-06 東芝マイクロエレクトロニクス株式会社 出力回路
EP0926829A1 (de) 1997-12-22 1999-06-30 Alcatel Ausgangsschaltung für digitale integrierte Schaltungen
JP3251260B2 (ja) * 1999-04-07 2002-01-28 エヌイーシーマイクロシステム株式会社 スルーレート検知回路及び半導体集積回路装置
JP2002043898A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 発振回路および発振方法
JP4212896B2 (ja) * 2001-03-12 2009-01-21 エヌエックスピー ビー ヴィ 電流源を有し負荷変動に対して低感度なラインドライバ
JP4530563B2 (ja) 2001-03-28 2010-08-25 株式会社ホンダロック 車両のステアリングロック装置
US6756746B2 (en) * 2001-09-19 2004-06-29 General Electric Company Method of delaying and sequencing the starting of inverters that ballast lamps
US6982587B2 (en) * 2002-07-12 2006-01-03 Rambus Inc. Equalizing transceiver with reduced parasitic capacitance
US7102380B2 (en) * 2004-07-07 2006-09-05 Kao Richard F C High speed integrated circuit
CN100481057C (zh) * 2004-10-21 2009-04-22 Nxp股份有限公司 串行数据总线的从总线用户
US7568127B2 (en) * 2004-12-20 2009-07-28 Intel Corporation Signal drive de-emphasis control for serial bus
CN100454969C (zh) * 2005-12-12 2009-01-21 深圳艾科创新微电子有限公司 一种视频图像亮度瞬态增强的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1212833B1 (de) * 1999-08-25 2003-10-29 Infineon Technologies AG Treiberschaltung und verfahren zum betreiben einer treiberschaltung
DE19945432A1 (de) * 1999-09-22 2001-04-12 Infineon Technologies Ag Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung
DE10038149A1 (de) * 2000-08-04 2002-02-14 Infineon Technologies Ag Ansteuerschaltung zur Ansteuerung eines Schalters mit unterschiedlichen Schaltflanken

Also Published As

Publication number Publication date
US8054911B2 (en) 2011-11-08
WO2008067956A2 (de) 2008-06-12
US20080205498A1 (en) 2008-08-28
CN101584169A (zh) 2009-11-18
CN101584169B (zh) 2012-12-26
WO2008067956A3 (de) 2008-08-07
KR20090086467A (ko) 2009-08-12
WO2008067956A8 (de) 2008-09-25
JP2010512081A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
DE102006058889B3 (de) Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem
DE102012208124B4 (de) Ringing-Unterdrückungsschaltung
DE102018104732B3 (de) Bus-treiberschaltung
DE602005005822T2 (de) Schaltkreis und adaptives Verfahren zum Antrieb einer Halbbrückenschaltung
DE102005028128B3 (de) Integrierter Schaltkreis
DE102008055051B4 (de) Schaltungsanordnung und Verfahren zur Erzeugung eines Ansteuersignals für einen Transistor
DE602005001169T2 (de) Verfahren und Vorrichtung zur Vermeidung von Kontaktkorrosion
DE102012108489A1 (de) Totzeitoptimierung von DC-DC-Konvertern
DE102004045231A1 (de) Halbleitervorrichtung, die eine Fehlfunktion verhindern kann, welche von einem in einer Pegelschiebeschaltung erzeugten falschen Signal verursacht ist
DE102008039195A1 (de) Verfahren zum Erfassen der Frequenz eines Eingangstaktsignals einer integrierten Schaltung und integrierte Schaltung
DE4128737C2 (de) Datenübertragungsschaltkreis
DE102018205304A1 (de) Gate-Treiber
DE102007009848A1 (de) Ansteuerschaltung
DE19651548C2 (de) CMOS-Ausgangsschaltung mit einer Ladevorspannungsschaltung
DE2659660A1 (de) Eingangspufferschaltung fuer speicherschaltungen
DE10255642B4 (de) Verfahren und Vorrichtung zum Ausgeben eines Digitalsignals
DE102019203338A1 (de) Ringing-Entstörschaltung
DE69827368T2 (de) Ausgangsstufe mit selbstregelnder anstiegszeitsteuerung
DE102005013870A1 (de) Adaptive-Hysterese-Empfänger für ein digitales Hochgeschwindigkeitssignal
DE10336480B3 (de) Rücksetzgeneratorschaltung zur Erzeugung eines Rücksetzsignals
DE10244186B4 (de) Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren
DE102017218467B4 (de) Übertragungstreiberimpedanzkalibrierungsschaltung
DE10357495A1 (de) Pegelumsetzer mit zwei Umsetzerstufen
DE4312050C2 (de) Ausgangsschaltung mit offenem Drain
DE102019104115B4 (de) Verfahren und Vorrichtung zur Gleichtaktminimalen Ansteuerung eines differentiellen Datenbusses mit high- und low-side-seitiger Verzögerungsregelung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

R081 Change of applicant/patentee

Owner name: ATMEL CORP., SAN JOSE, US

Free format text: FORMER OWNER: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

Effective date: 20130529

Owner name: ATMEL CORP., US

Free format text: FORMER OWNER: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

Effective date: 20130529

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20130529

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20130529