WO2008067956A2 - Verfahren zur flankenformung von signalen und sender-/empfänger-baustein für ein bussystem - Google Patents

Verfahren zur flankenformung von signalen und sender-/empfänger-baustein für ein bussystem Download PDF

Info

Publication number
WO2008067956A2
WO2008067956A2 PCT/EP2007/010401 EP2007010401W WO2008067956A2 WO 2008067956 A2 WO2008067956 A2 WO 2008067956A2 EP 2007010401 W EP2007010401 W EP 2007010401W WO 2008067956 A2 WO2008067956 A2 WO 2008067956A2
Authority
WO
WIPO (PCT)
Prior art keywords
signals
edge
bus line
receiver module
transmitter
Prior art date
Application number
PCT/EP2007/010401
Other languages
English (en)
French (fr)
Other versions
WO2008067956A3 (de
WO2008067956A8 (de
Inventor
Axel Pannwitz
Fred Liebermann
Original Assignee
Atmel Germany Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany Gmbh filed Critical Atmel Germany Gmbh
Priority to JP2009539647A priority Critical patent/JP2010512081A/ja
Priority to CN2007800492288A priority patent/CN101584169B/zh
Publication of WO2008067956A2 publication Critical patent/WO2008067956A2/de
Publication of WO2008067956A3 publication Critical patent/WO2008067956A3/de
Publication of WO2008067956A8 publication Critical patent/WO2008067956A8/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line

Definitions

  • the invention relates to a method for edge shaping of signals and a transmitter / receiver module for a bus system.
  • flanks of signals to be transmitted are formed by means of transmitter / receiver modules used for signal transmission in order to reduce high-frequency interference emissions.
  • the transmitter / receiver modules are also referred to as transceivers or bus drivers. As the slope of the signals output to the bus decreases, the noise emission caused by the signals also decreases accordingly.
  • the invention has for its object to provide a method for edge shaping of signals that are output to a bus line of a bus system, and a transmitter / receiver module for a bus system that ensure high noise immunity of the bus system.
  • the invention achieves this object by a method for edge-forming signals having the features of claim 1 and a transmitter / receiver module having the features of claim 10.
  • the method of edge shaping of signals output to a bus line of a bus system comprises the steps of: detecting a high frequency (RF) noise level on the bus line of the bus system, increasing the slew rate of the output signals as the high frequency noise level on the bus line increases and decreasing the slew rate of the output signals as the high frequency noise level on the bus line decreases.
  • RF radio frequency
  • the edge steepness is continuously increased with increasing RF noise level on the bus line.
  • a control current for a gate terminal of a driver transistor which serves for outputting the signals on the bus line, be continuously increased with increasing RF noise level, whereby it is faster or harder switchable between a closed state and a locked state.
  • the slope is incrementally increased from a first slope steepness value to at least a second slope steepness value when the RF noise level exceeds at least a first radio frequency noise level threshold.
  • frequencies of interference signals in a frequency range from 50 oKHz to 5 GHz, preferably 90 oKHz to 3GHz, particularly preferably 1 MHz to 1 GHz, are taken into account for determining the HF interference level.
  • the determination of the RF interference level comprises a rectification of the high-frequency interference signals present on the bus line.
  • the determination of the RF interference level further comprises filtering the rectified high-frequency interference signals, in particular forming an average of the rectified high-frequency interference signals. In this way, the RF interference level can be reliably determined.
  • the edge steepness of the signals increases, a rising signal edge and / or a falling signal edge are delayed by such a time duration that the rising signal edge and / or the falling signal edge can be received at an unchanged time for a receiver of the signals.
  • the time period is set such that a receiver does not notice the change of the slope. If the signal is not delayed in an increase in the slope, a level change is detected earlier in a receiver, whereby a timing specification of the bus system may be violated. This is effectively prevented by delaying the signal edges. With decreasing edge steepness due to decreasing RF noise level, the delay time period is correspondingly reduced again.
  • the bus system is a Local Interconnect Network (LIN) bus system.
  • LIN Local Interconnect Network
  • the inventive transmitter / receiver module for a bus system comprises a driver transistor which is to be looped between a bus line of the bus system and a reference potential and which serves for outputting signals on the bus line, a drive unit for the driver transistor and a high-frequency interference detector.
  • the high-frequency noise detector is designed such that it detects a high-frequency noise level on the bus line of the bus system.
  • the drive unit is designed such that, depending on the determined high-frequency interference level, it controls the driver transistor in such a way that an edge slope of the output signals increases as the high-frequency noise level on the bus line increases, and a slope of the output signals decreases when the radio-frequency Noise level on the bus line decreases.
  • a first controllable current source which is looped in between a supply voltage and a gate terminal of the driver transistor, and a second controllable current source are provided, which is looped between the gate terminal of the driver transistor and a reference potential .
  • the controllable current sources are used for defined charging or discharging of the gate electrode of the driver transistor, whereby, for example, the desired edge shape in a mode without HF Interference can be achieved.
  • the first and the second controllable current source may be part of the drive unit and / or be formed separately from the drive unit and be driven only by this.
  • a filter in particular a low-pass, looped in for interference suppression.
  • the filter prevents disturbances on the bus line from influencing the function of the controllable current sources, since these are suppressed by the filter.
  • this comprises a third controllable current source, which is looped between a supply voltage and a gate terminal of the driver transistor, and a fourth controllable current source, which is looped between the gate terminal of the driver transistor and a reference potential wherein the third controllable current source and the fourth controllable current source are driven by the drive unit to change the slope of the output signals.
  • the first and the second controllable current source can implement a mode without RF interference, wherein parallel to the first and the second current source, the third and the fourth current source provide an increase in the edge steepness, if RF interference is detected.
  • the latter comprises a delay unit which is designed in such a way that when the edge steepness of the signals increases, a rising signal edge and / or a falling signal edge are delayed by such a time duration that for a receiver of the signals the rising signal edge and / or the falling signal edge can be received at an unchanged time.
  • the delay unit is designed such that it increases as the edge steepness increases Signal edge and / or a falling signal edge delayed by a period of time, so that the signal edge with increased edge steepness reaches a threshold associated with a logic level, at the same time as the signal edge of a signal with normal slew rate.
  • the high-frequency interference detector comprises a rectifier which rectifies high-frequency interference signals present on the bus line.
  • the high frequency noise detector comprises a filter that filters the rectified high frequency noise.
  • the filter comprises an averager, which averages the rectified high-frequency interference signals.
  • the bus system is preferably a LIN bus system, wherein the transmitter / receiver module forms a LIN bus driver or a LIN transceiver.
  • 1 is a circuit diagram of a transmitter / receiver module for a LIN bus system
  • FIG. 2 shows waveforms of signals generated by the transmitter / receiver module of FIG. 1 and FIG.
  • FIG. 3 is a circuit diagram of a high frequency noise detector of the transmitter / receiver module of FIG. 1.
  • FIG. 3 is a circuit diagram of a high frequency noise detector of the transmitter / receiver module of FIG. 1.
  • the transmitter / receiver module TR comprises a MOS driver transistor T1, which is connected in a conventional manner in series with a polarity reversal protection diode D1 between a bus line BL of the bus system and a reference potential GND and which serves to output signals on the bus line BL.
  • a MOS driver transistor T1 which is connected in a conventional manner in series with a polarity reversal protection diode D1 between a bus line BL of the bus system and a reference potential GND and which serves to output signals on the bus line BL.
  • D1 and T1 further components, not shown, may also be present if these are required.
  • further components may also be present if these are required. Please also refer to the LIN-Bus-specification and the relevant literature.
  • the transmission path according to the invention is shown in the transmitter / receiver module TR shown.
  • the receive path can be implemented in a conventional manner.
  • the transmitter / receiver module TR comprises an input terminal TX to which, for example, a port of a microcontroller, not shown, is connected.
  • the signals applied to the input terminal TX are output to the Lin bus through the transmitter / receiver module TR.
  • a drive unit AE serves to drive the driver transistor T1.
  • the drive unit AE is configured in such a way that it activates the driver transistor T1 in dependence on a determined high-frequency noise level on the bus line BL in such a way that an edge steepness of the signals generated by the driver transistor T1 increases as the high-frequency interference level on the bus line BL increases. and a slew rate of the generated signals decreases as the high frequency noise level on the bus line BL decreases.
  • the drive unit AE comprises a high-frequency interference detector HFD, which is designed such that it detects a high-frequency interference level on the bus line BL of the bus system.
  • the radio frequency interference detector HFD is shown in the embodiment shown in FIG. illustrated as part of the drive unit AE, but it can also be arranged separately from this.
  • the drive unit AE further comprises a first controllable current source SQ1, a first switching means S1 and a low-pass filter TP, which are connected in series between a supply voltage VCC and a gate terminal of the driver transistor T1.
  • a second controllable current source SQ2, a switching means S2 and the low-pass filter TP are connected in series between the gate terminal of the driver transistor T1 and a reference potential GND.
  • the low-pass filter TP serves to suppress high-frequency interference on the bus line BL, which are coupled via the transistor T1, in particular via its gate-drain capacitance and its gate-source capacitance.
  • the low-pass filter TP therefore protects the circuit arrangement shown, in particular the elements SQ1 / S1 and SQ2 / S2, from HF interference on the bus line BL.
  • the switching means S1 and S2 are used to disconnect the current sources SQ 1 and SQ2 from the gate terminal of the transistor T1 during a charging operation or during a discharging operation of the gate terminal of the transistor T1.
  • the switching means S1 and S2 are alternately opened or closed in response to a signal UTX present at the input terminal TX, ie during a charging process the switching means S1 is closed and the switching means S2 is opened and during a discharging operation the switching means S1 is opened and the switching means S2 is closed, whereby charge in the gate terminal of the transistor T1 is transferred or charge is removed from the gate terminal.
  • the current sources SQ1 and SQ2 provide during a switching of the signal from a low to a high level and from a high to a low level, a charge or a discharge current for the gate terminal of the transistor T1 such that a desired edge shape of the on the bus line BL output signal, which causes a low noise emission.
  • the edge steepness of the signals generated or output in this case is comparatively low.
  • a third controllable current source SQ3 and a switching means S3 are provided, which are connected in series between the supply voltage VCC and the gate terminal of the driver transistor T1. Accordingly, a switching means S4 and a fourth controllable current source SQ4 are provided, which are looped between the gate terminal of the driver transistor T1 and the reference potential GND.
  • the third controllable current source SQ3 and the fourth controllable current source SQ4 are driven by the high-frequency interference detector HFD of the drive unit AE to change the slope of the output signals by means of a signal US, i. a current intensity of a charging or discharging current supplied by the current sources SQ3 and SQ4 is increased or decreased in accordance with the RF interference level detected by the high frequency noise detector HFD in accordance with the driving signal US.
  • the switching means S3 and S4 are used analogously to the switching means S1 and S2 for disconnecting the current sources SQ3 and SQ4 from the gate terminal of the transistor T1 during a charging process or during an unloading operation.
  • the switching means S3 and S4 are opened or closed as a function of the signal UTX present at the input terminal TX, the switching means S3 and S4 being delayed with respect to the switching means S1 and S2, since a delay unit VE is connected between the input terminal TX and the switching means S3 and S4 is looped in.
  • the delay unit VE serves to increase the edge steepness of the signals, a rising signal edge and a falling Signal edge to such time durations tv1 and tv2 (see Fig. 2) to delay that for a receiver of the signals, the rising edge of the signal and the falling edge of the signal can be received at an unchanged time.
  • the delay periods tv1 and tv2 generated by the delay unit VE are set such that a receiver does not notice the change of the slope. If the signal is not delayed in an increase in the slope, a level change is detected earlier in a receiver, whereby a timing specification of the bus system may be violated. This is effectively prevented by delaying the signal edges.
  • the rising edge delay time period tv1 differs from the falling edge delay time period tv2.
  • the delay periods tv1 and tv2 can optionally be set dynamically depending on the RF noise level, i. with decreasing edge steepness due to decreasing RF interference levels, the delay periods tv1 and tv2 are correspondingly reduced, and with increasing slew rate due to increasing RF noise levels, the delay periods tv1 and tv2 are correspondingly increased.
  • the delay periods tv1 and tv2 are constant.
  • the radio frequency interference detector HFD When a significant RF noise level is detected on the bus line BL through the radio frequency interference detector HFD, it drives the current sources SQ3 and SQ4 to provide a respective current that is significantly greater than that provided by the current sources SQ1 and SQ2 , As a result, after the lapse of the delay time period tv1 or tv2 generated by the delay unit VE, when either the switching means S3 or S4 is closed, the gate terminal of the transistor T1 is charged or discharged much faster, whereby the edge steepness of the transistors output signals increases significantly.
  • the current provided by current sources SQ3 and SQ4 may be continuously increased with increasing RF noise level or increased in steps from a first slope slope value to at least a second slope slope value if the radio frequency noise level exceeds at least a first radio frequency noise level threshold.
  • the increased edge steepness leads to disturbances on the bus line BL during the signal edge do not lead to an uncontrolled switching in a receiver.
  • the drive parts SQ1 / S1 and SQ2 / S2 as well as SQ3 / S3 and SQ4 / S4 shown in FIG. 1 serve to illustrate the drive principle. It is understood that further, known in the art, not shown components may be present.
  • Fig. 2 shows waveforms of a voltage UBL on the bus line BL, which is generated by the transmitter / receiver module TR in response to a voltage applied to the input TX voltage UTX. If the HF detector HFD detects no HF interference on the bus line BL, the result is a signal profile UBL1 which has a low edge steepness. The signal curve UBL1 leads to a low noise radiation on the bus line BL.
  • the radio frequency noise detector HFD detects significant RF interference on the bus line BL, it drives the current sources SQ3 and SQ4 to provide a significantly increased charge or discharge current.
  • the resulting signal UBL2 has a significantly increased edge steepness, whereby the susceptibility decreases significantly.
  • the delay unit VE delays the closing of the switches S3 and S4 with respect to the rising or falling edge of the input signal UTX by the time period tv1 and tv2, respectively, so that an unillustrated receiver will notice nothing of the change in the slew rate.
  • the delay time period tv1 or tv2 is set by the delay unit VE such that a threshold or switching level SP is simultaneously reached by the signal UBL1 and the signal UBL2.
  • the switching level SP is assigned to a logic level, ie when the signal UBL1 or UBL2 exceeds the switching level SP, a first logical value is detected in the receiver, and when the signal UBL1 or UBL2 falls below the switching level SP, a second logical value is detected in the receiver. For rising and falling edges also different switching levels or thresholds can be set.
  • FIG. 3 shows a circuit diagram of the radio frequency interference detector HFD of the transmitter / receiver module TR of FIG. 1.
  • the high-frequency noise detector HFD comprises capacitors C1 and C2, which are connected between the bus line BL and the reference potential GND and which form a capacitive voltage divider.
  • a current source SQ5 an NMOS transistor N1 and an NMOS transistor N3 are connected in series between the supply voltage VCC and the reference potential GND.
  • An NMOS transistor N2 and an NMOS transistor N4 are connected in series between the supply voltage VCC and the reference potential GND.
  • the drain terminal and the gate terminal of the transistor N1 are connected to each other.
  • the gate terminals of the transistors N1 and N2 are connected together.
  • the drain terminal and the gate terminal of the transistor N3 are connected to each other.
  • the gate terminals of the transistors N3 and N4 are connected together.
  • a PMOS transistor PO and an N MOS transistor N5 are connected between the supply voltage VCC and the reference potential GND.
  • the gate terminal and the source terminal of the transistor PO are connected to each other.
  • a current source SQ6 is connected in parallel with the drain-source path of the transistor PO.
  • a connection node of the first capacitor C1 and the second capacitor C2 is connected to a connection node of the transistor N2 and the transistor N4 and a gate terminal of the transistor N5.
  • a PMOS transistor P1 and an N MOS transistor N10 are connected in series between the supply voltage VCC and the reference potential GND.
  • the gate terminals of the transistors PO and P1 are connected together.
  • the drain terminal and the gate terminal of the transistor N10 are connected to each other.
  • a PMOS transistor P2, a switching means S5, a switching means S6 and an NMOS transistor N11 are connected in series between the supply voltage VCC and the reference potential GND.
  • a connection node KN 1 of the switching means S5 and S6 is the drive signal US for the controllable current sources SQ3 and SQ4.
  • the switching means S5 and S6 are driven by the drive voltage UTX, wherein either the switching means S5 closed and the switching means S6 open or the switching means S5 open and the switching means S6 is closed.
  • the transistors N1 to N5 form a so-called "translinear loop". Assuming that the transistors N1 to N5 are all the same, the drain current of the transistor N5 corresponds to the current of the current source SQ5. When the current sources SQ5 and SQ6 are the same, flows no current in the input of the current bank, which is formed from the transistors PO to P2.
  • RF disturbances on the bus line BL are conducted via the capacitive voltage divider from the capacitors C1 and C2 to the gate of the transistor N5.
  • the source of the transistor N2 clamps the voltage.
  • the transistor N2 is high impedance. By this rectifying effect, the gate potential of the transistor N5 increases.
  • the drain current of the transistor N5 is now much larger than the current of the current source SQ6 and the resulting differential current flows into the input transistor PO of the PMOS current bank.
  • the transistor P2 provides the charging current for the gate terminal of the driver transistor T1 and the transistor P1 and the current mirror, formed of the transistors N10 and N11, generate the corresponding discharge current.
  • the circuit arrangement of the high-frequency interference detector HFD shown initially acts as a peak rectifier rectifying high-frequency interference signals present on the bus line.
  • the rectified signals are then filtered, for example with a low-pass filter and / or an averager.
  • the filter takes into account frequencies of interfering signals in a frequency range from 1 MHz to 1 GHz.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)
  • Small-Scale Networks (AREA)
  • Logic Circuits (AREA)
  • Noise Elimination (AREA)

Abstract

Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem. Die Erfindung betrifft ein Verfahren zur Flankenformung von. Signalen und einen Sender-/Empfänger-Baustein für ein Bussystem. Der Sender-/Empfänger-Baustein (TR) für ein Bussystem umfasst einen Treibertransistor (T1), der zwischen eine Busleitung (BL) des Bussystems und ein Bezugspotential (GND) einzuschleifen ist und der zum Ausgeben von Signalen (UBL) auf der Busleitung (BL) dient, eine Ansteuereinheit (AE) für den Treibertransistor (T1), einen Hochfrequenzstörungsdetektor (HFD), der derart ausgebildet ist, dass er einen Hochfrequenz-Störpegel auf der Busleitung (BL) des Bussystems ermittelt, wobei die Ansteuereinheit (AE) derart ausgebildet ist, dass sie in Abhängigkeit von dem ermittelten Hochfrequenz-Störpegel den Treibertransistor (T1) derart ansteuert, dass eine Flankensteilheit der ausgegebenen Signale (UBL) zunimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung (BL) zunimmt, und eine Flankensteilheit der ausgegebenen Signale (UBL) abnimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung (BL) abnimmt. Verwendung beispielsweise für Bussysteme.

Description

Verfahren zur Flankenformung von Signalen und Sender-ZEmpfänger-
Baustein für ein Bussvstem
Die Erfindung betrifft ein Verfahren zur Flankenformung von Signalen und einen Sender-/Empfänger-Baustein für ein Bussystem.
In ungeschirmten Bussystemen werden zum Verringern von hochfrequenten Störabstrahlungen Flanken von zu übertragenden Signalen mittels Sender-/Empfänger-Bausteinen geformt, die zur Signalübertragung verwendet werden. Die Sender-/Empfänger-Bausteine werden auch als Transceiver oder Bustreiber bezeichnet. Wenn die Flankensteilheit der auf den Bus ausgegebenen Signale abnimmt, nimmt entsprechend auch die durch die Signale verursachte Störabstrahlung ab.
Bei geringer Flankensteilheit nimmt jedoch die Empfindlichkeit gegenüber eingekoppelten hochfrequenten Störsignalen zu. Dies liegt einerseits daran, dass bei einer langsamen Signalflanke bei Anwesenheit hochfrequenter Störungen ein Signalempfänger mehrfach zwischen unterschiedlichen Logikpegeln umschalten kann, da die den Logikpegeln zugeordneten Signalschwellen beim langsamen Ansteigen bzw. Fallen mehrfach über- bzw. unterschritten werden. Ein weiterer Grund liegt in der Störempfindlichkeit der Flankenformschaltungen der Sender- /Empfänger-Bausteine.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Flankenformung von Signalen, die auf eine Busleitung eines Bussystems ausgegeben werden, und einen Sender-/Empfänger-Baustein für ein Bussystem zur Verfügung zu stellen, die eine hohe Störunempfindlichkeit des Bussystems sicherstellen.
Die Erfindung löst diese Aufgabe durch ein Verfahren zur Flankenformung von Signalen mit den Merkmalen des Anspruchs 1 und einen Sen- der-/Empfänger-Baustein mit den Merkmalen des Anspruchs 10.
Das Verfahren zur Flankenformung von Signalen, die auf eine Busleitung eines Bussystems ausgegeben werden, umfasst die Schritte: Ermitteln eines Hochfrequenz(HF)-Störpegels auf der Busleitung des Bussystems, Vergrößern der Flankensteilheit der ausgegebenen Signale, wenn der Hochfrequenz-Störpegel auf der Busleitung zunimmt, und Verkleinern der Flankensteilheit der ausgegebenen Signale, wenn der Hochfrequenz-Störpegel auf der Busleitung abnimmt. Beim Vorhandensein von HF-Störpegeln oder HF-Störungen nimmt erfindungsgemäß die Flankensteilheit zu, wodurch ein mehrfaches Umschalten in einem Empfänger des Signals bzw. der Signalflanke verhindert oder reduziert wird, da die Dauer der Signalflanke abnimmt.
In einer Weiterbildung des Verfahrens wird die Flankensteilheit kontinuierlich mit zunehmendem HF-Störpegel auf der Busleitung vergrößert. Hierzu kann beispielsweise ein Steuerstrom für einen Gate-Anschluss eines Treibertransistor, der zum Ausgeben der Signale auf der Busleitung dient, kontinuierlich mit steigendem HF-Störpegel vergrößert werden, wodurch dieser schneller oder härter zwischen einem durchgesteuerten Zustand und einem gesperrten Zustand umschaltbar ist. Alternativ wird die Flankensteilheit stufenweise von einem ersten Flankensteilheitswert auf mindestens einen zweiten Flankensteilheitswert vergrößert, wenn der HF-Störpegel mindestens einen ersten Hochfrequenz- Störpegel-Schwellenwert überschreitet.
In einer Weiterbildung des Verfahrens werden zum Ermitteln des HF- Störpegels Frequenzen von Störsignalen in einem Frequenzbereich von 50OkHz bis 5GHz, bevorzugt 90OkHz bis 3GHz, besonders bevorzugt 1MHz bis 1GHz, berücksichtigt.
In einer Weiterbildung des Verfahrens umfasst das Ermitteln des HF- Störpegels ein Gleichrichten der auf der Busleitung vorhandenen hochfrequenten Störsignale. Bevorzugt umfasst das Ermitteln des HF- Störpegels weiterhin ein Filtern der gleichgerichteten hochfrequenten Störsignale, insbesondere ein Bilden eines Mittelwerts aus den gleichgerichteten hochfrequenten Störsignalen. Auf diese Weise kann der HF- Störpegel zuverlässig ermittelt werden.
In einer Weiterbildung des Verfahrens werden bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und/oder eine fallende Signalflanke um eine solche Zeitdauer verzögert, dass für einen Empfänger der Signale die steigende Signalflanke und/oder die fallende Signalflanke zu einem unveränderten Zeitpunkt empfangbar sind. In anderen Worten wird die Zeitdauer derart eingestellt, dass ein Empfänger die Veränderung der Flankensteilheit nicht bemerkt. Wenn bei einer Vergrößerung der Flankensteilheit das Signal nicht verzögert wird, wird in einem Empfänger ein Pegelwechsel früher detektiert, wodurch eine Timing-Spezifikation des Bussystems möglicherweise verletzt wird. Dies wird durch das Verzögern der Signalflanken wirksam verhindert. Bei abnehmender Flankensteilheit aufgrund abnehmender HF-Störpegel wird die Verzögerungszeitdauer entsprechend wieder reduziert. Hierzu wird beispielsweise bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und/oder eine fallende Signalflanke um eine Zeitdauer verzögert, so dass die Signalflanke mit vergrößerter Flankensteilheit einen Schwellenwert, der einem Logikpegel zugeordnet ist, zu einem gleichen Zeitpunkt erreicht wie die Signalflanke eines Signals mit normaler Flankensteilheit.
In einer Weiterbildung des Verfahrens ist das Bussystem ein Local- lnterconnect-Network(LIN)-Bussystem. Hinsichtlich dessen Eigenschaften und Spezifikation sei auf die einschlägigen Normen und die einschlägige Literatur verwiesen.
Der erfindungsgemäße Sender-/Empfänger-Baustein für ein Bussystem umfasst einen Treibertransistor, der zwischen eine Busleitung des Bussystems und ein Bezugspotential einzuschleifen ist und der zum Ausgeben von Signalen auf der Busleitung dient, eine Ansteuereinheit für den Treibertransistor und einen Hochfrequenzstörungsdetektor. Der Hochfrequenzstörungsdetektor ist derart ausgebildet, dass er einen Hochfrequenz-Störpegel auf der Busleitung des Bussystems ermittelt. Die Ansteuereinheit ist derart ausgebildet, dass sie in Abhängigkeit von dem ermittelten Hochfrequenz-Störpegel den Treibertransistor derart ansteuert, dass eine Flankensteilheit der ausgegebenen Signale zunimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung zunimmt, und eine Flankensteilheit der ausgegebenen Signale abnimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung abnimmt.
In einer Weiterbildung des Sender-/Empfänger-Bausteins sind eine erste steuerbare Stromquelle, die zwischen eine Versorgungsspannung und einen Gate-Anschluss des Treibertransistors eingeschleift ist, und eine zweite steuerbare Stromquelle vorgesehen, die zwischen den Gate- Anschluss des Treibertransistors und ein Bezugspotential eingeschleift ist. Die steuerbaren Stromquellen dienen zum definierten Laden bzw. Entladen der Gate-Elektrode des Treibertransistors, wodurch beispielsweise die gewünschte Flankenform in einer Betriebsart ohne HF- Störungen erzielbar ist. Die erste und die zweite steuerbare Stromquelle können Teil der Ansteuereinheit sein und/oder von der Ansteuereinheit getrennt ausgebildet sein und nur von dieser angesteuert werden. Bevorzugt ist zwischen den Gate-Anschluss des Treibertransistors und die erste steuerbare Stromquelle und die zweite steuerbare Stromquelle ein Filter, insbesondere ein Tiefpass, zur Störungsunterdrückung eingeschleift. Der Filter verhindert, dass Störungen auf der Busleitung die Funktion der steuerbaren Stromquellen beeinflussen, da diese durch den Filter unterdrückt werden.
In einer Weiterbildung des Sender-/Empfänger-Bausteins umfasst dieser eine dritte steuerbare Stromquelle, die zwischen eine Versorgungsspannung und einen Gate-Anschluss des Treibertransistors eingeschleift ist, und eine vierte steuerbare Stromquelle, die zwischen den Gate- Anschluss des Treibertransistors und ein Bezugspotential eingeschleift ist, wobei die dritte steuerbare Stromquelle und die vierte steuerbare Stromquelle von der Ansteuereinheit zur Veränderung der Flankensteilheit der ausgegebenen Signale angesteuert werden. Hierbei können beispielsweise die erste und die zweite steuerbare Stromquelle eine Betriebsart ohne HF-Störungen implementieren, wobei parallel zu der ersten und der zweiten Stromquelle die dritte und die vierte Stromquelle für eine Vergrößerung der Flankensteilheit sorgen, falls HF-Störungen de- tektiert werden.
In einer Weiterbildung des Sender-/Empfänger-Bausteins umfasst dieser eine Verzögerungseinheit, die derart ausgebildet ist, dass bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und/oder eine fallende Signalflanke um eine solche Zeitdauer verzögert werden, dass für einen Empfänger der Signale die steigende Signalflanke und/oder die fallende Signalflanke zu einem unveränderten Zeitpunkt empfangbar ist. Bevorzugt ist die Verzögerungseinheit derart ausgebildet, dass sie bei einem Vergrößern der Flankensteilheit eine steigende Signalflanke und/oder eine fallende Signalflanke um eine Zeitdauer verzögert, so dass die Signalflanke mit vergrößerter Flankensteilheit einen Schwellenwert, der einem Logikpegel zugeordnet ist, zu einem gleichen Zeitpunkt erreicht wie die Signalflanke eines Signals mit normaler Flankensteilheit.
In einer Weiterbildung des Sender-/Empfänger-Bausteins umfasst der Hochfrequenzstörungsdetektor einen Gleichrichter, der auf der Busleitung vorhandene hochfrequente Störsignale gleichrichtet. Bevorzugt umfasst der Hochfrequenzstörungsdetektor einen Filter, der die gleichgerichteten hochfrequenten Störsignale filtert. Bevorzugt umfasst der Filter einen Mittelwertbildner, der aus den gleichgerichteten hochfrequenten Störsignalen einen Mittelwert bildet.
Das Bussystem ist bevorzugt ein LIN-Bussystem, wobei der Sender- /Empfänger-Baustein einen LIN-Bustreiber oder einen LIN-Transceiver bildet.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen beschrieben. Hierbei zeigt schematisch:
Fig. 1 ein Schaltbild eines Sender-/Empfänger-Bausteins für ein LIN- Bussystem,
Fig. 2 Signalverläufe von durch den Sender-/Empfänger-Baustein von Fig. 1 erzeugten Signalen und
Fig. 3 ein Schaltbild eines Hochfrequenzstörungsdetektors des Sender- /Empfänger-Bausteins von Fig. 1.
Fig. 1 zeigt ein Schaltbild eines Sender-/Empfänger-Bausteins TR für ein LIN-Bussystem. Der Sender-/Empfänger-Baustein TR umfasst einen MOS-Treibertransistor T1 , der in herkömmlicher Weise seriell mit einer Verpolschutz-Diode D1 zwischen eine Busleitung BL des Bussystems und ein Bezugspotential GND eingeschleift ist und der zum Ausgeben von Signalen auf der Busleitung BL dient. Neben den gezeigten Bauelementen D1 und T1 können noch weitere, nicht gezeigte Bauelemente vorhanden sein, falls diese erforderlich sind. Es sei hierzu auch auf die LIN-Bus-Spezifikation und auf die einschlägige Literatur verwiesen.
Bei dem gezeigten Sender-/Empfänger-Baustein TR ist aus Gründen der Übersichtlichkeit nur der erfindungsgemäße Sendepfad dargestellt. Der Empfangspfad kann in herkömmlicher Art und Weise implementiert sein.
Der Sender-/Empfänger-Baustein TR umfasst einen Eingangsanschluss TX, an den beispielsweise ein Port eines nicht gezeigten Mikrocontrol- lers angeschlossen wird. Die an den Eingangsanschluss TX angelegten Signale werden durch den Sender-/Empfänger-Baustein TR auf den Lin- Bus ausgegeben.
Eine Ansteuereinheit AE dient zum Ansteuern des Treibertransistors T1. Die Ansteuereinheit AE ist derart ausgebildet, dass sie in Abhängigkeit von einem ermittelten Hochfrequenz-Störpegel auf der Busleitung BL den Treibertransistor T1 derart ansteuert, dass eine Flankensteilheit der durch den Treibertransistor T1 erzeugten Signale zunimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung BL zunimmt, und eine Flankensteilheit der erzeugten Signale abnimmt, wenn der Hochfrequenz-Störpegel auf der Busleitung BL abnimmt.
Die Ansteuereinheit AE umfasst hierzu einen Hochfrequenzstörungsdetektor HFD, der derart ausgebildet ist, dass er einen Hochfrequenz- Störpegel auf der Busleitung BL des Bussystems ermittelt. Der Hochfrequenzstörungsdetektor HFD ist in dem in Fig. 1 gezeigten Ausführungs- beispiel als Teil der Ansteuereinheit AE dargestellt, er kann jedoch auch getrennt von dieser angeordnet sein.
Die Ansteuereinheit AE umfasst weiterhin eine erste steuerbare Stromquelle SQ1 , ein erstes Schaltmittel S1 und einen Tiefpassfilter TP, die seriell zwischen eine Versorgungsspannung VCC und einen Gate- Anschluss des Treibertransistors T1 eingeschleift sind. Eine zweite steuerbare Stromquelle SQ2, ein Schaltmittel S2 und der Tiefpassfilter TP sind seriell zwischen den Gate-Anschluss des Treibertransistors T1 und ein Bezugspotential GND eingeschleift. Der Tiefpassfilter TP dient zur Unterdrückung hochfrequenter Störungen auf der Busleitung BL, die ü- ber den Transistor T1 , insbesondere über dessen Gate-Drain-Kapazität und dessen Gate-Source-Kapazität, eingekoppelt werden. Der Tiefpassfilter TP schützt daher die gezeigte Schaltungsanordnung, insbesondere die Elemente SQ1/S1 und SQ2/S2, vor HF-Störungen auf der Busleitung BL.
Die Schaltmittel S1 und S2 dienen zum Abtrennen der Stromquellen SQ 1 bzw. SQ2 vom Gate-Anschluss des Transistors T1 während eines Ladevorgangs bzw. während eines Entladevorgangs des Gate- Anschlusses des Transistors T1. Die Schaltmittel S1 und S2 werden in Abhängigkeit von einem am Eingangsanschluss TX anstehenden Signal UTX wechselweise geöffnet bzw. geschlossen, d.h. bei einem Ladevorgang wird das Schaltmittel S1 geschlossen und das Schaltmittel S2 wird geöffnet und bei einem Entladevorgang wird das Schaltmittel S1 geöffnet und das Schaltmittel S2 wird geschlossen, wodurch Ladung in den Gate-Anschluss des Transistors T1 transferiert bzw. Ladung aus dem Gate-Anschluss entnommen wird. Die Stromquellen SQ1 und SQ2 liefern während eines Umschaltvorgangs des Signals von einem Low- auf einen High-Pegel bzw. von einem High- auf einen Low-Pegel einen Lade- bzw. einen Entladestrom für den Gate-Anschluss des Transistors T1 derart, dass sich eine gewünschte Flankenform des auf die Busleitung BL ausgegebenen Signals ergibt, die eine nur geringe Störabstrahlung verursacht. Die Flankensteilheit der derart erzeugten bzw. ausgegebenen Signale ist hierbei vergleichsweise gering.
Um bei signifikanten Hochfrequenz-Störpegeln die Flankensteilheit der Signale zu vergrößern, sind eine dritte steuerbare Stromquelle SQ3 und ein Schaltmittel S3 vorgesehen, die seriell zwischen die Versorgungsspannung VCC und den Gate-Anschluss des Treibertransistor T1 eingeschleift sind. Entsprechend sind ein Schaltmittel S4 und eine vierte steuerbare Stromquelle SQ4 vorgesehen, die zwischen den Gate-Anschluss des Treibertransistors T1 und das Bezugspotential GND eingeschleift sind. Die dritte steuerbare Stromquelle SQ3 und die vierte steuerbare Stromquelle SQ4 werden von dem Hochfrequenzstörungsdetektor HFD der Ansteuereinheit AE zur Veränderung der Flankensteilheit der ausgegebenen Signale mittels eines Signals US angesteuert, d.h. eine Stromstärke eines durch die Stromquellen SQ3 bzw. SQ4 gelieferten Lade- bzw. Entladestroms wird in Abhängigkeit von dem durch den Hochfrequenzstörungsdetektor HFD detektierten HF-Störpegel gemäß dem Ansteuersignal US vergrößert bzw. verringert.
Die Schaltmittel S3 und S4 dienen analog zu den Schaltmitteln S1 und S2 zum Abtrennen der Stromquellen SQ3 bzw. SQ4 vom Gate- Anschluss des Transistors T1 während eines Ladevorgangs bzw. während eines Entladevorgangs. Die Schaltmittel S3 und S4 werden in Abhängigkeit von dem am Eingangsanschluss TX anstehenden Signal UTX geöffnet bzw. geschlossen, wobei die Schaltmittel S3 und S4 bezogen auf die Schaltmittel S1 und S2 verzögert angesteuert werden, da eine Verzögerungseinheit VE zwischen den Eingangsanschluss TX und die Schaltmittel S3 und S4 eingeschleift ist.
Die Verzögerungseinheit VE dient dazu, bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und eine fallende Signalflanke um solche Zeitdauern tv1 bzw. tv2 (siehe Fig. 2) zu verzögern, dass für einen Empfänger der Signale die steigende Signalflanke und die fallende Signalflanke zu einem unveränderten Zeitpunkt empfangbar sind. In anderen Worten werden die durch die Verzögerungseinheit VE erzeugten Verzögerungszeitdauern tv1 und tv2 derart eingestellt, dass ein Empfänger die Veränderung der Flankensteilheit nicht bemerkt. Wenn bei einer Vergrößerung der Flankensteilheit das Signal nicht verzögert wird, wird in einem Empfänger ein Pegelwechsel früher detektiert, wodurch eine Timing-Spezifikation des Bussystems möglicherweise verletzt wird. Dies wird durch das Verzögern der Signalflanken wirksam verhindert.
Im gezeigten Ausführungsbeispiel unterscheidet sich die Verzögerungszeitdauer tv1 der steigenden Flanke von der Verzögerungszeitdauer tv2 der fallenden Flanke. Die Verzögerungszeitdauern tv1 und tv2 können optional dynamisch in Abhängigkeit vom HF-Störpegel eingestellt werden, d.h. bei abnehmender Flankensteilheit aufgrund abnehmender HF- Störpegel werden die Verzögerungszeitdauern tv1 und tv2 entsprechend reduziert und bei zunehmender Flankensteilheit aufgrund zunehmender HF-Störpegel werden die Verzögerungszeitdauern tv1 und tv2 entsprechend vergrößert. Bevorzugt sind die Verzögerungszeitdauern tv1 und tv2 konstant.
Wenn ein signifikanter HF-Störpegel auf der Busleitung BL durch den Hochfrequenzstörungsdetektor HFD detektiert wird, steuert dieser die Stromquellen SQ3 und SQ4 derart an, dass diese einen jeweiligen Strom liefern, der deutlich größer ist als derjenige, der von den Stromquellen SQ1 und SQ2 geliefert wird. Dies führt dazu, dass nach dem Ablauf der durch die Verzögerungseinheit VE erzeugten Verzögerungszeitdauer tv1 bzw. tv2, wenn entweder das Schaltmittel S3 oder S4 geschlossen wird, der Gate-Anschluss des Transistors T1 wesentlich schneller geladen bzw. entladen wird, wodurch die Flankensteilheit der ausgegebenen Signale deutlich zunimmt. Der durch die Stromquellen SQ3 und SQ4 gelieferte Strom kann kontinuierlich mit steigendem HF- Störpegel vergrößert werden oder stufenweise von einem ersten Flankensteilheitswert auf mindestens einen zweiten Flankensteilheitswert vergrößert werden, wenn der Hochfrequenz-Störpegel mindestens einen ersten Hochfrequenz-Störpegel-Schwellenwert überschreitet.
Die vergrößerte Flankensteilheit führt dazu, dass Störungen auf der Busleitung BL während der Signalflanke nicht zu einem unkontrollierten Umschalten in einem Empfänger führen.
Die in Fig. 1 gezeigten Ansteuerteile SQ1/S1 und SQ2/S2 sowie SQ3/S3 und SQ4/S4 dienen zur Verdeutlichung des Ansteuerprinzips. Es versteht sich, dass weitere, dem Fachmann bekannte, nicht gezeigte Bauelemente vorhanden sein können.
Fig. 2 zeigt Signalverläufe einer Spannung UBL auf der Busleitung BL, die durch den Sender-/Empfänger-Baustein TR in Abhängigkeit von einer am Eingang TX angelegten Spannung UTX erzeugt wird. Wenn der HF-Detektor HFD keine HF-Störungen auf der Busleitung BL detektiert, ergibt sich ein Signalverlauf UBL1 , der eine geringe Flankensteilheit aufweist. Der Signalverlauf UBL1 führt zu einer geringen Störabstrah- lung auf der Busleitung BL.
Wenn der Hochfrequenzstörungsdetektor HFD jedoch signifikante HF- Störungen auf der Busleitung BL detektiert, steuert er die Stromquellen SQ3 und SQ4 derart an, dass diese einen deutlich erhöhten Lade- bzw. Entladestrom bereitstellen. Das sich hierbei ergebende Signal UBL2 weist eine deutlich vergrößerte Flankensteilheit auf, wodurch die Störanfälligkeit deutlich abnimmt. Die Verzögerungseinheit VE verzögert das Schließen der Schalter S3 bzw. S4 bezogen auf die steigende bzw. fallende Flanke des Eingangssignals UTX um die Zeitdauer tv1 bzw. tv2, so dass ein nicht gezeigter Empfänger von der Änderung der Flankensteilheit nichts bemerkt. Die Verzögerungszeitdauer tv1 bzw. tv2 wird durch die Verzögerungseinheit VE derart eingestellt, dass ein Schwellenwert oder Schaltpegel SP durch das Signal UBL1 und das Signal UBL2 zeitgleich erreicht wird. Der Schaltpegel SP ist einem Logikpegel zugeordnet, d.h. wenn das Signal UBL1 oder UBL2 den Schaltpegel SP überschreitet, wird im Empfänger ein erster logischer Wert erkannt, und wenn das Signal UBL1 oder UBL2 den Schaltpegel SP unterschreitet, wird im Empfänger ein zweiter logischer Wert erkannt. Für steigende und fallende Flanken können auch unterschiedliche Schaltpegel bzw. Schwellenwerte festgelegt sein.
Fig. 3 zeigt ein Schaltbild des Hochfrequenzstörungsdetektors HFD des Sender-/Empfänger-Bausteins TR von Fig. 1.
Der Hochfrequenzstörungsdetektor HFD umfasst Kondensatoren C1 und C2, die zwischen die Busleitung BL und das Bezugspotential GND eingeschleift sind und die einen kapazitiven Spannungsteiler bilden. Eine Stromquelle SQ5, ein NMOS-Transistor N1 und ein NMOS-Transistor N3 sind seriell zwischen die Versorgungsspannung VCC und das Bezugspotential GND eingeschleift. Ein NMOS-Transistor N2 und ein NMOS-Transistor N4 sind seriell zwischen die Versorgungsspannung VCC und das Bezugspotential GND eingeschleift. Der Drain-Anschluss und der Gate-Anschluss des Transistors N1 sind miteinander verbunden. Die Gate-Anschlüsse der Transistoren N1 und N2 sind miteinander verbunden. Der Drain-Anschluss und der Gate-Anschluss des Transistors N3 sind miteinander verbunden. Die Gate-Anschlüsse der Transistoren N3 und N4 sind miteinander verbunden. Ein PMOS-Transistor PO und ein N MOS-Transistor N5 sind zwischen die Versorgungsspannung VCC und das Bezugspotential GND eingeschleift. Der Gate-Anschluss und der Source-Anschluss des Transistors PO sind miteinander verbunden. Eine Stromquelle SQ6 ist der Drain- Source-Strecke des Transistors PO parallel geschaltet. Ein Verbindungsknoten des ersten Kondensators C1 und des zweiten Kondensators C2 ist mit einem Verbindungsknoten des Transistors N2 und des Transistors N4 und einem Gate-Anschluss des Transistors N5 verbunden.
Ein PMOS-Transistor P1 und ein N MOS-Transistor N10 sind seriell zwischen die Versorgungsspannung VCC und das Bezugspotential GND eingeschleift. Die Gate-Anschlüsse der Transistoren PO und P1 sind miteinander verbunden. Der Drain-Anschluss und der Gate-Anschluss des Transistors N10 sind miteinander verbunden.
Ein PMOS-Transistor P2, ein Schaltmittel S5, ein Schaltmittel S6 und ein NMOS-Transistor N11 sind seriell zwischen die Versorgungsspannung VCC und das Bezugspotential GND eingeschleift. An einem Verbindungsknoten KN 1 der Schaltmittel S5 und S6 steht das Ansteuersignal US für die steuerbaren Stromquellen SQ3 und SQ4 an.
Die Schaltmittel S5 und S6 werden durch die Ansteuerspannung UTX angesteuert, wobei entweder das Schaltmittel S5 geschlossen und das Schaltmittel S6 offen oder das Schaltmittel S5 offen und das Schaltmittel S6 geschlossen ist.
Die Transistoren N1 bis N5 bilden eine sogenannte "translineare Loop". Unter der Annahme, dass die Transistoren N1 bis N5 alle gleich sind, entspricht der Drain-Strom des Transistors N5 dem Strom der Stromquelle SQ5. Wenn die Stromquellen SQ5 und SQ6 gleich sind, fließt kein Strom in den Eingang der Strombank, die aus den Transistoren PO bis P2 gebildet ist.
HF-Störungen auf der Busleitung BL werden über den kapazitiven Spannungsteiler aus den Kondensatoren C1 und C2 auf das Gate des Transistors N5 geleitet. In eine negative Richtung klemmt die Source- Elektrode des Transistors N2 die Spannung fest. In eine positive Richtung ist der Transistor N2 hochohmig. Durch diesen Gleichrichteffekt steigt das Gatepotential des Transistors N5 an. Der Drain-Strom des Transistors N5 ist nun viel größer als der Strom der Stromquelle SQ6 und der sich hieraus ergebende Differenzstrom fließt in den Eingangstransistor PO der PMOS-Strombank.
Der Transistor P2 stellt den Ladestrom für den Gate-Anschluss des Treibertransistors T1 zur Verfügung und der Transistor P1 und der Stromspiegel, gebildet aus den Transistoren N10 und N11 , erzeugen den entsprechenden Entladestrom.
Die gezeigte Schaltungsanordnung des Hochfrequenzstörungsdetektors HFD wirkt zunächst als Spitzenwertgleichrichter, der auf der Busleitung vorhandene hochfrequente Störsignale gleichrichtet. Die gleichgerichteten Signale werden anschließend gefiltert, beispielsweise mit einem Tiefpassfilter und/oder einem Mittelwertbildner. Der Filter berücksichtigt beim Ermitteln des Signals US Frequenzen von Störsignalen in einem Frequenzbereich von 1MHz bis 1GHz.

Claims

Patentansprüche
1. Verfahren zur Flankenformung von Signalen (UBL1 , UBL2), die auf eine Busleitung (BL) eines Bussystems ausgegeben werden, gekennzeichnet durch die Schritte:
Ermitteln eines Hochfrequenz-Störpegels auf der Busleitung
(BL) des Bussystems,
Vergrößern der Flankensteilheit der ausgegebenen Signale
(UBL1 , UBL2), wenn der Hochfrequenz-Störpegel auf der
Busleitung (BL) zunimmt, und
Verkleinern der Flankensteilheit der ausgegebenen Signale
(UBL1 , UBL2), wenn der Hochfrequenz-Störpegel auf der
Busleitung (BL) abnimmt.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die Flankensteilheit kontinuierlich mit zunehmendem Hochfrequenz- Störpegel auf der Busleitung (BL) vergrößert wird.
3. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die Flankensteilheit stufenweise von einem ersten Flankensteilheitswert auf mindestens einen zweiten Flankensteilheitswert vergrößert wird, wenn der Hochfrequenz-Störpegel mindestens einen ersten Hochfrequenz-Störpegel-Schwellenwert überschreitet.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zum Ermitteln des Hochfrequenz- Störpegels Frequenzen von Störsignalen in einem Frequenzbereich von 50OkHz bis 5GHz, bevorzugt 90OkHz bis 3GHz, besonders bevorzugt 1MHz bis 1GHz, berücksichtigt werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Ermitteln des Hochfrequenz-Störpegels den Schritt umfasst:
Gleichrichten der auf der Busleitung (BL) vorhandenen hochfrequenten Störsignale.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Ermitteln des Hochfrequenz-Störpegels den Schritt umfasst:
Filtern der gleichgerichteten hochfrequenten Störsignale, insbesondere Bilden eines Mittelwerts aus den gleichgerichteten hochfrequenten Störsignalen.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und/oder eine fallende Signalflanke um eine solche Zeitdauer (tv1 , tv2) verzögert wird, dass für einen Empfänger der Signale die steigende Signalflanke und/oder die fallende Signalflanke zu einem unveränderten Zeitpunkt empfangbar sind.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei einem Vergrößern der Flankensteilheit der Signale eine steigende Signalflanke und/oder eine fallende Signalflanke um eine Zeitdauer (tv1 , tv2) verzögert wird, so dass die Signalflanke eines Signals (UBL2) mit vergrößerter Flankensteilheit einen Schwellenwert (SP), der einem Logikpegel zugeordnet ist, zu einem gleichen Zeitpunkt erreicht wie die Signalflanke eines Signals (UBL1 ) mit normaler Flankensteilheit.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Bussystem ein LIN-Bussystem ist.
10. Sender-/Empfänger-Baustein (TR) für ein Bussystem mit einem Treibertransistor (T1 ), der zwischen eine Busleitung (BL) des Bussystems und ein Bezugspotential (GND) einzu- schleifen ist und der zum Ausgeben von Signalen (UBL1 , UBL2) auf der Busleitung (BL) dient, und einer Ansteuereinheit (AE) für den Treibertransistor (T1 ), gekennzeichnet durch einen Hochfrequenzstörungsdetektor (HFD), der derart ausgebildet ist, dass er einen Hochfrequenz-Störpegel auf der Busleitung (BL) des Bussystems ermittelt, wobei die Ansteuereinheit (AE) derart ausgebildet ist, dass sie in Abhängigkeit von dem ermittelten Hochfrequenz-Störpegel den Treibertransistor (T1 ) derart ansteuert, dass eine Flankensteilheit der ausgegebenen Signale (UBL1 , UBL2) zunimmt, wenn der Hochfrequenz- Störpegel auf der Busleitung (BL) zunimmt, und eine Flankensteilheit der ausgegebenen Signale (UBL1 , UBL2) abnimmt, wenn der Hochfrequenz- Störpegel auf der Busleitung (BL) abnimmt.
11. Sender-/Empfänger-Baustein nach Anspruch 10, gekennzeichnet durch eine erste steuerbare Stromquelle (SQ 1 ), die zwischen eine Versorgungsspannung (VCC) und einen Gate-Anschluss des Treibertransistors (T1 ) eingeschleift ist, und eine zweite steuerbare Stromquelle (SQ2), die zwischen den Gate-Anschluss des Treibertransistors (T1 ) und ein Bezugspotential (GND) eingeschleift ist.
12. Sender-/Empfänger-Baustein nach Anspruch 11 , dadurch gekennzeichnet, dass zwischen den Gate-Anschluss des Treiber- transistors (T1 ) und die erste steuerbare Stromquelle (SQ 1 ) und die zweite steuerbare Stromquelle (SQ2) ein Filter, insbesondere ein Tiefpass (TP), zur Störungsunterdrückung eingeschleift ist.
13. Sender-/Empfänger-Baustein nach einem der Ansprüche 10 bis
12, gekennzeichnet durch eine dritte steuerbare Stromquelle (SQ3), die zwischen eine Versorgungsspannung (VCC) und einen Gate-Anschluss des Treibertransistors (T1) eingeschleift ist, und eine vierte steuerbare Stromquelle (SQ4), die zwischen den Gate-Anschluss des Treibertransistors (T1 ) und ein Bezugspotential (GND) eingeschleift ist, wobei die dritte steuerbare Stromquelle (SQ3) und die vierte steuerbare Stromquelle (SQ4) von der Ansteuereinheit (AE) zur Veränderung der Flankensteilheit der ausgegebenen Signale (UBL1 , UBL2) angesteuert werden.
14. Sender-/Empfänger-Baustein nach einem der Ansprüche 10 bis
13, gekennzeichnet durch eine Verzögerungseinheit (VE)1 die derart ausgebildet ist, dass bei einem Vergrößern der Flankensteilheit der Signale (UBL1 , UBL2) eine steigende Signalflanke und/oder eine fallende Signalflanke um eine solche Zeitdauer (tv1 , tv2) verzögert wird, dass für einen Empfänger der Signale (UBL1 , UBL2) die steigende Signalflanke und/oder die fallende Signalflanke zu einem unveränderten Zeitpunkt empfangbar ist.
15. Sender-/Empfänger-Baustein nach einem der Ansprüche 10 bis
14, gekennzeichnet durch eine Verzögerungseinheit (VE), die derart ausgebildet ist, dass sie bei einem Vergrößern der Flankensteilheit der Signale (UBL1 , UBL2) eine steigende Signalflanke und/oder eine fallende Signalflanke um eine Zeitdauer (tv1 , tv2) verzögert, so dass die Signalflanke eines Signals (UBL2) mit ver- größerter Flankensteilheit einen Schwellenwert (SP), der einem Logikpegel zugeordnet ist, zu einem gleichen Zeitpunkt erreicht wie die Signalflanke eines Signals (UBL1 ) mit normaler Flankensteilheit.
16. Sender-/Empfänger-Baustein nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass der Hochfrequenzstörungsdetektor (HFD) umfasst: einen Gleichrichter, der auf der Busleitung (BL) vorhandene hochfrequente Störsignale gleichrichtet.
17. Sender-/Empfänger-Baustein nach Anspruch 16, dadurch gekennzeichnet, dass der Hochfrequenzstörungsdetektor (HFD) umfasst: einen Filter, der die gleichgerichteten hochfrequenten Störsignale filtert.
18. Sender-/Empfänger-Baustein nach Anspruch 17, dadurch gekennzeichnet, dass der Filter umfasst: einen Mittelwertbildner, der aus den gleichgerichteten hochfrequenten Störsignalen einen Mittelwert bildet.
19. Sender-/Empfänger-Baustein nach einem der Ansprüche 10 bis 18, dadurch gekennzeichnet, dass das Bussystem ein LIN- Bussystem ist, wobei der Sender-/Empfänger-Baustein einen LIN- Bustreiber (TR) bildet.
PCT/EP2007/010401 2006-12-04 2007-11-30 Verfahren zur flankenformung von signalen und sender-/empfänger-baustein für ein bussystem WO2008067956A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009539647A JP2010512081A (ja) 2006-12-04 2007-11-30 信号のエッジ形成の方法、及びバスシステムの送信機／受信機構成部品
CN2007800492288A CN101584169B (zh) 2006-12-04 2007-11-30 用于形成信号的边沿的方法以及用于总线系统的发射器/接收器模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006058889A DE102006058889B3 (de) 2006-12-04 2006-12-04 Verfahren zur Flankenformung von Signalen und Sender-/Empfänger-Baustein für ein Bussystem
DE102006058889.4 2006-12-04

Publications (3)

Publication Number Publication Date
WO2008067956A2 true WO2008067956A2 (de) 2008-06-12
WO2008067956A3 WO2008067956A3 (de) 2008-08-07
WO2008067956A8 WO2008067956A8 (de) 2008-09-25

Family

ID=39311497

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/010401 WO2008067956A2 (de) 2006-12-04 2007-11-30 Verfahren zur flankenformung von signalen und sender-/empfänger-baustein für ein bussystem

Country Status (6)

Country Link
US (1) US8054911B2 (de)
JP (1) JP2010512081A (de)
KR (1) KR20090086467A (de)
CN (1) CN101584169B (de)
DE (1) DE102006058889B3 (de)
WO (1) WO2008067956A2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132215A1 (ja) * 2011-03-31 2012-10-04 ルネサスエレクトロニクス株式会社 シリアル通信装置
DE102013222789A1 (de) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und Verfahren zur Reduzierung von leitungsgebundenen Emissionen in einem Bussystem
DE102013222790A1 (de) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und Verfahren zur Verbesserung der Empfangsqualität in einem Bussystem
FR3020720B1 (fr) * 2014-04-30 2017-09-15 Inside Secure Interface de communication avec adaptation automatique au niveau du signal entrant
US9166646B1 (en) * 2014-08-25 2015-10-20 Nxp B.V. Transceiver circuit and method for operating a transceiver circuit
US10488516B2 (en) * 2015-10-21 2019-11-26 Semiconductor Components Industries, Llc Controlling an output signal independently of the first harmonic
EP3503397A1 (de) * 2017-12-20 2019-06-26 Valeo Siemens eAutomotive Germany GmbH Treibereinheit, stromwandler, fahrzeug und verfahren zum betreiben elektrischer leistungskonverter
WO2024053215A1 (ja) * 2022-09-08 2024-03-14 ローム株式会社 信号送信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2186468A (en) * 1986-02-06 1987-08-12 Plessey Co Plc Improvements relating to data transmission systems
US6069916A (en) * 1996-08-01 2000-05-30 Siemens Aktiengesellschaft Interface circuit

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347537A (en) * 1992-03-17 1994-09-13 Clarion Co., Ltd. Spread spectrum communication device
US5400027A (en) * 1993-06-10 1995-03-21 Advanced Micro Devices, Inc. Low voltage digital-to-analog converter with improved accuracy
JP3195909B2 (ja) * 1997-01-20 2001-08-06 東芝マイクロエレクトロニクス株式会社 出力回路
EP0926829A1 (de) 1997-12-22 1999-06-30 Alcatel Ausgangsschaltung für digitale integrierte Schaltungen
JP3251260B2 (ja) * 1999-04-07 2002-01-28 エヌイーシーマイクロシステム株式会社 スルーレート検知回路及び半導体集積回路装置
DE50004272D1 (de) * 1999-08-25 2003-12-04 Infineon Technologies Ag Treiberschaltung und verfahren zum betreiben einer treiberschaltung
DE19945432A1 (de) * 1999-09-22 2001-04-12 Infineon Technologies Ag Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung
JP2002043898A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 発振回路および発振方法
DE10038149A1 (de) * 2000-08-04 2002-02-14 Infineon Technologies Ag Ansteuerschaltung zur Ansteuerung eines Schalters mit unterschiedlichen Schaltflanken
EP1371199A2 (de) * 2001-03-12 2003-12-17 Koninklijke Philips Electronics N.V. Leitungstreiber mit steuerung der anstiegsgeschwindigkeit
JP4530563B2 (ja) 2001-03-28 2010-08-25 株式会社ホンダロック 車両のステアリングロック装置
US6756746B2 (en) * 2001-09-19 2004-06-29 General Electric Company Method of delaying and sequencing the starting of inverters that ballast lamps
US6982587B2 (en) * 2002-07-12 2006-01-03 Rambus Inc. Equalizing transceiver with reduced parasitic capacitance
US7102380B2 (en) * 2004-07-07 2006-09-05 Kao Richard F C High speed integrated circuit
CN100481057C (zh) * 2004-10-21 2009-04-22 Nxp股份有限公司 串行数据总线的从总线用户
US7568127B2 (en) * 2004-12-20 2009-07-28 Intel Corporation Signal drive de-emphasis control for serial bus
CN100454969C (zh) * 2005-12-12 2009-01-21 深圳艾科创新微电子有限公司 一种视频图像亮度瞬态增强的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2186468A (en) * 1986-02-06 1987-08-12 Plessey Co Plc Improvements relating to data transmission systems
US6069916A (en) * 1996-08-01 2000-05-30 Siemens Aktiengesellschaft Interface circuit

Also Published As

Publication number Publication date
US20080205498A1 (en) 2008-08-28
WO2008067956A3 (de) 2008-08-07
US8054911B2 (en) 2011-11-08
WO2008067956A8 (de) 2008-09-25
CN101584169A (zh) 2009-11-18
CN101584169B (zh) 2012-12-26
DE102006058889B3 (de) 2008-05-21
KR20090086467A (ko) 2009-08-12
JP2010512081A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
DE102012208124B4 (de) Ringing-Unterdrückungsschaltung
WO2008067956A2 (de) Verfahren zur flankenformung von signalen und sender-/empfänger-baustein für ein bussystem
DE102018104732B3 (de) Bus-treiberschaltung
DE102008055051B4 (de) Schaltungsanordnung und Verfahren zur Erzeugung eines Ansteuersignals für einen Transistor
DE3941531C2 (de) Bustreiberschaltung
DE112016000392B4 (de) Signalübertragungs-Einrichtung
DE102004045231A1 (de) Halbleitervorrichtung, die eine Fehlfunktion verhindern kann, welche von einem in einer Pegelschiebeschaltung erzeugten falschen Signal verursacht ist
DE102007009848B4 (de) Ansteuerschaltung
DE102013222789A1 (de) Teilnehmerstation für ein Bussystem und Verfahren zur Reduzierung von leitungsgebundenen Emissionen in einem Bussystem
DE4128737C2 (de) Datenübertragungsschaltkreis
DE102020208635A1 (de) Differenzsignal-übertragungsschaltung
DE102019203338A1 (de) Ringing-Entstörschaltung
DE19651548C2 (de) CMOS-Ausgangsschaltung mit einer Ladevorspannungsschaltung
DE2813628A1 (de) Filterschaltung
DE112021004851T5 (de) Bidirektionale Kommunikationsschaltung und Verfahren zum Betreiben einer bidirektionalen Kommunikationsschaltung
DE10244186B4 (de) Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren
DE69624432T2 (de) Treiber- und Empfängerschaltung für Datenkommunikationsgerät
EP3114767B1 (de) Oszillator, sende-/empfangseinrichtung für ein bussystem und verfahren zur erzeugung einer taktfrequenz mit dem oszillator
EP0823148A1 (de) Gtl-ausgangsverstärker zum einkoppeln eines am eingang anliegenden eingangssignales in eine am ausgang anliegende übertragungsleitung
DE102016209580A1 (de) Elektronische vorrichtung
DE102019104115B4 (de) Verfahren und Vorrichtung zur Gleichtaktminimalen Ansteuerung eines differentiellen Datenbusses mit high- und low-side-seitiger Verzögerungsregelung
DE10343278B4 (de) Halbbrückenschaltung mit einer Einrichtung zur Vermeidung von Querströmen
DE10262270B4 (de) Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren
DE102010028448A1 (de) Schnittstellenschaltung und Verfahren zur Beeinflussung der Flankensteilheit eines Ansteuersignals
DE102007030569A1 (de) Schaltungsanordnung und Verfahren zum Auswerten eines Datensignals

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780049228.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07856304

Country of ref document: EP

Kind code of ref document: A2

ENP Entry into the national phase

Ref document number: 2009539647

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020097014009

Country of ref document: KR

122 Ep: pct application non-entry in european phase

Ref document number: 07856304

Country of ref document: EP

Kind code of ref document: A2