DE112015007180T5 - Treiberschaltung für eine Halbleitervorrichtung - Google Patents

Treiberschaltung für eine Halbleitervorrichtung Download PDF

Info

Publication number
DE112015007180T5
DE112015007180T5 DE112015007180.6T DE112015007180T DE112015007180T5 DE 112015007180 T5 DE112015007180 T5 DE 112015007180T5 DE 112015007180 T DE112015007180 T DE 112015007180T DE 112015007180 T5 DE112015007180 T5 DE 112015007180T5
Authority
DE
Germany
Prior art keywords
signal
circuit
pulse
level
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112015007180.6T
Other languages
English (en)
Other versions
DE112015007180B4 (de
Inventor
Kazuya Hokazono
Akihisa Yamamoto
Dong Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015007180T5 publication Critical patent/DE112015007180T5/de
Application granted granted Critical
Publication of DE112015007180B4 publication Critical patent/DE112015007180B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Abstract

Eine Treiberschaltung für eine Halbleitervorrichtung umfasst: eine Signalübertragungsschaltung, welche eine erste Pegelverschiebungsschaltung, welche zum Pegelverschieben eines Eingabesignals konfiguriert ist, welches einen ersten Spannungspegel aufweist, wobei die Signalübertragungsschaltung so konfiguriert ist, dass sie basierend auf dem Eingabesignal ein Treibersignal erzeugt, welches einen zweiten Spannungspegel aufweist, der höher als der erste Spannungspegel ist; und eine Erfassungsschaltung für ungesättigte Spannung umfasst, welche konfiguriert ist, um ein erstes Fehlersignal, das den ersten Spannungspegel aufweist, auszugeben, wenn eine ungesättigte Spannung eines Halbleiterschaltelements, welches von dem Treibersignal angetrieben wird, erfasst wird. Die Treiberschaltung für eine Halbleitervorrichtung erzeugt ein zweites Fehlersignal, welches den zweiten Spannungspegel aufweist, durch Pegelverschieben des ersten Fehlersignals oder eines gewandelten Signals, welches durch Wandeln des ersten Fehlersignals in ein Pulssignal erhalten wird. Die Treiberschaltung für eine Halbleitervorrichtung umfasst weiter eine Schaltung für sanftes Herunterfahren, welche konfiguriert ist, um ein Treibersignal für das Halbleiterschaltelement zu verändern, um das Halbleiterschaltelement sanft herunterzufahren, wenn das zweite Fehlersignal eingegeben wird.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Treiberschaltung für eine Halbleitervorrichtung.
  • Hintergrund der Erfindung
  • Wie beispielsweise in JP 2004-201486 A offenbart ist bisher ein Verfahren zum Erfassen von Ungesättigtheit eines Halbleiterschaltelements als eine Kurzschluss-Schutzfunktion für ein Hochpotential-Seite-Halbleiterschaltelement bekannt. Wenn das Halbleiterschaltelement in einem normalerweise AN Zustand ist, ist eine Spannung zwischen Anschlüssen des Halbleiterschaltelements eine gesättigte Spannung. Wenn allerdings das Halbleiterschaltelement in einem kurzgeschlossenen Zustand ist, steigt die Spannung zwischen den Anschlüssen des Halbleiterschaltelements von der gesättigten Spannung aufgrund eines Überstroms und wird dann zu einer ungesättigten Spannung. Die vorstehend beschriebene JP 2004-201486 A offenbart ein Verfahren zum Durchführen eines Kurzschlussschutzes für das Hochpotential-Seite-Halbleiterschaltelement durch Erfassen einer ungesättigten Spannung, um einen kurzgeschlossenen Zustand des Hochpotential-Seite-Halbleiterschaltelements zu erfassen. Es sei angemerkt, dass „ungesättigt“ als „DESAT“ abgekürzt werden kann und „ungesättigte Spannung“ als „DESAT Spannung“ abgekürzt werden kann.
  • Zitierliste
  • Patentliteratur
  • [PTL 1] JP 2004-201486 A
  • Kurzbeschreibung
  • Technisches Problem
  • Eine Treiberschaltung für eine Halbleitervorrichtung ist bekannt, in welcher ein Hochpotential-Treibersignal durch Pegelverschieben einer Eingabesignal-Eingabe auf eine Niederpotential-Seite erzeugt wird. Ein spezielles Beispiel der Schaltungskonfiguration der Treiberschaltung für eine Halbleitervorrichtung umfasst eine Pegelverschiebungsschaltung, eine primärseitige Schaltung, welche an einer Vorstufe der Pegelverschiebungsschaltung vorgesehen ist und bei einem niedrigen Spannungspegel arbeitet, und eine sekundärseitige Schaltung, welche an einer Folgestufe der Pegelverschiebungsschaltung vorgesehen ist und bei einem hohen Spannungspegel arbeitet. Wenn der primärseitigen Schaltung ein Eingabesignal eingegeben wird, wird das Eingabesignal durch die Pegelverschiebungsschaltung pegelverschoben und ein Treibersignal wird durch die sekundärseitige Schaltung ausgegeben. Das Treibersignal wird einem Steuerungsanschluss eines Hochpotential-Seite-Halbleiterschaltelements zugeführt.
  • Die Methode, mit welcher ein Halbleitschaltelement heruntergefahren wird, umfasst ein hartes Herunterfahren und ein sanftes Herunterfahren. In dem harten Herunterfahren wird bewirkt, dass die Gate-Spannung des Halbleiterschaltelements schnell fällt, um dadurch das Halbleiterschaltelement schnell herunterzufahren. In dem sanften Herunterfahren wird bewirkt, dass die Gate-Spannung des Halbleiterschaltelements langsam fällt, um dadurch das Halbleiterschaltelement langsamer als bei dem harten Herunterfahren herunterzufahren. Wenn das Halbleiterschaltelement schnell heruntergefahren wird, wenn der Kurzschlussschutz durchgeführt wird, wird ein exzessiver Stoß aufgrund eines steilen di/dt erzeugt. Um dies zu vermeiden, ist es bevorzugt, sanftes Herunterfahren anstatt hartes Herunterfahren während des Kurzschlussschutzes durchzuführen. In einem normalerweise ausgeschalteten Betrieb des Halbleiterschaltelements wird basierend auf dem AN/AUS Zustand des Treibersignals hartes Herunterfahren durchgeführt. Andererseits ist sanftes Herunterfahren ein Vorgang, welcher von dem normalerweise ausgeschalteten Betrieb verschieden ist, und ein Treibersignal, welches für sanftes Herunterfahren langsam fällt, wird dem Hochpotential-Seite-Halbleiterschaltelement von der sekundärseitigen Schaltung zugeführt.
  • Der vorliegende Erfinder hat das Verfahren zum Erfassen einer ungesättigten Spannung eines Hochpotential-Seite-Halbleiterschaltelements an der Niederpotential-Seite intensiv untersucht. Wenn eine Schaltungskonfiguration zum Erfassen einer ungesättigten Spannung eines Hochpotential-Seite-Halbleiterschaltelements an einer Hochpotential-Seite eingesetzt wird, kann das Hochpotential-Seite-Halbleiterschaltelement durch Behandeln von Fehlerinformation, welche angibt, dass die ungesättigte Spannung in der sekundärseitigen Schaltung erfasst wurde, heruntergefahren werden. Allerdings ist es in der Schaltungskonfiguration zum Erfassen der ungesättigten Spannung des Hochpotential-Seite-Halbleiterschaltelements an der Niederpotential-Seite, wie von dem vorliegenden Erfinder untersucht, erforderlich, nach dem präzisen Übertragen des Signals, welches den normalerweise ausgeschalteten Betrieb angibt, und der Fehlerinformation, welche angibt, dass die ungesättigte Spannung erfasst wurde, ein Treibersignal für das sanfte Herunterfahren zu erzeugen, während das Signal und die Fehlerinformation voneinander unterschieden werden. Das Verfahren zum Erfassen der ungesättigten Spannung des Hochpotential-Seite-Halbleiterschaltelements an der Niederpotential-Seite wurde nicht komplett untersucht.
  • Die vorliegende Erfindung wurde zum Lösen der vorstehend erwähnten Probleme geschaffen, und eine Aufgabe der vorliegenden Erfindung ist es, eine Treiberschaltung für eine Halbleitervorrichtung bereitzustellen, welche fähig ist, passend Kurzschlussschutz für ein Hochpotential-Seite-Halbleiterschaltelement durchzuführen, während sie eine ungesättigte Spannung an einer Niederpotential-Seite erfasst.
  • Lösung des Problems
  • Eine Treiberschaltung für eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst:
    • eine Signalübertragungsschaltung, welche eine erste Pegelverschiebungsschaltung umfasst, welche zum Pegelverschieben eines Eingabesignals mit einem ersten Spannungspegel konfiguriert ist, wobei die Signalübertragungsschaltung so konfiguriert ist, dass sie basierend auf dem Eingabesignal ein Treibersignal mit einem zweiten Spannungspegel, der höher als der erste Spannungspegel ist, erzeugt; und
    • eine Erfassungsschaltung für ungesättigte Spannung, welche so konfiguriert ist, dass sie ein erstes Fehlersignal mit dem ersten Spannungspegel, ausgibt, wenn eine ungesättigte Spannung eines Halbleiterschaltelements, welches von dem Treibersignal angetrieben wird, erfasst wird,
    • wobei ein zweites Fehlersignal mit dem zweiten Spannungspegel durch Pegelverschieben des ersten Fehlersignals erzeugt wird, oder durch ein Signal, welches durch Pegelverschieben eines umgewandelten Signals, das von dem ersten Fehlersignal in ein Pulssignal umgewandelt wird, erhalten wird, und
    • wobei die Treiberschaltung für eine Halbleitervorrichtung femer eine Schaltung für sanftes Herunterfahren aufweist, welche konfiguriert ist, um ein Treibersignal für das Halbleiterschaltelement zu verändern, um das Halbleiterschaltelement sanft herunterzufahren, wenn das zweite Fehlersignal eingegeben wird.
  • Vorteilhafte Auswirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung ist es möglich, ein Treibersignal für sanftes Herunterfahren durch Erzeugen eines Fehlersignals, welches angibt, dass eine ungesättigte Spannung erfasst wurde, an einer Niederpotential-Seite und durch passendes Übertragen des Fehlersignals an eine Hochpotential-Seite zu erzeugen, um eine Schaltung für sanftes Herunterfahren zu aktivieren. Somit kann ein Kurzschlussschutz für ein Hochpotential-Seite-Halbleiterschaltelement passend durchgeführt werden, während die ungesättigte Spannung an der Niederpotential-Seite erfasst wird.
  • Figurenliste
    • 1 ist ein Blockschaltbild, welches die integrierte Treiberschaltung für eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 2 ist ein Zeitdiagramm, welches einen Betrieb der integrierten Treiberschaltung für eine Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 3 ist ein Blockschaltbild, welches die integrierte Treiberschaltung für eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 4 ist ein Schaltbild, welches einen Teil der integrierten Treiberschaltung für eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 5 ist ein Blockschaltbild, welches einen Teil der integrierten Treiberschaltung für eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 6 ist ein Zeitdiagramm, welches einen Betrieb der integrierten Treiberschaltung für eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 7 ist ein Blockschaltbild, welches die integrierte Treiberschaltung für eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt;
    • 8 ist ein Blockschaltbild, welches einen Teil der integrierten Treiberschaltung für eine Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt;
    • 9 ist ein Blockschaltbild, welches einen Teil der integrierten Treiberschaltung für eine Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt;
    • 10 ist ein Zeitdiagramm, welches einen Betrieb der integrierten Treiberschaltung für eine Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt;
    • 11 ist ein Diagramm, welches eine Halbleitervorrichtung darstellt, an welcher die integrierten Treiberschaltung für eine Halbleitervorrichtungen gemäß jeder Ausführungsform der vorliegenden Erfindung angewandt werden; und
    • 12 ist ein Blockschaltbild, welches ein modifiziertes Beispiel der integrierten Treiberschaltung für eine Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • Beschreibung der Ausführungsformen
  • 11 ist ein Diagramm, welches eine Halbleitervorrichtung darstellt, an welcher integrierte Treiberschaltungen für eine Halbleitervorrichtung 101 bis 101b gemäß jeder Ausführungsform der vorliegenden Erfindung angewandt werden. Eine in 11 dargestellte Halbleitervorrichtung 900 wird ebenfalls als die Invertervorrichtung 900 bezeichnet. Die Invertervorrichtung 900 umfasst Halbleiterschaltelemente 102 und 103, welche in Reihe verbunden sind, und ein Treibermodul 800, welches die Halbleiterschaltelemente 102 und 103 antreibt. In dieser Ausführungsform werden beispielsweise Bipolartransistor mit isolierter Gate (IGBT) als die Halbleiterschaltelemente 102 und 103 verwendet, es können aber stattdessen andere Transistoren wie etwa ein MOS-Feldeffekttransistor (MOSFET) verwendet werden und Si oder SiC können als ein Material für die Transistoren verwendet werden.
  • Das Halbleiterschaltelement 102 ist ein Hochpotential-Seite-Halbleiterschaltelement (Hochseite-Schaltelement) und das Halbleiterschaltelement 103 ist ein Niederpotential-Seite-Halbleiterschaltelement (Niederseite-Schaltelement). Eine Kollektor-Elektrode des Hochpotential-Seite-Halbleiterschaltelements 102 ist mit einer dritten Leistungsversorgungsspannung HVCC verbunden und eine Emitter-Elektrode des Niederpotential-Seite-Halbleiterschaltelements 103 ist mit einem dritten Referenzpotential HGND verbunden. Eine Kollektor-Elektrode des Niederpotential-Seite-Halbleiterschaltelements 103 ist mit einer Emitter-Elektrode des Hochpotential-Seite-Halbleiterschaltelements 102 verbunden.
  • Das Treibermodul 800 umfasst eine HVIC 600, welche ein Treibersignal HO zum Antreiben des Hochpotential-Seite-Halbleiterschaltelements 102 ausgibt, und eine LVIC 700, welche ein Treibersignal LO zum Antreiben des Niederpotential-Seite-Halbleiterschaltelements 103 ausgibt. Die HVIC 600 enthält die in 1 dargestellte integrierte Treiberschaltung für eine Halbleitervorrichtung 101 und umfasst einen Anschluss VU, der mit der Kollektor-Elektrode des Hochpotential-Seite-Halbleiterschaltelements 102 verbunden ist, und einen Anschluss VL, der mit der Emitter-Elektrode des Hochpotential-Seite-Halbleiterschaltelements 102 verbunden ist. Die HVIC 600 kann die in 3 dargestellte integrierte Treiberschaltung für eine Halbleitervorrichtung 101a oder die in 7 dargestellte integrierte Treiberschaltung für eine Halbleitervorrichtung 101b anstelle der in 1 dargestellten integrierten Treiberschaltung für eine Halbleitervorrichtung 101 enthalten. Gemäß der Ausführungsform sind die Anschlüsse VU und VL des Treibermoduls 800 jeweils mit einer Kollektor-Elektrode (Drain eines MOSFET) des Hochpotential-Seite-Halbleiterschaltelements 102 und einer Emitter-Elektrode (Source eines MOSFET) dessen verbunden, wodurch ermöglicht wird, dass eine Kollektor-zu-Emitter-Spannung des Hochpotential-Seite-Halbleiterschaltelements 102 erfasst werden kann.
  • Die Kollektor-zu-Emitter-Spannung des Hochpotential-Seite-Halbleiterschaltelements 102 kann einen ungesättigten Zustand des Hochpotential-Seite-Halbleiterschaltelements 102 erfassen. Genauer ausgedrückt, wenn die Halbleiterschaltelemente 102 und 103 in dem normalerweise AN Zustand arbeiten, wird die Kollektor-zu-Emitter-Spannung in einem Zustand gehalten, in welchem die Kollektor-zu-Emitter-Spannung auf eine gesättigte Spannung der Halbleiterschaltelemente 102 und 103 verringert wird. Allerdings, wenn die Halbleiterschaltelemente 102 und 103 in einem kurzgeschlossenen Zustand sind, steigt die Kollektor-zu-Emitter-Spannung von der gesättigten Spannung aufgrund eines Überstroms und wird zu einem ungesättigten Zustand. Dementsprechend sind die Anschlüsse VU und VL des Treibermoduls 800 jeweils mit der Kollektor-Elektrode und der Emitter-Elektrode des Hochpotential-Seite-Halbleiterschaltelements 102 verbunden und es wird bestimmt, ob die Kollektor-zu-Emitter-Spannung eine gesättigte Spannung ist, oder nicht, was ermöglicht, dass die ungesättigte Spannung des Hochpotential-Seite-Halbleiterschaltelements 102 erfasst werden kann.
  • Erste Ausführungsform
  • 1 ist ein Blockschaltdiagramm, welches die integrierte Treiberschaltung für eine Halbleitervorrichtung 101 gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt. Die integrierte Treiberschaltung für eine Halbleitervorrichtung 101 wird hiernach auch einfach als die „integrierte Schaltung 101“ bezeichnet. Die integrierte Schaltung 101 umfasst eine Hauptsignalübertragungsschaltung 110, eine Erfassungsschaltung 121 für ungesättigte Spannung, eine zweite Pegelverschiebungshauptschaltung 118 und eine Schaltung 119 für sanftes Herunterfahren. Die integrierte Schaltung 101 umfasst eine primärseitige Schaltung 112, welche bei einem niedrigen Spannungspegel arbeitet und eine sekundärseitige Schaltung 115, welche bei einem hohen Spannungspegel arbeitet. Die primärseitige Schaltung 112 umfasst eine primärseitige Signalübertragungsschaltung 111, welche in der Hauptsignalübertragungsschaltung 110 enthalten ist. Die sekundärseitige Schaltung 115 umfasst eine sekundärseitige Signalübertragungsschaltung 114, welche in der Hauptsignalübertragungsschaltung 110 enthalten ist, und eine Schaltung 119 für sanftes Herunterfahren.
  • Die Hauptsignalübertragungsschaltung 110 pegelverschiebt ein Eingabesignal HIN, welches einen niedrigen Spannungspegel aufweist, um dadurch ein Treibersignal HO, welches einen hohen Spannungspegel aufweist, auszugeben. Genauer ausgedrückt umfasst die Hauptsignalübertragungsschaltung 110 die primärseitige Signalübertragungsschaltung 111, eine erste Pegelverschiebungshauptschaltung 113 und die sekundärseitige Signalübertragungsschaltung 114. Die primärseitige Signalübertragungsschaltung 111 ist an einer Vorstufe der ersten Pegelverschiebungshauptschaltung 113, d.h. an einer Eingabeseite vorgesehen und die sekundärseitige Signalübertragungsschaltung 114 ist an einer Folgestufe der ersten Pegelverschiebungshauptschaltung 113, d.h. an einer Ausgabeseite vorgesehen.
  • Die primärseitige Signalübertragungsschaltung 111 erzeugt ein Signal LVON und ein Signal LVOFF. Genauer ausgedrückt erzeugt die primärseitige Signalübertragungsschaltung 111 das Signal LVON und das Signal LVOFF in Reaktion auf das Eingabesignal HIN durch Einstellen eines Referenzpotentials als ein erstes Referenzpotential GND und Einstellen einer Leistungsversorgungsspannung als eine erste Leistungsversorgungsspannung VCC. Das Signal LVON ist ein Signal, welches synchron mit einer steigenden Kante des Eingabesignals HIN steigt. Das Signal LVOFF ist ein Signal, welches synchron mit einer fallenden Kante des Eingabesignals HIN steigt. Das Signal LVON und das Signal LVOFF werden jeweils zur ersten Pegelverschiebungshauptschaltung 113 übertragen.
  • Die erste Pegelverschiebungshauptschaltung 113 pegelverschiebt jeweils das Signal LVON und das Signal LVOFF, wodurch es ein Signal HVON und ein Signal HVOFF erzeugt. Genauer ausgedrückt erzeugt die erste Pegelverschiebungshauptschaltung 113 das Signal HVON und das Signal HVOFF basierend auf einem zweiten Referenzpotential VS, welches von dem ersten Referenzpotential GND verschieden ist, synchron mit den primärseitigen Signalen LVON und LVOFF. Das Signal HVON und das Signal HVOFF werden jeweils zur sekundärseitigen Signalübertragungsschaltung 114 übertragen.
  • Die sekundärseitige Signalübertragungsschaltung 114 erzeugt das Treibersignal HO aus dem Signal HVON und dem Signal HVOFF. Genauer ausgedrückt ist die sekundärseitige Signalübertragungsschaltung 114 eine Schaltung, welche das Treibersignal HO in Reaktion auf das Signal HVON und das Signal HVOFF durch Einstellen des Referenzpotentials als das zweite Referenzpotential VS und Einstellen der Leistungsversorgungsspannung als eine zweite Leistungsversorgungsspannung VB erzeugt. In der ersten Ausführungsform steigt das Treibersignal HO synchron mit einer steigenden Kante des Signals HVON und fällt synchron mit einer steigenden Kante des Signals HVOFF.
  • Die Erfassungsschaltung 121 für ungesättigte Spannung erfasst eine ungesättigte Spannung, wenn das Hochpotential-Seite-Halbleiterschaltelement 102 in einem kurzgeschlossenen Zustand ist, und erzeugt ein Niederpotential-Fehlersignal LVdesat. Das Niederpotential-Fehlersignal LVdesat ist ein Signal, welches einen niedrigen Spannungspegel basierend auf dem ersten Referenzpotential GND als das Referenzpotential aufweist. Genauer ausgedrückt ist die Erfassungsschaltung 121 für ungesättigte Spannung mit dem Kollektor des Hochpotential-Seite-Halbleiterschaltelements 102 durch den Anschluss VU verbunden und ist mit dem Emitter des Hochpotential-Seite-Halbleiterschaltelements 102 durch den Anschluss VL verbunden. Die Erfassungsschaltung 121 für ungesättigte Spannung erfasst eine Kollektor-zu-Emitter-Spannung des Hochpotential-Seite-Halbleiterschaltelements 102 durch die Anschlüsse VU und VL, welche mit dem Kollektor und dem Emitter des Hochpotential-Seite-Halbleiterschaltelements 102 jeweils verbunden sind. Die Erfassungsschaltung 121 für ungesättigte Spannung stellt das Niederpotential-Fehlersignal LVdesat auf niedrig ein, wenn die Kollektor-zu-Emitter-Spannung der gesättigten Spannung entspricht. Die Erfassungsschaltung 121 für ungesättigte Spannung bewirkt, dass das Niederpotential-Fehlersignal LVdesat auf hoch steigt, wenn die Kollektor-zu-Emitter-Spannung gleich oder höher als die gesättigte Spannung ist. Die Erfassungsschaltung 121 für ungesättigte Spannung hält das Niederpotential-Fehlersignal LVdesat auf dem hohen Pegel für ein vorbestimmtes Intervall, welches im Voraus bestimmt wird, nachdem das Niederpotential-Fehlersignal LVdesat steigt. Es sei angemerkt, dass als ein modifiziertes Beispiel die Erfassungsschaltung 121 für ungesättigte Spannung den hohen Pegel halten kann, bis ein vorbestimmtes Signal, welches im Voraus bestimmt wird, eingegeben wird, nachdem das Niederpotential-Fehlersignal LVdesat steigt. Das im Voraus bestimmte vorbestimmte Signal kann in der integrierten Schaltung 101 erzeugt werden oder von außerhalb der integrierten Schaltung 101 eingegeben werden.
  • Um die Fehlersignalinformation von der Niederpotential-Seite zur Hochpotential-Seite zu übertragen, umfasst die integrierte Schaltung 101 gemäß der ersten Ausführungsform die zweite Pegelverschiebungshauptschaltung 118. Die zweite Pegelverschiebungshauptschaltung 118 ist außerhalb der ersten Pegelverschiebungshauptschaltung 113, welche in der Hauptsignalübertragungsschaltung 110 enthalten ist, vorgesehen und pegelverschiebt das Niederpotential-Fehlersignal LVdesat auf ein Hochpotential-Fehlersignal HVdesat. Die integrierte Schaltung 101 gibt der Schaltung 119 für sanftes Herunterfahren das Hochpotential-Fehlersignal HVdesat, welches durch Pegelverschieben des Niederpotential-Fehlersignals LVdesat erhalten wird, ein. Die zweite Pegelverschiebungshauptschaltung 118 ist eine Schaltung, welche ähnlich zu ersten Pegelverschiebungshauptschaltung 113 ist und das Hochpotential-Fehlersignal HVdesat basierend auf dem zweiten Referenzpotential VS synchron mit dem Niederpotential-Fehlersignal LVdesat erzeugt. Ein Signal zum Durchführen des sanften Herunterfahrens des Hochpotential-Seite-Halbleiterschaltelements 102 wird durch einen Pfad übertragen, welcher von einem Pfad zum Übertragen des Eingabesignals HIN verschieden ist, wodurch der Betrieb des Signalübertragungspfads vereinfacht wird.
  • Die sekundärseitige Signalübertragungsschaltung 114 empfängt das Hochpotential-Fehlersignal HVdesat-Signal von der zweiten Pegelverschiebungshauptschaltung 118. Wenn das Hochpotential-Fehlersignal HVdesat-Signal hoch ist, arbeitet die sekundärseitige Signalübertragungsschaltung 114 auf eine Weise, welche von dem normalen Betrieb verschieden ist. Genauer ausgedrückt, wenn das Hochpotential-Fehlersignal HVdesat hoch ist, vernachlässigt die sekundärseitige Signalübertragungsschaltung 114 das Signal HVON und das Signal HVOFF und stellt die Ausgabe auf eine hohe Impedanz ein. Außerdem bewirkt die sekundärseitige Signalübertragungsschaltung 114, wenn das Hochpotential-Fehlersignal HVdesat hoch ist, dass das Treibersignal HO nach einem Ablaufen einer vorbestimmten Verzögerungszeit td1 (siehe 2) nach dem Steigen des Hochpotential-Fehlersignals HVdesat schnell fällt. Sanftes Herunterfahren wird von der Schaltung 119 für sanftes Herunterfahren durchgeführt bis die vorbestimmte Verzögerungszeit td1 abgelaufen ist.
  • Die Schaltung 119 für sanftes Herunterfahren wird auf einem hohen Spannungspegel betrieben und führt dem Hochpotential-Seite-Halbleiterschaltelement 102 ein Signal zum Durchführen des sanften Herunterfahrens des Hochpotential-Seite-Halbleiterschaltelements 102 zu. Wenn das Hochpotential-Fehlersignal HVdesat eingegeben wird, bewirkt die Schaltung 119 für sanftes Herunterfahren, dass das Treibersignal HO langsam fällt, um sanftes Herunterfahren des Hochpotential-Seite-Halbleiterschaltelements 102 durchzuführen. Genauer ausgedrückt ist die Schaltung 119 für sanftes Herunterfahren eine Schaltung, welche das Hochpotential-Fehlersignal HVdesat empfängt und bewirkt, dass der Spannungswert des Treibersignals HO langsam fällt, wenn HVdesat hoch ist. Wenn die ungesättigte Spannung des Hochpotential-Seite-Halbleiterschaltelements 102 erfasst wird, d.h. wenn das Niederpotential-Fehlersignal LVdesat hoch ist, wird bewirkt, dass das Treibersignal HO sanftes Herunterfahren durchführt, um dadurch di/dt während des Herunterfahrens abzuschwächen. Schnelles Herunterfahren von einem kurzgeschlossenen Zustand bewirkt ein Problem, dass ein exzessiver Stoß aufgrund eines steilen di/dt erzeugt wird. Um ein solches Problem zu vermeiden, wird vorzugsweise sanftes Herunterfahren durchgeführt, um die Gate-Spannung des Hochpotential-Seite-Halbleiterschaltelements 102 langsam zu verringern. In diesem Zusammenhang bewirkt die Schaltung 119 für sanftes Herunterfahren, wenn das Hochpotential-Fehlersignal HVdesat eingegeben wird, dass das Treibersignal HO langsamer als eine fallende Kante des Treibersignals HO, welches von der Hauptsignalübertragungsschaltung 110 ausgegeben wird, fällt. Die Ausführung sanften Herunterfahrens ermöglicht es, di/dt während des Kurzschlussschutzes zu unterdrücken und einen exzessiven Stoß zu unterdrücken.
  • Wie vorstehend beschrieben kann gemäß der ersten Ausführungsform die ungesättigte Spannung des Hochpotential-Seite-Halbleiterschaltelements 102 auf der Niederpotential-Seite erfasst werden. Die Erfassungsschaltung 121 für ungesättigte Spannung gibt das Niederpotential-Fehlersignal LVdesat aus, wenn die ungesättigte Spannung erfasst wird. In der zweiten Pegelverschiebungshauptschaltung 118 wird das Niederpotential-Fehlersignal LVdesat von der primären Seite (Niederpotential-Seite) zur sekundären Seite (Hochpotential-Seite) übertragen und das zur Hochpotential-Seite übertragene Hochpotential-Fehlersignal HVdesat wird der Schaltung 119 für sanftes Herunterfahren eingegeben. Wenn das Hochpotential-Fehlersignal HVdesat eingegeben wird, führt die Schaltung 119 für sanftes Herunterfahren sanftes Herunterfahren des Hochpotential-Seite-Halbleiterschaltelements 102 durch. Somit werden auf der Niederpotential-Seite die Erfassung der ungesättigten Spannung und die Erzeugung des Niederpotential-Fehlersignals LVdesat durchgeführt und das Niederpotential-Fehlersignal LVdesat kann zur Hochpotential-Seite passend übertragen werden und Kurzschlussschutz kann durch sanftes Herunterfahren durchgeführt werden.
  • Es sei angemerkt, dass spezielle Schaltungskonfigurationen der ersten Pegelverschiebungshauptschaltung 113, der zweiten Pegelverschiebungshauptschaltung 118 und der Erfassungsschaltung 121 für ungesättigte Spannung öffentlich bekannte Verfahren sind. Dementsprechend werden Beschreibungen des detaillierten Schaltungsaufbaus und dergleichen der Schaltungen weggelassen.
  • 2 ist ein Zeitdiagramm, welches einen Betrieb der integrierten Treiberschaltung für eine Halbleitervorrichtung 101 gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. 2 stellt einen Fall dar, in welchem das Signal LVON, das Signal LVOFF, das Signal HVON und das Signal HVOFF Pulssignale sind. In dem Zeitdiagramm der 2 sind zur Vereinfachung der Darstellung die Signale (LVON, LVOFF, LVdesat), welche nicht pegelverschoben werden, jeweils mit den pegelverschobenen Signalen (HVON, HVOFF, HVdesat) überlagert.
  • Ein Zeitintervall Ta in 2 stellt einen Schaltungsvorgang während des normalen Betriebs dar. Das Signal LVON steigt synchron mit einer steigenden Kante des Eingabesignals HIN und das Signal LVOFF steigt synchron mit einer fallenden Kante des Eingabesignals HIN. Das Treibersignal HO steigt synchron mit einer steigenden Kante des Signals HVON und fällt synchron mit einer steigenden Kante des Signals HVOFF.
  • Ein Zeitintervall Tb in 2 stellt einen Schaltungsvorgang in dem Fall dar, in welchem die ungesättigte Spannung erfasst wird, wenn das Eingabesignal HIN hoch ist. Wenn die ungesättigte Spannung erfasst wird, steigt das Niederpotential-Fehlersignal LVdesat. Das Niederpotential-Fehlersignal LVdesat wird durch die zweite Pegelverschiebungshauptschaltung 118 zur Hochpotential-Seite übertragen und jeweils der Schaltung 119 für sanftes Herunterfahren und der sekundärseitigen Signalübertragungsschaltung 114 als das Hochpotential-Fehlersignal HVdesat eingegeben. Wenn das Hochpotential-Fehlersignal HVdesat steigt, bewirkt die Schaltung 119 für sanftes Herunterfahren, dass das Treibersignal HO langsam fällt, um dadurch sanftes Herunterfahren durchzuführen. Ferner bewirkt die sekundärseitige Signalübertragungsschaltung 114, dass das Treibersignal HO nach einem Ablaufen der vorbestimmten Verzögerungszeit td1 nach dem Anstieg des Hochpotential-Fehlersignals HVdesat schnell fällt.
  • Es sei angemerkt, dass als ein modifiziertes Beispiel eine vorbestimmte Spannung Vth, welche im Voraus bestimmt wird, anstelle der Verzögerungszeit td1 verwendet werden kann. Genauer ausgedrückt kann bewirkt werden, dass, wenn das Hochpotential-Fehlersignal HVdesat hoch ist, das Treibersignal HO schnell fällt, wenn das Treibersignal HO, nachdem das Hochpotential-Fehlersignal HVdesat steigt, gleich oder niedriger als die vorbestimmte Spannung Vth ist, welche im Voraus bestimmt wird. Diese Modifikation kann auch an einer zweiten und dritten Ausführungsform, welche nachstehend beschrieben werden, angewandt werden.
  • Es sei angemerkt, dass die Schaltung gemäß der ersten Ausführungsform, wie in 12 dargestellt, modifiziert werden kann. 12 ist ein Blockschaltdiagramm, welches ein modifiziertes Beispiel der integrierten Treiberschaltung für eine Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. In dem in 12 dargestellten modifizierten Beispiel wird eine Fehlerpulserzeugungsschaltung 121a hinzugefügt. Die Fehlerpulserzeugungsschaltung 121a wird bereitgestellt, um das der zweiten Pegelverschiebungshauptschaltung 118 einzugebende Niederpotential-Fehlersignal LVdesat gemäß der ersten Ausführungsform in ein Niederpotential-Fehlerpulssignal LVdesatp, welches ein schmales Pulssignal ist, zu wandeln. Genauer ausgedrückt empfängt die Fehlerpulserzeugungsschaltung 121a eine Ausgabe von der Erfassungsschaltung 121 für ungesättigte Spannung und, wenn die Ausgabe von der Erfassungsschaltung 121 für ungesättigte Spannung zu hoch steigt, gibt die Fehlerpulserzeugungsschaltung 121a ein Pulssignal, welches eine vorbestimmte Breite aufweist, in Reaktion auf eine steigende Kante der Ausgabe aus. Das von der Fehlerpulserzeugungsschaltung 121a ausgegebene Niederpotential-Fehlerpulssignal LVdesatp wird der zweiten Pegelverschiebungshauptschaltung 118 eingegeben. Die zweite Pegelverschiebungshauptschaltung 118 pegelverschiebt das Niederpotential-Fehlerpulssignal LVdesatp auf ein Hochpotential-Fehlerpulssignal HVdesatp. Das Hochpotential-Fehlerpulssignal HVdesatp wird wie das Hochpotential-Fehlersignal HVdesat gemäß der ersten Ausführungsform der sekundärseitigen Signalübertragungsschaltung 114 und der Schaltung 119 für sanftes Herunterfahren jeweils eingegeben. Die sekundärseitige Signalübertragungsschaltung 114 und die Schaltung 119 für sanftes Herunterfahren werden jeweils konfiguriert, um sanftes Herunterfahren auszuführen, um zu bewirken, dass das Treibersignal HO, wie die in 3 dargestellte Wellenform, in Reaktion auf eine steigende Kante des eingegeben Hochpotential-Fehlerpulssignals HVdesatp langsam fällt. Im Gegensatz zu dem Modus, in welchem das Niederpotential-Fehlersignal LVdesat wie in 3 dargestellt stetig auf hoch gehalten wird, kann in der Übertragung von Information basierend auf einem schmalen Pulssignal gemäß dem modifizierten Beispiel der 12 eine Antriebsperiode der zweiten Pegelverschiebungshauptschaltung 118 verringert werden. Die Verringerung der Antriebsperiode führt zu einer Unterdrückung des Verbrauchsstroms und der Wärmeerzeugung.
  • Zweite Ausführungsform
  • In der vorstehend beschriebenen ersten Ausführungsform sind die erste Pegelverschiebungshauptschaltung 113 und die zweite Pegelverschiebungshauptschaltung 118 zum separaten Pegelverschieben des Signals LVOFF, welches ein normalerweise ausgeschaltetes Signal ist, und des Niederpotential-Fehlersignals LVdesat bereitgestellt, um die Signale voneinander zu unterscheiden. Andererseits wird in einer nachstehend beschriebenen zweiten Ausführungsform die erste Pegelverschiebungshauptschaltung 113, welche zum Pegelverschieben des Signals LVOFF ist, verwendet, um das Niederpotential-Fehlersignal LVdesat an die Hochpotential-Seite zu übertragen. Mit dieser Konfiguration ist es nicht notwendig, eine Mehrzahl von Pegelverschiebungshauptschaltungen bereitzustellen, was eine Verringerung der Schaltungsfläche ermöglicht. Um das Niederpotential-Fehlersignal LVdesat an die Hochpotential-Seite zu übertragen, während das Niederpotential-Fehlersignal LVdesat von dem normalerweise ausgeschalteten Signal unterschieden wird, werden die beiden Signale durch die Pulsbreite des Signals HVOFF in der zweiten Ausführungsform unterschieden.
  • 3 ist ein Blockschaltdiagramm, welches die integrierte Treiberschaltung für eine Halbleitervorrichtung 101a gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt. Die integrierte Treiberschaltung für eine Halbleitervorrichtung 101a wird hiernach auch einfach als die „integrierte Schaltung 101a“ bezeichnet.
  • Zuerst werden Ähnlichkeiten zwischen der zweiten Ausführungsform und der ersten Ausführungsform beschrieben. Die Hauptsignalübertragungsschaltung 110 pegelverschiebt das Eingabesignal HIN, um dadurch das Treibersignal HO auszugeben. Die Hauptsignalübertragungsschaltung 110 umfasst die erste Pegelverschiebungshauptschaltung 113, die primärseitige Signalübertragungsschaltung 111, welche an der Vorstufe der ersten Pegelverschiebungshauptschaltung 113 vorgesehen ist, die sekundärseitige Signalübertragungsschaltung 114, welche an der Folgestufe der ersten Pegelverschiebungshauptschaltung 113 vorgesehen ist, und eine Aus-Pulsbreitenbestimmungsschaltung 214. Die erste Pegelverschiebungshauptschaltung 113 pegelverschiebt das Signal LVON und das Signal LVOFF, um das Signal HVON und das Signal HVOFF jeweils zu erzeugen. In der zweiten Ausführungsform pegelverschiebt die Hauptsignalübertragungsschaltung 110 das Eingabesignal HIN, welches einen niedrigen Spannungspegel aufweist, wie in der ersten Ausführungsform und erzeugt das Treibersignal HO, sodass das Treibersignal HO nach einer Verzögerung um eine Verzögerungszeit tf1 von einer fallenden Kante des Eingabesignals HIN (siehe 6) fällt.
  • Wie in der ersten Ausführungsform gibt die Erfassungsschaltung 121 für ungesättigte Spannung das Niederpotential-Fehlersignal LVdesat aus, wenn die ungesättigte Spannung des Hochpotential-Seite-Halbleiterschaltelements 102 erfasst wird.
  • Die in 3 dargestellte integrierte Schaltung 101a weist eine Konfiguration auf, in welcher die primärseitige Schaltung 112 und die sekundärseitige Schaltung 115 gemäß der ersten Ausführungsform durch eine primärseitige Schaltung 112a und eine sekundärseitige Schaltung 115a jeweils ersetzt werden. Die primärseitige Schaltung 112a umfasst eine Eingabelogikschaltung 201, die primärseitige Signalübertragungsschaltung 111 und eine Aus-Pulsbreitenanpassungsschaltung 213.
  • Die Eingabelogikschaltung 201 empfängt das Eingabesignal HIN und das Niederpotential-Fehlersignal LVdesat. Wenn das Niederpotential-Fehlersignal LVdesat niedrig ist, gibt die Eingabelogikschaltung 201 ein Signal INON, welches synchron mit dem Eingabesignal HIN ist, und ein Signal INOFF aus, welches synchron mit dem invertierten Signal des Eingabesignals HIN ist. Die Eingabelogikschaltung 201 stellt das Signal INON und das Signal INOFF ungeachtet des Eingabesignals HIN auf hoch ein, wenn das Niederpotential-Fehlersignal LVdesat hoch ist. Wenn das Eingabesignal HIN hoch ist und die ungesättigte Spannung erfasst wird, wird das Niederpotential-Fehlersignal LVdesat hoch, sodass das Signal INON auf hoch gehalten wird und das Signal INOFF synchron mit dem Niederpotential-Fehlersignal LVdesat steigt.
  • Die primärseitige Signalübertragungsschaltung 111 umfasst eine An-Pulserzeugungsschaltung 211 und eine Aus-Pulserzeugungsschaltung 212. Die An-Pulserzeugungsschaltung 211 gibt das Signal LVON aus, welches einen niedrigen Spannungspegel aufweist, der in Reaktion auf eine steigende Kante des Eingabesignals HIN steigt. Die Aus-Pulserzeugungsschaltung 212 gibt das Signal LVOFF aus, welches einen niedrigen Spannungspegel aufweist, der in Reaktion auf eine fallende Kante des Eingabesignals HIN steigt.
  • Wenn das Niederpotential-Fehlersignal LVdesat niedrig ist, gibt die An-Pulserzeugungsschaltung 211 das Signal LVON, welches eine dritte Pulsbreite PW3 aufweist, synchron mit einer steigenden Kante des Signals INON aus. Wenn das Niederpotential-Fehlersignal LVdesat niedrig ist, gibt die Aus-Pulserzeugungsschaltung 212 das Signal LVOFF, welches eine erste Pulsbreite PW1 aufweist, synchron mit einer steigenden Kante des Signals INOFF aus. Wenn das Niederpotential-Fehlersignal LVdesat hoch ist, gibt die Aus-Pulserzeugungsschaltung 212 ein Pulssignal synchron mit einer steigenden Kante des Signals INOFF, welches von der vorstehend beschriebenen Eingabelogikschaltung 201 ausgegeben wird, aus.
  • Die Aus-Pulsbreitenanpassungsschaltung 213 ist eine Schaltung, welche die Pulsbreite des von der Aus-Pulserzeugungsschaltung 212 erzeugten Signals LVOFF anpasst. Die Aus-Pulsbreitenanpassungsschaltung 213 stellt die Pulsbreite des Signals LVOFF auf die erste Pulsbreite PW1 ein, wenn das Niederpotential-Fehlersignal LVdesat niedrig ist. Andererseits verringert die Aus-Pulsbreitenanpassungsschaltung 213 die Pulsbreite des Signals LVOFF, wenn das Niederpotential-Fehlersignal LVdesat hoch ist, wodurch sie ein „gewandeltes Signal LVOFF1“ erzeugt, welches eine zweite Pulsbreite PW2 aufweist, die eine von der ersten Pulsbreite PW1 verschiedene Breite aufweist. In der zweiten Ausführungsform wird beispielsweise PW1>PW2 eingestellt und die Pulsbreite wird so angepasst, dass sie schmaler als während des normalen Betriebs ist, wenn das Niederpotential-Fehlersignal LVdesat hoch ist. Daher, wenn das Niederpotential-Fehlersignal LVdesat eingegeben wird, arbeitet die Aus-Pulsbreitenanpassungsschaltung 213 mit der Eingabelogikschaltung 201 und der Aus-Pulserzeugungsschaltung 212 zusammen und das „gewandelte Signal LVOFF1“, welches eine Pulsbreite aufweist, die von dem normalen Signal LVOFF verschieden ist, kann der ersten Pegelverschiebungshauptschaltung 113 eingegeben werden.
  • Wie in 3 dargestellt umfasst die sekundärseitige Schaltung 115a die Aus-Pulsbreitenbestimmungsschaltung 214, die sekundärseitige Signalübertragungsschaltung 114 und die Schaltung 119 für sanftes Herunterfahren.
  • Die Aus-Pulsbreitenbestimmungsschaltung 214 ist eine Schaltung, welche die Pulsbreite des von der ersten Pegelverschiebungshauptschaltung 113 ausgegebenen Signals HVOFF bestimmt. Wenn die Aus-Pulsbreitenbestimmungsschaltung 214 bestimmt, dass die Pulsbreite des Signals HVOFF gleich der ersten Pulsbreite PW1 ist, stellt die Aus-Pulsbreitenbestimmungsschaltung 214 das Hochpotential-Fehlersignal HVdesat auf niedrig ein und überträgt das Signal NNOFF ohne jegliche Verzögerung zur sekundärseitigen Signalübertragungsschaltung 114. Andererseits, wenn die Aus-Pulsbreitenbestimmungsschaltung 214 bestimmt, dass die Pulsbreite des Signals HVOFF gleich der zweiten Pulsbreite PW2 ist, d.h. erfasst, dass das gewandelte Signal LVOFF1 von der ersten Pegelverschiebungshauptschaltung 113 ausgegeben wird, stellt die Aus-Pulsbreitenbestimmungsschaltung 214 das Hochpotential-Fehlersignal HVdesat auf hoch ein und verzögert das Signal NNOFF um eine vorbestimmte Verzögerungszeit tf2, dann überträgt sie das Signal NNOFF zur sekundärseitigen Signalübertragungsschaltung 114.
  • Wie in der ersten Ausführungsform erzeugt die sekundärseitige Signalübertragungsschaltung 114 das Treibersignal HO, welches in Reaktion auf eine Eingabe des Signals HVON steigt und in Reaktion auf eine Eingabe des Signals HVOFF fällt. Außerdem empfängt die sekundärseitige Signalübertragungsschaltung 114 das Hochpotential-Fehlersignal HVdesat und stellt die Ausgabe auf eine hohe Impedanz ein, wenn das Hochpotential-Fehlersignal HVdesat hoch ist und das Signal NNOFF niedrig ist. Es sei angemerkt, dass wie in 6 dargestellt in der zweiten Ausführungsform die Aus-Pulsbreitenbestimmungsschaltung 214 zwischengeschaltet ist, um dadurch zu ermöglichen, dass die sekundärseitige Signalübertragungsschaltung 114 das Treibersignal HO bis zur Verzögerungszeit tf1 von einer fallenden Kante des Eingabesignals HIN verringern kann, auch während des normalen Betriebs, in welchem die ungesättigte Spannung nicht erfasst wird. Es sei angemerkt, dass eine Modifikation, in welcher das Treibersignal HO nach einer Verzögerung um die Verzögerungszeit tf1 steigt, auch wenn das Eingabesignal HIN steigt, bevorzugt ausgeführt wird, obwohl die Modifikation nicht auf die zweite Ausführungsform angewandt wird. Mit dieser Konfiguration kann die Signalbreite des Eingabesignals HIN auf gleich der Signalbreite des Treibersignals HO eingestellt werden. Diese Modifikation kann auch in einer dritten Ausführungsform verwendet werden.
  • Wie in der ersten Ausführungsform wird die Schaltung 119 für sanftes Herunterfahren auf dem hohen Spannungspegel betrieben und wenn das Hochpotential-Fehlersignal HVdesat eingegeben wird, wird bewirkt, dass das Treibersignal HO langsam fällt, um sanftes Herunterfahren des Hochpotential-Seite-Halbleiterschaltelements 102 durchzuführen. Daher können gemäß der zweiten Ausführungsform die Erfassung der ungesättigten Spannung und die Erzeugung des Niederpotential-Fehlersignals LVdesat an der Niederpotential-Seite durchgeführt werden und das Niederpotential-Fehlersignal LVdesat kann zur Hochpotential-Seite passend übertragen werden und Kurzschlussschutz kann durchgeführt werden. Nach dem Beginn des sanften Herunterfahrens verzögert die Aus-Pulsbreitenbestimmungsschaltung 214 das Signal NNOFF um die Verzögerungszeit tf2 und überträgt dann das Signal NNOFF zur sekundärseitigen Signalübertragungsschaltung 114, wodurch hartes Herunterfahren des Hochpotential-Seite-Halbleiterschaltelements 102 durchgeführt wird.
  • 4 ist ein Schaltbild, welches einen Teil der integrierten Treiberschaltung für eine Halbleitervorrichtung 101a gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt. 4 stellt ein Beispiel eines speziellen Schaltungskonfiguration der Aus-Pulserzeugungseinheit 215 gemäß der zweiten Ausführungsform dar. Die Aus-Pulserzeugungseinheit 215 ist eine Schaltung, in welcher die Aus-Pulserzeugungsschaltung 212 und die Aus-Pulsbreitenanpassungsschaltung 213 integriert sind.
  • Wie in 4 dargestellt umfasst die Aus-Pulserzeugungseinheit 215 eine NICHT-Schaltung 303, welche das Niederpotential-Fehlersignal LVdesat empfängt, eine NICHT-Schaltung 304, welche das Eingabelogiksignal INOFF empfängt, eine ODER-Schaltung 305, welche Ausgabesignale von den NICHT-Schaltungen 303 und 304 empfängt, einen PMOS-Transistor 301, welcher ein Gate aufweist, welches ein Ausgabesignal von der ODER-Schaltung 305 empfängt, eine CMOS-Inverterschaltung 306, welche das Ausgabesignal von der NICHT-Schaltung 304 invertiert, eine NICHT-Schaltung 308, welche das Ausgabesignal von der CMOS-Inverterschaltung 306 empfängt, und eine UND-Schaltung 307, welche das Ausgabesignal von der NICHT-Schaltung 308 und das Eingabelogiksignal INOFF empfängt. Das Ausgabesignal von der UND-Schaltung 307 entspricht dem Signal LVOFF. Eine Leistungsversorgung VCC wird an der Source des PMOS-Transistors 301 angelegt und der Drain des PMOS-Transistors 301 ist mit einem Knoten zwischen einem Ende des kapazitiven Elements 302 und der Eingabeseite der NICHT-Schaltung 308 verbunden. Das andere Ende des kapazitiven Elements 302 ist mit dem Referenzpotential GND verbunden.
  • Die Aus-Pulserzeugungseinheit 215 erzeugt das Signal LVOFF, welches ein normalerweise ausgeschaltetes Signal ist, und das gewandelte Signal LVOFF1 durch Berechnen eines UND zwischen dem Signal INOFF und einem verzögerten invertierten Signal NIN durch die UND-Schaltung 307. Das verzögerte invertierte Signal NIN ist ein Signal, welches durch Verzögern und Invertieren des Signals INOFF erhalten wird. Genauer ausgedrückt wird das verzögerte invertierte Signal NIN durch Laden des kapazitiven Elements 302 an einer steigenden Kante des Signals INOFF verzögert und hoch und tief des verzögerten Signals INOFF werden durch die NICHT-Schaltung 308 invertiert. Die Aus-Pulserzeugungseinheit 215 schaltet das Antreiben des PMOS-Transistors 301 durch das Niederpotential-Fehlersignal LVdesat und ein Ladestrom wird angepasst, um dadurch die Pulsbreite anzupassen. In einem in 4 dargestellten speziellen Beispiel wird das Signal LVOFF, welches ein normalerweise ausgeschaltetes Signal ist, durch Erhöhen der Pulsbreite wenn das Niederpotential-Fehlersignal LVdesat niedrig ist erzeugt und das gewandelte Signal LVOFF1 wird durch Anpassen der Pulsbreite so, dass sie verringert wird, wenn das Niederpotential-Fehlersignal LVdesat hoch ist, erzeugt.
  • 5 ist ein Blockschaltdiagramm, welches einen Teil der integrierten Treiberschaltung für eine Halbleitervorrichtung 101a gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt. 5 stellt ein Beispiel einer speziellen Schaltungskonfiguration der Aus-Pulsbreitenbestimmungsschaltung 214 dar.
  • Die Aus-Pulsbreitenbestimmungsschaltung 214 umfasst eine Erfassungsschaltung 311 für eine fallende Kante, eine Pulsbreitenerfassungsschaltung 312, eine Filterschaltung 313, eine NICHT-Schaltung 314, eine UND-Schaltung 315 und eine ODER-Schaltung 316. Die Erfassungsschaltung 311 für eine fallende Kante ist eine Schaltung, welche ein Signal VNE erzeugt. Das Signal VNE steigt synchron mit einer fallenden Kante des Signals HVOFF und fällt synchron mit einer steigenden Kante des Signals HVON.
  • Die Pulsbreitenerfassungsschaltung 312 ist eine Schaltung, welche ein Signal VPW erzeugt, wenn die Pulsbreite des Signals HVOFF größer als die zweite Pulsbreite PW2 ist. Ferner, wenn die Pulsbreite des Signals HVOFF gleich oder schmaler als die zweite Pulsbreite PW2 ist, erzeugt die Pulsbreitenerfassungsschaltung 312 nicht das Signal VPW. Das Signal VPW steigt nachdem das Signal um die vorbestimmte Verzögerungszeit tf1 von einer steigenden Kante des Signals HVOFF verzögert wurde und fällt synchron mit einer steigenden Kante des Signals HVON.
  • Das Signal NNOFF und das Hochpotential-Fehlersignal HVdesat werden basierend auf dem UND oder ODER zwischen dem Signal VNE und dem Signal VPW erzeugt. Genauer ausgedrückt werden das Signal VNE und das invertierte Signal des Signals VPW jeweils durch die NICHT-Schaltung 314 der UND-Schaltung 315 eingegeben. Die UND-Schaltung 315 berechnet das UND zwischen dem invertierten Signal des Signals VPW und dem Signal VNE, um dadurch das Hochpotential-Fehlersignal HVdesat zu erzeugen. Andererseits werden das Signal VNE, welches durch die Filterschaltung 313 ging, und das Signal VPW der ODER-Schaltung 316 eingegeben. Die ODER-Schaltung 316 berechnet das ODER zwischen dem Signal VNE und dem Signal VPW, um dadurch das Signal NNOFF zu erzeugen.
  • Wie vorstehend beschrieben wandelt die integrierte Schaltung 101a gemäß der zweiten Ausführungsform Information über das Niederpotential-Fehlersignal LVdesat in das Hochpotential-Fehlersignal HVdesat, welches einen hohen Spannungspegel aufweist, und gibt das gewandelte Signal der Schaltung 119 für sanftes Herunterfahren ein. Um die Fehlersignalinformation zu übertragen, wird in der zweiten Ausführungsform das „gewandelte Signal LVOFF1“, welches durch Wandeln des Niederpotential-Fehlersignals LVdesat in ein Pulssignal erhalten wird, der ersten Pegelverschiebungshauptschaltung 113 eingegeben. Ferner bestimmt die Aus-Pulsbreitenbestimmungsschaltung 214 das „gewandelte Signal HVOFF1“, welches durch Pegelverschieben des gewandelten Signals LVOFF1 basierend auf dem Unterschied zwischen Pulsbreiten erhalten wird, von der Ausgabe der ersten Pegelverschiebungshauptschaltung 113. Die Aus-Pulsbreitenbestimmungsschaltung 214 erzeugt das Hochpotential-Fehlersignal HVdesat in Reaktion auf das „gewandelte Signal HVOFF1“. Durch die Reihe von Vorgängen kann das Hochpotential-Fehlersignal HVdesat basierend auf dem gewandelten Signal HVOFF1 erzeugt werden, welches durch Pegelverschieben des gewandelten Signals LVOFF1 durch die erste Pegelverschiebungshauptschaltung 113 erhalten wird. Als ein Ergebnis kann das Niederpotential-Fehlersignal LVdesat in das Hochpotential-Fehlersignal HVdesat gewandelt werden. Das Niederpotential-Fehlersignal LVdesat kann zur Hochpotential-Seite durch den gleichen Pfad wie der für das Eingabesignal NIN übertragen werden, wodurch ermöglicht wird, dass die Schaltungsfläche im Vergleich zur ersten Ausführungsform verringert werden kann, was zu Raumeinsparung führt. Außerdem können in der zweiten Ausführungsform Pulssignale basierend auf dem Unterschied zwischen Pulsbreiten leicht unterschieden werden.
  • 6 ist ein Zeitdiagramm, welches einen Betrieb der integrierten Treiberschaltung für eine Halbleitervorrichtung 101a gemäß der zweiten Ausführungsform der vorliegenden Erfindung darstellt. Das Intervall Ta stellt eine Sequenz während des normalen Betriebs dar. Das Intervall Tb stellt eine Sequenz in dem Fall dar, in welchem die ungesättigte Spannung erfasst wird, wenn das Eingabesignal HIN hoch ist.
  • In dem Intervall Ta steigt das Signal LVON als das Pulssignal, welches die dritte Pulsbreite PW3 aufweist, synchron mit einer steigenden Kante des Eingabesignals HIN und das Treibersignal HO steigt synchron mit einer steigenden Kante des Signals LVON. Bei einer fallenden Kante des Eingabesignals HIN steigt das Signal LVOFF als das Pulssignal, welches die erste Pulsbreite PW1 aufweist, synchron mit einer fallenden Kante des Eingabesignals HIN; VPW steigt nach Ablauf der vorbestimmten Verzögerungszeit tf1, welche im Voraus bestimmt wird, von einer steigenden Kante des Signals HVOFF, welches von der Hochpotential-Seite übertragen wird; und das Signal VNE steigt synchron mit einer fallenden Kante des Signals HVOFF.
  • Da das Signal VPW vor dem Signal VNE steigt, steigt das Signal NNOFF synchron mit einer steigenden Kante des Signals VPW entsprechend dem von der ODER-Schaltung 316 erhaltenen ODER und das Hochpotential-Fehlersignal HVdesat wird gemäß dem von der UND-Schaltung 315 erhaltenen UND nicht erzeugt. Wenn das Signal NNOFF der sekundärseitigen Übertragungsschaltung 114 eingegeben wird, fällt das Treibersignal HO schnell, sodass das Hochpotential-Seite-Halbleiterschaltelement 102 hart heruntergefahren wird.
  • In dem Intervall Tb steigt das Niederpotential-Fehlersignal LVdesat, wenn die ungesättigte Spannung erfasst wird. Das Signal INOFF steigt synchron mit einer steigenden Kante des Niederpotential-Fehlersignals LVdesat und das gewandelte Signal LVOFF1, welches die zweite Pulsbreite PW2 aufweist, steigt synchron mit einer steigenden Kante des Signals INOFF. Dadurch, dass das gewandelte Signal LVOFF1 durch die erste Pegelverschiebungshauptschaltung 113 pegelverschoben wird, wird das gewandelte Signal HVOFF1 zur Hochpotential-Seite übertragen. Da die Pulsbreite des gewandelten Signals HVOFF1 die zweite Pulsbreite PW2 ist, erzeugt die Pulsbreitenerfassungsschaltung 312 nicht das Signal VPW und die Erfassungsschaltung 312 für eine fallende Kante bewirkt, dass das Signal VNE synchron mit einer fallenden Kante des Signals HVOFF steigt.
  • Gemäß dem von der UND-Schaltung 315 erhaltenen UND steigt das Hochpotential-Fehlersignal HVdesat synchron mit einer steigenden Kante des Signals VNE. Durch das Durchgehen durch die Filterschaltung 313 steigt das Signal NNOFF nach Ablauf einer Verzögerungszeit tr2 von einer steigenden Kante des Signals VNE. In Reaktion auf eine steigende Kante des Hochpotential-Fehlersignals HVdesat wird die Ausgabe der sekundärseitigen Signalübertragungsschaltung 114 auf eine hohe Impedanz eingestellt und die Schaltung 119 für sanftes Herunterfahren bewirkt, dass das Treibersignal HO langsam fällt. Dadurch kann sanftes Herunterfahren erreicht werden, wenn das Hochpotential-Seite-Halbleiterschaltelement 102 kurzgeschlossen wird. Nachdem sanftes Herunterfahren gestartet wird, fällt das Treibersignal HO schnell synchron mit einer steigenden Kante des Signals NNOFF nach Ablauf der Verzögerungszeit tf2 und das Hochpotential-Seite-Halbleiterschaltelement 102 wird schnell heruntergefahren.
  • Es sei angemerkt, dass in der zweiten Ausführungsform als ein spezielles Beispiel die Pulsbreite so angepasst ist, dass sie erhöht wird, wenn das Niederpotential-Fehlersignal LVdesat niedrig ist und die Pulsbreite ist so angepasst, dass sie verringert wird, wenn das Niederpotential-Fehlersignal LVdesat hoch ist. Andererseits können als ein modifiziertes Beispiel die Aus-Pulsbreitenanpassungsschaltung 213 und die Aus-Pulsbreitenbestimmungsschaltung 214 so modifiziert werden, dass die Pulsbreite so angepasst wird, dass sie verringert wird, wenn das Niederpotential-Fehlersignal LVdesat niedrig ist und die Pulsbreite so angepasst wird, dass sie erhöht wird, wenn das Niederpotential-Fehlersignal LVdesat hoch ist.
  • Dritte Ausführungsform
  • In der vorstehend beschriebenen zweiten Ausführungsform werden das Signal LVOFF, welches ein normalerweise ausgeschaltetes Signal ist, und das Niederpotential-Fehlersignal LVdesat durch die Pulsbreite des Pulssignals HVOFF voneinander unterschieden. Andererseits, werden in einer dritten Ausführungsform das Signal LVOFF, welches ein normalerweise ausgeschaltetes Signal ist, und das Niederpotential-Fehlersignal LVdesat basierend auf dem Unterschied in „der Anzahl von Pulsen pro Ausgabe“ des Pulssignals HVOFF voneinander unterschieden. „Die Anzahl von Pulsen pro Ausgabe“ bezieht sich auf die Anzahl von Pulsen, welche stetig pro steigende Kante oder fallende Kante ausgegeben werden. Zum Beispiel in dem Fall eines Pulssignals, welches in Reaktion auf eine steigende Kante eines anderen Signals steigt, wenn zwei Pulse pro Ausgabe pro steigender Kante des Pulssignals ausgegeben werden, ist „die Anzahl von Pulsen pro Ausgabe“ zwei. Zur Einfachheit der Erklärung kann „die Anzahl von Pulsen pro Ausgabe“ im Folgenden einfach als „die Anzahl von Pulsen“ bezeichnet werden.
  • 7 ist ein Blockschaltdiagramm, welches die integrierte Treiberschaltung für eine Halbleitervorrichtung 101b gemäß der dritten Ausführungsform der vorliegenden Erfindung dargestellt. Die integrierte Treiberschaltung für eine Halbleitervorrichtung 101b wird im Folgenden auch einfach als die „integrierte Schaltung 101b“ bezeichnet.
  • Zuerst werden Ähnlichkeiten zwischen der dritten Ausführungsform und der ersten und zweiten Ausführungsform beschrieben. Die dritte Ausführungsform ist dadurch ähnlich zur ersten und zweiten Ausführungsform, dass die Hauptsignalübertragungsschaltung 110 die erste Pegelverschiebungshauptschaltung 113, die primärseitige Signalübertragungsschaltung 111 und die sekundärseitige Signalübertragungsschaltung 114 umfasst. Allerdings ist die dritte Ausführungsform dadurch von der ersten und zweiten Ausführungsform verschieden, dass eine Aus-Pulsanzahlbestimmungsschaltung 217 bereitgestellt ist.
  • Die Hauptsignalübertragungsschaltung 110 pegelverschiebt das Eingabesignal HIN, welches einen niedrigen Spannungspegel aufweist, wie in der ersten Ausführungsform und erzeugt das Treibersignal HO, sodass das Treibersignal HO nach einer Verzögerung um eine Verzögerungszeit tf4 (siehe 10) von einer fallenden Kante des Eingabesignals HIN fällt. Während ein spezieller Mechanismus zum Erzeugen einer Verzögerung von der fallenden Kante mit Bezug auf 10 nachfolgend beschrieben wird, steigt das Signal NNOFF synchron mit einer steigenden Kante des letzten Pulses des Signals HVOFF und das Treibersignal HO fällt synchron mit einer steigenden Kante des Signals NNOFF.
  • Wie in der ersten und zweiten Ausführungsform gibt die Erfassungsschaltung 121 für ungesättigte Spannung das Niederpotential-Fehlersignal LVdesat aus, wenn die ungesättigte Spannung des Hochpotential-Seite-Halbleiterschaltelements 102 erfasst wird.
  • Die in 7 dargestellte integrierte Schaltung 101b weist eine Konfiguration auf, in welcher die primärseitige Schaltung 112a und die sekundärseitige Schaltung 115a der zweiten Ausführungsform durch eine primärseitige Schaltung 112b und eine sekundärseitige Schaltung 115b jeweils ersetzt werden. Die primärseitige Schaltung 112b umfasst eine Aus-Pulsanzahlanpassungsschaltung 216 anstelle der Aus-Pulsbreitenanpassungsschaltung 213 gemäß der zweiten Ausführungsform. Die sekundärseitige Schaltung 115b umfasst eine Aus-Pulsanzahlbestimmungsschaltung 217 anstelle der Aus-Pulsbreitenbestimmungsschaltung 214 gemäß der zweiten Ausführungsform.
  • Wie in 7 dargestellt umfasst die primärseitige Schaltung 112b die Eingabelogikschaltung 201, die primärseitige Signalübertragungsschaltung 111 und die Aus-Pulsanzahlanpassungsschaltung 216.
  • Die primärseitige Signalübertragungsschaltung 111 umfasst eine An-Pulserzeugungsschaltung 211 und eine Aus-Pulserzeugungsschaltung 212. Wenn das Niederpotential-Fehlersignal LVdesat niedrig ist, gibt die An-Pulserzeugungsschaltung 211 das Signal LVON, welches eine dritte Pulsanzahl PN3 aufweist, synchron mit einer steigenden Kante des Signals INON aus und die Aus-Pulserzeugungsschaltung 212 gibt das Signal LVOFF, welches eine erste Pulsanzahl PN1 aufweist, synchron mit einer steigenden Kante des Signals INOFF aus. In der dritten Ausführungsform ist die erste Pulsanzahl PN1 „zwei“ und die dritte Pulsanzahl PN3 „eins“.
  • Andererseits arbeitet die Aus-Pulserzeugungsschaltung 212 mit der Aus-Pulsanzahlanpassungsschaltung 216 zusammen, wenn das Niederpotential-Fehlersignal LVdesat hoch ist und gibt ein „gewandeltes Signal LVOFF2“, welches eine zweite Pulsanzahl PN2 aufweist, welche von der ersten Pulsanzahl PN1 verschieden ist, synchron mit einer steigenden Kante des Signals INOFF aus. In der dritten Ausführungsform ist die zweite Pulsanzahl PN2 „eins“.
  • Die Aus-Pulsanzahlanpassungsschaltung 216 ist eine Schaltung, welche die Anzahl von Pulsen des Signals LVOFF, welches von der Aus-Pulserzeugungsschaltung 212 erzeugt wird, anpasst. Die Aus-Pulsanzahlanpassungsschaltung 216 stellt die Anzahl der Pulse des Signals LVOFF auf die erste Pulsanzahl PN1, d.h. auf zwei ein, wenn das Niederpotential-Fehlersignal LVdesat niedrig ist. Andererseits verringert die Aus-Pulsanzahlanpassungsschaltung 216 die Anzahl der Pulse des Signals LVOFF auf die zweite Pulsanzahl PN2, welche von der ersten Pulsanzahl PN1 verschieden ist, wenn das Niederpotential-Fehlersignal LVdesat hoch ist. In der dritten Ausführungsform ist als ein spezielles Beispiel die erste Pulsanzahl PN1 „zwei“ und die zweite Pulsanzahl PN2 „eins“ und daher ist PN1 größer als PN2. Daher, wenn das Niederpotential-Fehlersignal LVdesat eingegeben wird, arbeitet die Aus-Pulsanzahlanpassungsschaltung 216 mit der Eingabelogikschaltung 201 und der Aus-Pulserzeugungsschaltung 212 zusammen und kann daher der ersten Pegelverschiebungshauptschaltung 113 das „gewandelte Signal LVOFF2“, welches die Anzahl der Pulse pro Ausgabe aufweist, die von der Anzahl der Pulse des normalen Signals LVOFF verschieden ist, eingeben. Das gewandelte Signal LVOFF2 wird durch die erste Pegelverschiebungshauptschaltung 113 zum „gewandelten Signal HVOFF2“pegelverschoben.
  • Wie in 7 dargestellt umfasst die sekundärseitige Schaltung 115b eine 217, die sekundärseitige Signalübertragungsschaltung 114 und die Schaltung 119 für sanftes Herunterfahren.
  • Die Aus-Pulsanzahlbestimmungsschaltung 217 ist eine Schaltung, welche die Anzahl der Pulse des Signals HVOFF, welches von der ersten Pegelverschiebungshauptschaltung 113 ausgegeben wird, bestimmt. Wenn die Aus-Pulsanzahlbestimmungsschaltung 217 bestimmt, dass die Anzahl von Pulsen des Signals HVOFF die erste Pulsanzahl PN1 ist, stellt die Aus-Pulsanzahlbestimmungsschaltung 217 das Hochpotential-Fehlersignal HVdesat auf niedrig ein und gibt das NNOFF ohne Verzögerung aus. Andererseits, wenn die Aus-Pulsanzahlbestimmungsschaltung 217 bestimmt, dass die Anzahl der Pulse des Signals HVOFF die zweite Pulsanzahl PN2 ist, d.h. erfasst, dass das gewandelte Signal HVOFF2 von der ersten Pegelverschiebungshauptschaltung 113 ausgegeben wird, stellt die Aus-Pulsanzahlbestimmungsschaltung 217 das Hochpotential-Fehlersignal HVdesat auf hoch ein und gibt das Signal NNOFF nach einem Ablauf der vorbestimmten Verzögerungszeit tf2 aus.
  • Das Hochpotential-Fehlersignal HVdesat wird der Schaltung 119 für sanftes Herunterfahren zugeführt und dient als ein Startsignal für sanftes Herunterfahren. Wie in der ersten und zweiten Ausführungsform bewirkt die Schaltung 119 für sanftes Herunterfahren, wenn das Hochpotential-Fehlersignal HVdesat eingegeben wird, dass das Treibersignal HO langsam fällt, sodass das Hochpotential-Seite-Halbleiterschaltelement 102 sanft heruntergefahren wird. Daher können gemäß der dritten Ausführungsform die Erfassung der ungesättigten Spannung und die Erzeugung des Niederpotential-Fehlersignals LVdesat an der Niederpotential-Seite ausgeführt werden und Kurzschlussschutz kann durch passendes Übertragen des Niederpotential-Fehlersignals LVdesat an die Hochpotential-Seite durchgeführt werden. Außerdem wird, nachdem das sanfte Herunterfahren gestartet wurde, das Signal NNOFF, nachdem die Aus-Pulsanzahlbestimmungsschaltung 217 das Signal um die Verzögerungszeit tf2 verzögert, zur sekundärseitigen Signalübertragungsschaltung 114 übertragen. Wenn das Signal NNOFF der sekundärseitigen Signalübertragungsschaltung 114 zugeführt wird, bewirkt die sekundärseitige Signalübertragungsschaltung 114, dass das Treibersignal HO schnell fällt. Mit dieser Konfiguration wird das Hochpotential-Seite-Halbleiterschaltelement 102 schnell heruntergefahren.
  • 8 und 9 sind Blockschaltdiagramme, welche einen Teil der integrierten Treiberschaltung für eine Halbleitervorrichtung 101b gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellen. 8 und 9 stellen spezielle Schaltungskonfigurationen der Aus-Pulserzeugungseinheit 218 und der Aus-Pulsanzahlbestimmungsschaltung 217 dar, wenn die erste Pulsanzahl PN1 zwei ist und die zweite Pulsanzahl PN2 eins ist.
  • 8 stellt ein Beispiel einer speziellen Schaltungskonfiguration der Aus-Pulserzeugungseinheit 218 gemäß dieser Ausführungsform dar. Die Aus-Pulserzeugungseinheit 218 umfasst eine erste Einzelschuss-Pulserzeugungsschaltung 401, eine zweite Einzelschuss-Pulserzeugungsschaltung 402, eine NICHT-Schaltung 403, eine UND-Schaltung 404 und eine Verzögerungsschaltung 405. Das Eingabelogiksignal INOFF wird der ersten Einzelschuss-Pulserzeugungsschaltung 401 eingegeben. Ein Ausgabesignal von der ersten Einzelschuss-Pulserzeugungsschaltung 401 wird einer ODER-Schaltung 406 eingegeben. Die UND-Schaltung 404 empfängt das Eingabelogiksignal INOFF und das invertierte Signal, welches durch Invertieren des Niederpotential-Fehlersignals LVdesat durch die NICHT-Schaltung 403 erhalten wird. Ein Ausgabesignal von der UND-Schaltung 404 wird der Verzögerungsschaltung 405 eingegeben und ein Ausgabesignal von der Verzögerungsschaltung 405 wird der zweiten Einzelschuss-Pulserzeugungsschaltung 402 eingegeben. Ein Ausgabesignal von der zweiten Einzelschuss-Pulserzeugungsschaltung 402 wird der ODER-Schaltung 406 eingegeben. Ein Ausgabesignal von der ODER-Schaltung 406 entspricht dem Signal LVOFF. Die Aus-Pulserzeugungseinheit 218 schaltet das Antreiben der zweiten Einzelschuss-Pulserzeugungsschaltung 402 durch das Niederpotential-Fehlersignal LVdesat, wodurch sie die Anzahl der Pulse gemäß dem Niederpotential-Fehlersignal LVdesat anpasst. In dem speziellen Beispiel aus 8 ist die Anzahl von Pulsen, wenn das Niederpotential-Fehlersignal LVdesat niedrig ist, zwei und die Anzahl von Pulsen, wenn das Niederpotential-Fehlersignal LVdesat hoch ist, eins. Das heißt, dass die Anzahl von Pulsen in dem speziellen Beispiel aus 8 so eingestellt wird, dass sie, wenn das Niederpotential-Fehlersignal LVdesat hoch ist, kleiner ist, als die Anzahl von Pulsen, wenn das Niederpotential-Fehlersignal LVdesat niedrig ist.
  • 9 stellt ein Beispiel einer speziellen Schaltungskonfiguration der Aus-Pulsanzahlbestimmungsschaltung 217 dar. Die Aus-Pulsanzahlbestimmungsschaltung 217 umfasst eine Erfassungsschaltung 411 für eine fallende Kante eines ersten Pulses, eine Erfassungsschaltung 412 für eine steigende Kante eines zweiten Pulses, eine Erfassungsschaltung 413 für eine fallende Kante eines zweiten Pulses, eine Filterschaltung 414, eine ODER-Schaltung 415, eine NICHT-Schaltung 416 und eine UND-Schaltung 417. Die Erfassungsschaltung 411 für eine fallende Kante eines ersten Pulses ist eine Schaltung, welche ein Signal VFE erzeugt. Das Signal VFE fällt synchron mit einer steigenden Kante des Signals HVON und steigt synchron mit einer fallenden Kante des ersten Pulses des Signals HVOFF. Die Erfassungsschaltung 412 für eine steigende Kante eines zweiten Pulses ist eine Schaltung, welche ein Signal VSP basierend auf dem Signal VFE und dem Signal HVOFF erzeugt. Das Signal VSP steigt synchron mit einer steigenden Kante des zweiten Pulses des Signals HVOFF und fällt synchron mit einer fallenden Kante des Signals VFE. Die Erfassungsschaltung 413 für eine fallende Kante eines zweiten Pulses ist eine Schaltung, welche das Signal VSE erzeugt. Das Signal VSE fällt synchron mit einer steigenden Kante des Signals HVON und steigt nach einem Ablauf einer Verzögerungszeit tf3 von einer fallenden Kante des letzten Pulses des Signals HVOFF. Das Signal VSP und das Signal VSE, welches durch die Filterschaltung 414 ging, werden der ODER-Schaltung 415 eingegeben. Ein Ausgabesignal von der ODER-Schaltung 415 entspricht dem Signal NNOFF. Ein invertiertes Signal, welches durch Invertieren des Signals VSP durch die NICHT-Schaltung 416 erhalten wird, und das Signal VSE werden der UND-Schaltung 417 eingegeben. Ein Ausgabesignal von der UND-Schaltung 417 entspricht dem Hochpotential-Fehlersignal HVdesat.
  • Wie vorstehend beschrieben wandelt die integrierte Schaltung 101b gemäß der dritten Ausführungsform Information über das Niederpotential-Fehlersignal LVdesat in das Hochpotential-Fehlersignal HVdesat, welches einen hohen Spannungspegel aufweist, und gibt das gewandelte Signal der Schaltung 119 für sanftes Herunterfahren ein. Um diese Fehlersignalinformation zu übertragen, gibt die integrierte Schaltung 101b, wie in der zweiten Ausführungsform, auch in der dritten Ausführungsform das „gewandelte Signal LVOFF2“, welches durch Wandeln des Niederpotential-Fehlersignals LVdesat in ein Pulssignal erhalten wird, der ersten Pegelverschiebungshauptschaltung 113 ein. Das „gewandelte Signal LVOFF“ gemäß der dritten Ausführungsform ist von dem der zweiten Ausführungsform dadurch verschieden, dass nicht die Pulsbreite, sondern die Anzahl der Pulse pro Ausgabe des gewandelten Signals LVOFF2 so eingestellt wird, dass sie von der des Signals LVOFF verschieden ist. Ferner, wenn das „gewandelte Signal HVOFF2“ von der Ausgabe der ersten Pegelverschiebungshauptschaltung 113 in der Aus-Pulsanzahlbestimmungsschaltung 217 bestimmt wird, wird das Hochpotential-Fehlersignal HVdesat ausgegeben. Durch die Reihe von Vorgängen kann das Hochpotential-Fehlersignal HVdesat basierend auf dem gewandelten Signal HVOFF2, welches durch Pegelverschieben des gewandelten Signals LVOFF2 durch die erste Pegelverschiebungshauptschaltung 113 erhalten wird, erzeugt werden. Als ein Ergebnis kann das Niederpotential-Fehlersignal LVdesat in das Hochpotential-Fehlersignal HVdesat gewandelt werden. Das Niederpotential-Fehlersignal LVdesat kann zur Hochpotential-Seite durch den gleichen Pfad übertragen werden, wie der für das Eingabesignal HIN, wodurch ermöglicht wird, dass die Schaltungsfläche im Vergleich zur ersten Ausführungsform verringert werden kann, was zu Raumeinsparung führt.
  • Ebenfalls in der dritten Ausführungsform können speziell durch die Funktion zum Anpassen der Anzahl von Pulsen durch die Aus-Pulsanzahlanpassungsschaltung 216 das normalerweise ausgeschaltete Signal HVOFF und das gewandelte Signal HVOFF2 an der Hochpotential-Seite (zweite Seite) durch den Unterschied in der Anzahl von Pulsen des Pulssignals HVOFF voneinander unterschieden werden. Wenn die Anzahl von Pulsen, welche ein normalerweise ausgeschaltetes Signal repräsentiert, wenn die ungesättigte Spannung nicht erfasst wird, als die erste Pulsanzahl PN 1 eingestellt wird und die Anzahl von Pulsen, welche ein Fehler-Aus-Signal repräsentiert, wenn die ungesättigte Spannung erfasst wird, als die zweite Pulsanzahl PN2 eingestellt wird, kann das Niederpotential-Fehlersignal LVdesat zur Hochpotential-Seite unter Verwendung des Unterschieds in der Anzahl von Pulsen übertragen werden. In der Übertragung von Information basierend auf dem Unterschied in der Anzahl von Pulsen kann die Antriebsperiode der Pegelverschiebungshauptschaltung 113 verringert werden, was zu einer Unterdrückung des Verbrauchstroms und der Wärmeerzeugung führt.
  • 10 ist ein Zeitdiagramm, welches einen Betrieb der integrierten Treiberschaltung für eine Halbleitervorrichtung 101b gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt. Das Intervall Ta stellt eine Sequenz während des normalen Betriebs dar. Das Intervall Tb stellt den Fall dar, in welchem die ungesättigte Spannung erfasst wird, wenn das Eingabesignal HIN hoch ist.
  • In dem Intervall Ta steigt das Signal LVON als das Pulssignal, welches die dritte Pulsanzahl PN3 aufweist, synchron mit einer steigenden Kante des Eingabesignals HIN und das Treibersignal HO steigt synchron mit einer steigenden Kante des Signals HVON. Wenn das Signal LVOFF als das Pulssignal, welches die erste Pulsanzahl PN1 aufweist, synchron mit einer fallenden Kante des Eingabesignals HIN steigt, steigt das Signal VFE synchron mit einer fallenden Kante des ersten Pulses des Signals HVOFF und das Signal VSP steigt synchron mit einer steigenden Kante des zweiten Pulses des Signals HVOFF. Andererseits steigt das Signal VSE nach Ablaufen der Verzögerungszeit tf3 von einer fallenden Kante des zweiten Pulses. Da das Signal VSP vor dem Signal VSE steigt, steigt das Signal NNOFF synchron mit einer steigenden Kante des Signals VSP und das Hochpotential-Fehlersignal HVdesat wird nicht erzeugt. Dementsprechend fällt das Treibersignal HO schnell, wie üblich synchron mit einer steigenden Kante des Signals NNOFF und das Hochpotential-Seite-Halbleiterschaltelement 102 wird schnell heruntergefahren.
  • In dem Intervall Tb steigt das Niederpotential-Fehlersignal LVdesat, wenn die ungesättigte Spannung erfasst wird. Das Signal INOFF steigt synchron mit einer steigenden Kante des Niederpotential-Fehlersignals LVdesat und das Signal LVOFF steigt als das Pulssignal, welches die zweite Pulsanzahl PN2 aufweist, synchron mit einer steigenden Kante des Signals INOFF. Das Signal VFE steigt synchron mit einer fallenden Kante des ersten Pulses des Signals HVOFF, weist aber nicht zweite und nachfolgende Pulse auf, sodass das Signal VSP nicht erzeugt wird. Andererseits steigt das Signal VSE nach Ablaufen der Verzögerungszeit tf3 von einer fallenden Kante des ersten Pulses und das Hochpotential-Fehlersignal HVdesat steigt synchron mit einer steigenden Kante des Signals VSE. Das Signal NNOFF steigt nach Ablauf der Verzögerungszeit tf2 von einer steigenden Kante des Signals VSE.
  • Das Treibersignal HO fällt langsam synchron mit einer steigenden Kante des Hochpotential-Fehlersignals HVdesat und fällt synchron mit einer steigenden Kante des Signals NNOFF. Durch diesen Vorgang kann sanftes Herunterfahren erreicht werden, wenn das Hochpotential-Seite-Halbleiterschaltelement 102 kurzgeschlossen wird.
  • Es sei angemerkt, dass die dritte Ausführungsform ein spezielles Beispiel darstellt, in welchem die Anzahl von Pulsen, wenn das Niederpotential-Fehlersignal LVdesat niedrig ist, zwei ist und die Anzahl von Pulsen, wenn das Niederpotential-Fehlersignal LVdesat hoch ist, eins ist. Allerdings können als ein modifiziertes Beispiel die Aus-Pulsanzahlanpassungsschaltung 216 und die Aus-Pulsanzahlbestimmungsschaltung 217 auf eine solche Weise modifiziert werden, dass die Anzahl von Pulsen so eingestellt wird, dass sie, wenn das Niederpotential-Fehlersignal LVdesat hoch ist, größer ist, als die Anzahl von Pulsen, wenn das Niederpotential-Fehlersignal LVdesat niedrig ist. Zum Beispiel kann die Anzahl von Pulsen, wenn das Niederpotential-Fehlersignal LVdesat niedrig ist, eins sein und die Anzahl von Pulsen, wenn das Niederpotential-Fehlersignal LVdesat hoch ist, zwei sein.
  • Bezugszeichenliste
    • 101, 101a, 101b
    integrierte Treiberschaltung für eine Halbleitervorrichtung (integrierte Schaltung)
    102
    Hochpotential-Seite-Halbleiterschaltelement
    103
    Niederpotential-Seite-Halbleiterschaltelement
    110
    Hauptsignalübertragungsschaltung
    111
    primärseitige Signalübertragungsschaltung
    112, 112a, 112b
    primärseitige Schaltung
    113
    erste Pegelverschiebungshauptschaltung
    114
    sekundärseitige Signalübertragungsschaltung
    115, 115a, 115b
    sekundärseitige Schaltung
    118
    zweite Pegelverschiebungshauptschaltung
    119
    Schaltung für sanftes Herunterfahren
    121
    Erfassungsschaltung für ungesättigte Spannung
    201
    Eingabelogikschaltung
    211
    An-Pulserzeugungsschaltung
    212
    Aus-Pulserzeugungsschaltung
    213
    Aus-Pulsbreitenanpassungsschaltung
    214
    Aus-Pulsbreitenbestimmungsschaltung
    215,218
    Aus-Pulserzeugungseinheit
    216
    Aus-Pulsanzahlanpassungsschaltung
    217
    Aus-Pulsanzahlbestimmungsschaltung
    301
    PMOS-Transistor
    302
    kapazitives Element
    303, 304, 308, 314, 403, 416
    NICHT-Schaltung
    305, 316, 406, 415
    ODER-Schaltung
    306
    CMOS-Inverterschaltung
    307, 315, 404, 417
    UND-Schaltung
    311
    Erfassungsschaltung für eine fallende Kante
    312
    Pulsbreitenerfassungsschaltung
    313
    Filterschaltung
    401
    erste Einzelschuss-Pulserzeugungsschaltung
    402
    zweite Einzelschuss-Pulserzeugungsschaltung
    405
    Verzögerungsschaltung
    411
    Erfassungsschaltung für eine fallende Kante eines ersten Pulses
    412
    Erfassungsschaltung für eine steigende Kante eines zweiten Pulses
    413
    Erfassungsschaltung für eine fallende Kante eines zweiten Pulses
    414
    Filterschaltung
    600
    Hochpotential-Seite-Treiberschaltung (HVIC)
    700
    Niederpotential-Seite-Treiberschaltung (LVIC)
    800
    Treibermodul
    900
    Halbleitervorrichtung (Invertereinrichtung)
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2004201486 A [0002, 0003]

Claims (5)

  1. Treiberschaltung für eine Halbleitervorrichtung, aufweisend: eine Signalübertragungsschaltung, welche eine erste Pegelverschiebungsschaltung aufweist, welche zum Pegelverschieben eines Eingabesignals mit einem ersten Spannungspegel konfiguriert ist, wobei die Signalübertragungsschaltung so konfiguriert ist, dass sie ein Treibersignal mit einem zweiten Spannungspegel, der höher als der erste Spannungspegel ist, basierend auf dem Eingabesignal erzeugt; und eine Erfassungsschaltung für ungesättigte Spannung, welche konfiguriert ist, um ein erstes Fehlersignal mit dem ersten Spannungspegel auszugeben, wenn eine ungesättigte Spannung eines Halbleiterschaltelements, das von dem Treibersignal angetrieben wird, erfasst wird, wobei ein zweites Fehlersignal mit dem zweiten Spannungspegel, durch Pegelverschieben des ersten Fehlersignals oder durch ein Signal erzeugt wird, welches durch Pegelverschieben eines gewandelten Signals, welches von dem ersten Fehlersignal in ein Pulssignal gewandelt wird, erhalten wird, und wobei die Treiberschaltung für eine Halbleitervorrichtung ferner eine Schaltung für sanftes Herunterfahren aufweist, die konfiguriert ist, um ein Treibersignal für das Halbleiterschaltelement zu verändern, um das Halbleiterschaltelement sanft herunterzufahren, wenn das zweite Fehlersignal eingegeben wird.
  2. Treiberschaltung für eine Halbleitervorrichtung nach Anspruch 1, aufweisend eine zweite Pegelverschiebungsschaltung, wobei das erste Fehlersignal durch die zweite Pegelverschiebungsschaltung pegelverschoben wird, um das zweite Fehlersignal zu erzeugen.
  3. Treiberschaltung für eine Halbleitervorrichtung nach Anspruch 1, wobei das gewandelte Signal der ersten Pegelverschiebungsschaltung eingegeben wird und das zweite Fehlersignal basierend auf dem Signal, welches durch Pegelverschieben des gewandelten Signals durch die erste Pegelverschiebungsschaltung erhalten wird, erzeugt wird.
  4. Treiberschaltung für eine Halbleitervorrichtung nach Anspruch 3, wobei die Signalübertragungsschaltung eine primärseitige Signalübertragungsschaltung, welche an einer Vorstufe der ersten Pegelverschiebungsschaltung vorgesehen ist, und eine sekundärseitige Signalübertragungsschaltung, welche an einer Folgestufe der ersten Pegelverschiebungsschaltung vorgesehen ist, umfasst, die primärseitige Signalübertragungsschaltung ein erstes An-Pulssignal mit dem ersten Spannungspegel in Reaktion auf eine steigende Kante des Eingabesignals erzeugt und ein erstes Aus-Pulssignal mit dem ersten Spannungspegel in Reaktion auf eine fallende Kante des Eingabesignals erzeugt, die erste Pegelverschiebungsschaltung das erste An-Pulssignal pegelverschiebt, um ein zweites An-Pulssignal mit dem zweiten Spannungspegel zu erzeugen und das erste Aus-Pulssignal pegelverschiebt, um ein zweites Aus-Pulssignal mit dem zweiten Spannungspegel zu erzeugen, die sekundärseitige Signalübertragungsschaltung ein Pulssignal als das Treibersignal erzeugt, welches in Reaktion auf eine Eingabe des zweiten An-Pulssignals steigt und in Reaktion auf eine Eingabe des zweiten Aus-Pulssignals fällt, das gewandelte Signal eine Pulsbreite aufweist, die von der Pulsbreite des ersten Aus-Pulssignals verschieden ist, das gewandelte Signal der ersten Pegelverschiebungsschaltung anstelle des ersten Aus-Pulssignals eingegeben wird, und das zweite Fehlersignal basierend auf dem Signal, welches durch Pegelverschieben des gewandelten Signals durch die erste Pegelverschiebungsschaltung erhalten wird, erzeugt wird.
  5. Treiberschaltung für eine Halbleitervorrichtung nach Anspruch 3, wobei die Signalübertragungsschaltung eine primärseitige Signalübertragungsschaltung, welche an einer Vorstufe der ersten Pegelverschiebungsschaltung vorgesehen ist, und eine sekundärseitige Signalübertragungsschaltung umfasst, welche an einer Folgestufe der ersten Pegelverschiebungsschaltung vorgesehen ist, die primärseitige Signalübertragungsschaltung ein erstes An-Pulssignal mit dem ersten Spannungspegel in Reaktion auf eine steigende Kante des Eingabesignals erzeugt und ein erstes Aus-Pulssignal mit dem ersten Spannungspegel in Reaktion auf eine fallende Kante des Eingabesignals erzeugt, die erste Pegelverschiebungsschaltung das erste An-Pulssignal pegelverschiebt, um ein zweites An-Pulssignal zu erzeugen, welches den zweiten Spannungspegel aufweist, und das erste Aus-Pulssignal pegelverschiebt, um ein zweites Aus-Pulssignal, welches den zweiten Spannungspegel aufweist, zu erzeugen, die sekundärseitige Signalübertragungsschaltung ein Pulssignal als das Treibersignal erzeugt, welches in Reaktion auf eine Eingabe des zweiten An-Pulssignals steigt und in Reaktion auf eine Eingabe des zweiten Aus-Pulssignals fällt, die Anzahl von Pulsen pro Ausgabe des gewandelten Signals von der des ersten Aus-Pulssignals verschieden ist, das gewandelte Signal der ersten Pegelverschiebungsschaltung anstelle des ersten Aus-Pulssignals eingegeben wird, und das zweite Fehlersignal basierend auf dem Signal, welches durch Pegelverschieben des gewandelten Signals durch die erste Pegelverschiebungsschaltung erhalten wird, erzeugt wird.
DE112015007180.6T 2015-12-10 2015-12-10 Treiberschaltung für eine Halbleitervorrichtung Active DE112015007180B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/084617 WO2017098624A1 (ja) 2015-12-10 2015-12-10 半導体デバイス駆動回路

Publications (2)

Publication Number Publication Date
DE112015007180T5 true DE112015007180T5 (de) 2018-08-30
DE112015007180B4 DE112015007180B4 (de) 2020-07-30

Family

ID=59013853

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015007180.6T Active DE112015007180B4 (de) 2015-12-10 2015-12-10 Treiberschaltung für eine Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10411691B2 (de)
JP (1) JP6390802B2 (de)
CN (1) CN108370213B (de)
DE (1) DE112015007180B4 (de)
WO (1) WO2017098624A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859732B2 (en) 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
US9571093B2 (en) * 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
CN108370213B (zh) * 2015-12-10 2020-05-08 三菱电机株式会社 半导体器件驱动电路
US10826374B2 (en) * 2018-08-08 2020-11-03 Semiconductor Components Industries, Llc Control of pulse generator in driving control device
US10895601B2 (en) * 2019-05-10 2021-01-19 Infineon Technologies Ag System and method of monitoring a switching transistor
CN113972014B (zh) * 2021-10-15 2023-10-13 深圳中广核工程设计有限公司 堆坑注水控制系统
WO2023119574A1 (ja) * 2021-12-23 2023-06-29 三菱電機株式会社 半導体素子の駆動装置及び駆動方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910416A (en) * 1988-03-04 1990-03-20 Modicon, Inc. Power switch monitor to improve switching time
US6859087B2 (en) 2002-10-31 2005-02-22 International Rectifier Corporation Half-bridge high voltage gate driver providing protection of a transistor
JP2004260981A (ja) * 2003-02-28 2004-09-16 Hitachi Ltd 電力変換装置及びこれを用いた電機システム
JP4223331B2 (ja) * 2003-06-13 2009-02-12 株式会社日立製作所 電力制御用半導体素子の保護装置及びそれを備えた電力変換装置
JP5160320B2 (ja) * 2008-06-27 2013-03-13 新日本無線株式会社 スイッチング駆動回路
CN102571053B (zh) * 2012-01-16 2014-01-29 南京航空航天大学 交流固态功率开关控制方法及开关装置
JP5825144B2 (ja) * 2012-02-28 2015-12-02 富士電機株式会社 半導体装置およびハイサイド回路の駆動方法
US8885310B2 (en) * 2012-10-31 2014-11-11 Freescale Semiconductor, Inc. Gate driver with desaturation detection and active clamping
US8692587B1 (en) * 2012-12-28 2014-04-08 Nxp B.V. Single under voltage monitor for gate driver circuits
GB2509987B (en) * 2013-01-22 2020-01-22 Nidec Control Techniques Ltd A desaturation detection circuit for use between the desaturation detection input of an optocoupler and the output of a power switching device
US8913352B2 (en) * 2013-02-01 2014-12-16 GM Global Technology Operations LLC Method and apparatus for detecting a desaturation fault in an inverter module
KR102066035B1 (ko) * 2013-12-12 2020-01-14 온세미컨덕터코리아 주식회사 감지저항단락 판단 회로 및 이를 포함하는 스위치 제어 회로와 전력 공급 장치
JP6582471B2 (ja) * 2014-04-01 2019-10-02 富士電機株式会社 電圧駆動形パワー半導体素子のゲート駆動回路
CN108370213B (zh) * 2015-12-10 2020-05-08 三菱电机株式会社 半导体器件驱动电路

Also Published As

Publication number Publication date
US10411691B2 (en) 2019-09-10
JPWO2017098624A1 (ja) 2018-03-29
JP6390802B2 (ja) 2018-09-19
DE112015007180B4 (de) 2020-07-30
CN108370213B (zh) 2020-05-08
US20180205373A1 (en) 2018-07-19
CN108370213A (zh) 2018-08-03
WO2017098624A1 (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
DE112015007180B4 (de) Treiberschaltung für eine Halbleitervorrichtung
DE102008055051B4 (de) Schaltungsanordnung und Verfahren zur Erzeugung eines Ansteuersignals für einen Transistor
DE4122978C2 (de) Restladungskompensierungsschaltung und Verfahren zum Kompensieren einer Restladung
DE10235444B4 (de) Treibersteuerungseinrichtung, Leistungsumformungseinrichtung, Verfahren zur Steuerung einer Leistungsumformungseinrichtung und Verfahren zum Gebrauch einer Leistungsumformungseinrichtung
DE102012208124B4 (de) Ringing-Unterdrückungsschaltung
DE102007006319B4 (de) Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren
DE10257438A1 (de) Treibervorrichtung
DE112016000392B4 (de) Signalübertragungs-Einrichtung
DE112014001233T5 (de) Treiberschaltkreis und Halbleitervorrichtung
DE102007009848B4 (de) Ansteuerschaltung
DE102004062224B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsmodul
DE4128737C2 (de) Datenübertragungsschaltkreis
DE102020201238A1 (de) Treiberschaltung
DE10254618A1 (de) Schaltung zum Ansteuern einer Leistungsvorrichtung
DE102004045513B4 (de) Oszillatorschaltung und diese enthaltende integrierte Schaltung
DE112013007245B4 (de) Treiberschaltung für ein Halbleiterelement und Halbleitervorrichtung
DE10103307B4 (de) Integrierte Halbleiterschaltung und Verfahren zu deren Initialisierung
DE102004038666A1 (de) Ausgangspufferanstiegsgeschwindigkeitssteuerung unter Verwendung eines Taktsignals
DE102005042142A1 (de) Hochgeschwindigkeits-Niederleistungs-Eingabezwischenspeicher für Bauteile einer integrierten Schaltung
WO2008067956A2 (de) Verfahren zur flankenformung von signalen und sender-/empfänger-baustein für ein bussystem
DE4342082C2 (de) Steuerschaltung zum Erzeugen von Schaltsignalen für Leistungstranistoren
DE10053366B4 (de) Eingangspufferschaltungen mit einer Signalverstärkungsfähigkeit und dazugehörige Arbeitsverfahren
DE102019102929B3 (de) Intelligenter Halbleiterschalter
DE10026622A1 (de) Treiberschaltung
DE112016000204T5 (de) Ansteuerschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final