CN108370213A - 半导体器件驱动电路 - Google Patents

Abstract

半导体器件驱动电路具备：信号传送电路，其包含将具有第1电压电平的输入信号进行电平移位的第1电平移位电路，信号传送电路基于所述输入信号生成具有比所述第1电压电平高的第2电压电平的驱动信号；以及不饱和电压检测电路，其在检测出由所述驱动信号驱动的半导体开关元件的不饱和电压的情况下，将具有所述第1电压电平的第1错误信号输出。半导体器件驱动电路通过将所述第1错误信号或变换信号进行电平移位，从而生成具有所述第2电压电平的第2错误信号，该变换信号为将所述第1错误信号变换为脉冲信号后的信号。半导体器件驱动电路还具备软切断电路，该软切断电路如果被输入了所述第2错误信号，则变更所述半导体开关元件的驱动信号，以使得所述半导体开关元件进行软切断。

Description

半导体器件驱动电路

技术领域

本发明涉及半导体器件驱动电路。

背景技术

以往，例如，如日本特开2004-201486号公报公开所示，作为高电位侧半导体开关元件的短路保护功能，已知对半导体开关元件的不饱和进行检测的方法。在半导体开关元件为通常的接通状态时，半导体开关元件的端子间电压变为饱和电压。但是，如果半导体开关元件变为短路状态，则由于过电流，半导体开关元件的端子间电压从饱和电压上升，由此变为不饱和电压。上述日本特开2004-201486号公报公开了如下技术，即，通过检测不饱和电压，从而对高电位侧半导体开关元件的短路进行检测，进行高电位侧半导体开关元件的短路保护。此外，有时也将“不饱和”记为“DESAT”，有时也将“不饱和电压”记为“DESAT电压”。

专利文献1：日本特开2004-201486号公报

发明内容

已知一种半导体器件驱动电路，其通过将输入至低电位侧的输入信号进行电平移位，从而生成高电位的驱动信号。作为半导体器件驱动电路的电路结构的具体例子，存在下述结构，即，具备电平移位电路、初级侧电路及次级侧电路，该初级侧电路设置在电平移位电路的前级，以低电压电平进行动作，该次级侧电路设置在电平移位电路的后级，以高电压电平进行动作。如果将输入信号输入至初级侧电路，则经由电平移位电路将该输入信号进行电平移位，经由次级侧电路将驱动信号输出。将驱动信号供给至高电位侧半导体开关元件的控制端子。

作为半导体开关元件的切断方法，具有硬切断和软切断。硬切断是使半导体开关元件的栅极电压急剧下降，将半导体开关元件急剧地切断。软切断是使半导体开关元件的栅极电压平缓地降低，相比于硬切断平缓地将半导体开关元件切断。如果在进行短路保护时将半导体开关元件急剧地切断，则会由于急剧的di/dt而产生过大的浪涌。为了避免该情况，优选在短路保护时不进行硬切断而进行软切断。在基于驱动信号的通断的半导体开关元件的通常断开动作中，进行硬切断。另一方面，软切断为与通常断开动作不同的动作，用于软切断的平缓下降的驱动信号被从次级侧电路供给至高电位侧半导体开关元件。

本申请的发明人针对在低电位侧对高电位侧半导体开关元件的不饱和电压进行检测的技术进行了深入研究。如果是在高电位侧对高电位侧半导体开关元件的不饱和电压进行检测的电路结构，则通过在次级侧电路内对检测出不饱和电压的错误信息进行处理，从而将高电位侧半导体开关元件切断即可。但是，对于本申请的发明人所调查研究的在低电位侧进行高电位侧半导体开关元件的不饱和电压的检测的电路结构而言，需要将与通常断开动作相关的信号和检测出不饱和电压的错误信息在彼此进行区别的同时向高电位侧电路正确传送，在此基础上，制作出用于软切断的驱动信号。针对这样的在低电位侧对高电位侧半导体开关元件的不饱和电压进行检测的技术，以往没有进行充分的调查研究。

本发明就是为了解决上述课题而提出的，其目的在于提供半导体器件驱动电路，该半导体器件驱动电路能够在低电位侧对不饱和电压进行检测，并且对高电位侧半导体开关元件恰当地进行短路保护。

本发明涉及的半导体器件驱动电路具备：信号传送电路，其包含将具有第1电压电平的输入信号进行电平移位的第1电平移位电路，该信号传送电路基于所述输入信号生成具有比所述第1电压电平高的第2电压电平的驱动信号；以及不饱和电压检测电路，其在检测出由所述驱动信号驱动的半导体开关元件的不饱和电压的情况下，将具有所述第1电压电平的第1错误信号输出，通过将所述第1错误信号进行电平移位或根据对将所述第1错误信号变换为脉冲信号而得到的变换信号进行电平移位后的信号，生成具有所述第2电压电平的第2错误信号，该半导体器件驱动电路还具备软切断电路，该软切断电路如果被输入了所述第2错误信号，则变更所述半导体开关元件的驱动信号，以使得所述半导体开关元件进行软切断。

发明的效果

根据本发明，能够在低电位侧进行表示检测出不饱和电压这一情况的错误信号的生成，并且将该错误信号恰当地传送至高电位侧而使软切断电路工作，制作出用于软切断的驱动信号。由此，能够在低电位侧对不饱和电压进行检测，并且恰当地进行高电位侧半导体开关元件的短路保护。

附图说明

图1是表示本发明的实施方式1涉及的半导体器件驱动用集成电路的电路框图。

图2是表示本发明的实施方式1涉及的半导体器件驱动用集成电路的动作的时序图。

图3是表示本发明的实施方式2涉及的半导体器件驱动用集成电路的电路框图。

图4是表示本发明的实施方式2涉及的半导体器件驱动用集成电路的局部的电路图。

图5是表示本发明的实施方式2涉及的半导体器件驱动用集成电路的局部的电路框图。

图6是表示本发明的实施方式2涉及的半导体器件驱动用集成电路的动作的时序图。

图7是表示本发明的实施方式3涉及的半导体器件驱动用集成电路的电路框图。

图8是表示本发明的实施方式3涉及的半导体器件驱动用集成电路的局部的电路框图。

图9是表示本发明的实施方式3涉及的半导体器件驱动用集成电路的局部的电路框图。

图10是表示本发明的实施方式3涉及的半导体器件驱动用集成电路的动作的时序图。

图11是表示半导体装置的图，针对该半导体装置应用本发明的各实施方式涉及的半导体器件驱动用集成电路。

图12是表示本发明的实施方式1涉及的半导体器件驱动用集成电路的变形例的电路框图。

具体实施方式

图11是表示半导体装置的图，针对该半导体装置应用本发明的各实施方式涉及的半导体器件驱动用集成电路101～101b。图11所示的半导体装置900也是逆变器装置900。逆变器装置900具有被串联连接的半导体开关元件102、103、以及对它们进行驱动的驱动模块800。在实施方式中，作为一个例子将半导体开关元件102、103设为绝缘栅极双极晶体管(IGBT)，但也可以为MOS场效应晶体管(MOSFET)等其它晶体管，其材质可以为Si，也可以为SiC。

半导体开关元件102为高电位侧半导体开关元件(高侧开关元件)，半导体开关元件103为低电位侧半导体开关元件(低侧开关元件)。高电位侧半导体开关元件102的集电极(collector)电极(electrode)与第3电源电压HVCC连接，低电位侧半导体开关元件103的发射极电极与第3基准电位HGND连接。低电位侧半导体开关元件103的集电极电极与高电位侧半导体开关元件102的发射极电极连接。

驱动模块800具有：HVIC 600，其输出对高电位侧半导体开关元件102进行驱动的驱动信号HO；以及LVIC 700，其输出对低电位侧半导体开关元件103进行驱动的驱动信号LO。HVIC 600内置有图1所示的半导体器件驱动用集成电路101，端子VU与高电位侧半导体开关元件102的集电极电极连接，端子VL与高电位侧半导体开关元件102的发射极电极连接。在HVIC 600中，也可以替代图1所示的半导体器件驱动用集成电路101，而内置图3所示的半导体器件驱动用集成电路101a或图7所示的半导体器件驱动用集成电路101b。根据实施方式，通过将驱动模块800的端子VU、VL分别与高电位侧半导体开关元件102的集电极(如果为MOSFET，则为漏极)电极和发射极(如果为MOSFET，则为源极)电极连接，能够对高电位侧半导体开关元件102的集电极发射极间电压进行检测。

根据高电位侧半导体开关元件102的集电极发射极间电压，能够对高电位侧半导体开关元件102的不饱和状态进行检测。即，在半导体开关元件102、103正常进行接通动作的情况下，集电极发射极间电压被保持为降低至半导体开关元件102、103的饱和电压的状态。但是，如果半导体开关元件102、103变为短路状态，则由于过电流，集电极发射极间电压从饱和电压开始上升，变为不饱和的状态。因此，通过将驱动模块800的端子VU、VL与高电位侧半导体开关元件102的集电极电极、发射极电极连接，并且对集电极发射极间电压是否为饱和电压进行判定，从而能够对高电位侧半导体开关元件102的不饱和电压进行检测。

实施方式1.

图1是表示本发明的实施方式1涉及的半导体器件驱动用集成电路101的电路框图。下面，将半导体器件驱动用集成电路101简称为“集成电路101”。集成电路101具有主信号传送电路110、不饱和电压检测电路121、第2电平移位主电路118、以及软切断电路119。另外，集成电路101具备：初级侧电路112，其以低电压电平进行动作；以及次级侧电路115，其以高电压电平进行动作。在初级侧电路112中包含主信号传送电路110所具备的初级侧信号传送电路111。在次级侧电路115中包含软切断电路119、以及主信号传送电路110所具备的次级侧信号传送电路114。

主信号传送电路110通过将低电压电平的输入信号HIN进行电平移位，从而输出高电压电平的驱动信号HO。具体而言，主信号传送电路110具备初级侧信号传送电路111、第1电平移位主电路113、以及次级侧信号传送电路114。初级侧信号传送电路111设置在第1电平移位主电路113的前级即输入侧，次级侧信号传送电路114设置在第1电平移位主电路113的后级即输出侧。

初级侧信号传送电路111生成信号LVON及信号LVOFF。具体而言，初级侧信号传送电路111使基准电位为第1基准电位GND，使电源电压为第1电源电压VCC，响应于输入信号HIN而生成信号LVON及信号LVOFF。信号LVON为与输入信号HIN的上升同步地上升的信号。信号LVOFF为与输入信号HIN的下降同步地上升的信号。信号LVON及信号LVOFF被传送至第1电平移位主电路113。

第1电平移位主电路113通过将信号LVON及信号LVOFF进行电平移位而生成信号HVON及信号HVOFF。具体而言，第1电平移位主电路113与初级侧信号LVON及信号LVOFF同步地，以与第1基准电位GND不同的第2基准电位VS为基准生成信号HVON及信号HVOFF。信号HVON及信号HVOFF被传送至次级侧信号传送电路114。

次级侧信号传送电路114根据信号HVON及信号HVOFF生成驱动信号HO。具体而言，次级侧信号传送电路114为如下电路，即，使基准电位为第2基准电位VS，使电源电压为第2电源电压VB，响应于信号HVON及信号HVOFF而生成驱动信号HO。在实施方式1中，驱动信号HO与信号HVON的上升沿同步地上升，与信号HVOFF的上升沿同步地下降。

不饱和电压检测电路121在高电位侧半导体开关元件102变为短路状态时对不饱和电压进行检测，生成低电位错误信号LVdesat。低电位错误信号LVdesat为以第1基准电位GND为基准电位的低电压电平的信号。具体而言，不饱和电压检测电路121经由端子VU与高电位侧半导体开关元件102的集电极连接，经由端子VL与高电位侧半导体开关元件102的发射极连接。不饱和电压检测电路121通过与高电位侧半导体开关元件102的集电极及发射极连接的端子VU、VL对高电位侧半导体开关元件102的集电极发射极间电压进行检测。不饱和电压检测电路121在集电极发射极间电压相当于饱和电压时将低电位错误信号LVdesat设为低。不饱和电压检测电路121在集电极发射极间电压大于或等于饱和电压时，使低电位错误信号LVdesat上升为高。不饱和电压检测电路121在低电位错误信号LVdesat上升后，以预先确定的规定期间将低电位错误信号LVdesat保持为高。此外，作为变形例，不饱和电压检测电路121也可以在低电位错误信号LVdesat上升后，将低电位错误信号LVdesat保持为高直至被输入预先确定的规定信号为止。该预先确定的规定信号可以在集成电路101的内部生成，也可以从集成电路101的外部输入。

为了从低电位侧向高电位侧进行错误信号信息的传送，实施方式1涉及的集成电路101具备第2电平移位主电路118。第2电平移位主电路118设置在主信号传送电路110所具备的第1电平移位主电路113的外部，将低电位错误信号LVdesat电平移位为高电位错误信号HVdesat。集成电路101将低电位错误信号LVdesat被电平移位后的高电位错误信号HVdesat输入至软切断电路119。第2电平移位主电路118为与第1电平移位主电路113相同的电路，与低电位错误信号LVdesat同步地，生成以第2基准电位VS为基准的高电位错误信号HVdesat。通过利用与对输入信号HIN进行传送的路径不同的路径来传送用于使高电位侧半导体开关元件102进行软切断的信号，能够将信号传送路径的动作简化。

次级侧信号传送电路114从第2电平移位主电路118接收高电位错误信号HVdesat。如果高电位错误信号HVdesat变为高，则次级侧信号传送电路114进行与通常时不同的动作。具体而言，在高电位错误信号HVdesat为高时，次级侧信号传送电路114无视信号HVON及信号HVOFF，将输出设为高阻抗。另外，次级侧信号传送电路114在高电位错误信号HVdesat为高时，在从高电位错误信号HVdesat上升算起经过了预先确定的延迟时间td1(参照图2)后使驱动信号HO急剧下降。直至经过预先确定的延迟时间td1为止进行由软切断电路119实现的软切断。

软切断电路119是以高电压电平驱动的，将用于使高电位侧半导体开关元件102进行软切断的信号供给至高电位侧半导体开关元件102。软切断电路119如果被输入了高电位错误信号HVdesat，则使驱动信号HO平缓地下降，以使得高电位侧半导体开关元件102进行软切断。具体而言，软切断电路119为如下电路，即，接收高电位错误信号HVdesat，在HVdesat为高时使驱动信号HO的电压值平缓地降低。在检测出高电位侧半导体开关元件102的不饱和电压时，即在低电位错误信号LVdesat为高时，通过使驱动信号HO进行软切断，能够缓和切断时的di/dt。如果从短路状态急剧地切断，则存在如下问题，即，由于急剧的di/dt而产生过大的浪涌。为了避免这样的问题，优选进行使高电位侧半导体开关元件102的栅极电压平缓地降低的软切断。关于这一点，软切断电路119如果被输入了高电位错误信号HVdesat，则与由主信号传送电路110输出的驱动信号HO的下降相比平缓地使驱动信号HO下降。通过进行软切断，从而能够抑制短路保护时的di/dt，抑制过大的浪涌。

如以上说明所述，根据实施方式1，能够在低电位侧对高电位侧半导体开关元件102的不饱和电压进行检测。不饱和电压检测电路121在检测出不饱和电压时将低电位错误信号LVdesat输出。将低电位错误信号LVdesat通过第2电平移位主电路118从初级侧(低电位侧)向次级侧(高电位侧)传送，传送至高电位侧的高电位错误信号HVdesat被输入至软切断电路119。软切断电路119如果被输入了高电位错误信号HVdesat，则使高电位侧半导体开关元件102进行软切断。这样，能够在低电位侧进行不饱和电压的检测及低电位错误信号LVdesat的生成，并且将该低电位错误信号LVdesat恰当地传送至高电位侧而进行由软切断实现的短路保护。

此外，第1电平移位主电路113、第2电平移位主电路118、以及不饱和电压检测电路121的具体的电路结构为已经公知的技术。因此，省略针对这些电路的详细的电路构造等的说明。

图2是表示本发明的实施方式1涉及的半导体器件驱动用集成电路101的动作的时序图。在图2中示出信号LVON、信号LVOFF、信号HVON、以及信号HVOFF分别为脉冲信号的情况。另外，在图2的时序图中，为了简化图示，分别将电平移位前的信号(LVON、LVOFF、LVdesat)、电平移位后的信号(HVON、HVOFF、HVdesat)重叠地记载。

图2中的期间Ta示出通常动作时的电路动作。信号LVON与输入信号HIN的上升同步地上升，信号LVOFF与输入信号HIN的下降同步地上升。驱动信号HO与信号HVON的上升同步地上升，与信号HVOFF的上升同步地下降。

图2中的期间Tb示出在输入信号HIN为高时检测出不饱和电压的情况下的电路动作。如果检测出不饱和电压，则低电位错误信号LVdesat上升。低电位错误信号LVdesat通过第2电平移位主电路118被传送至高电位侧，作为高电位错误信号HVdesat输入至软切断电路119和次级侧信号传送电路114。就软切断电路119而言，如果高电位错误信号HVdesat上升，则通过使驱动信号HO平缓地下降来进行软切断。并且，次级侧信号传送电路114在从高电位错误信号HVdesat上升算起经过预先确定的延迟时间td1后，使驱动信号HO急剧下降。

此外，作为变形例，也可以替代利用延迟时间td1这一作法，而使用预先确定的规定电压Vth。即，也可以是在高电位错误信号HVdesat为高时，在高电位错误信号HVdesat上升后驱动信号HO变得小于或等于预先确定的规定电压Vth时，使驱动信号HO急剧下降。该变形也相同地适用于后述的实施方式2、3。

此外，如图12所示，也可以对实施方式1的电路实施变形。图12是表示本发明的实施方式1涉及的半导体器件驱动用集成电路的变形例的电路框图。在图12的变形例中追加错误脉冲生成电路121a。通过设置错误脉冲生成电路121a，将输入至实施方式1的第2电平移位主电路118的低电位错误信号LVdesat，变换为作为窄脉冲信号的低电位错误脉冲信号LVdesatp。具体而言，错误脉冲生成电路121a接收不饱和电压检测电路121的输出，如果不饱和电压检测电路121的输出上升为高，则响应于其上升沿而输出预先确定的宽度的脉冲信号。错误脉冲生成电路121a输出的低电位错误脉冲信号LVdesatp被输入至第2电平移位主电路118。第2电平移位主电路118将低电位错误脉冲信号LVdesatp电平移位为高电位错误脉冲信号HVdesatp。高电位错误脉冲信号HVdesatp与实施方式1中的高电位错误信号HVdesat相同地，被输入至次级侧信号传送电路114及软切断电路119。次级侧信号传送电路114及软切断电路119被构建为，响应于输入进来的高电位错误脉冲信号HVdesatp的上升沿而与图3所示的波形相同地执行使驱动信号HO平缓地下降的软切断。与将如图3所示那样的低电位错误信号LVdesat持续保持为高的方式相比，根据基于图12的变形例涉及的窄脉冲信号的信息传送，能够缩短第2电平移位主电路118的驱动期间。由于驱动期间的缩短，能够抑制消耗电流及发热。

实施方式2.

在上述实施方式1中，为了对作为通常断开信号的信号LVOFF与低电位错误信号LVdesat彼此进行区别，设置用于分别将这些信号进行电平移位的第1电平移位主电路113和第2电平移位主电路118。另一方面，在下面说明的实施方式2中，利用将信号LVOFF进行电平移位的第1电平移位主电路113，将低电位错误信号LVdesat向高电位侧传送。由此，可以不设置多个电平移位主电路，因此能够缩小电路面积。为了将低电位错误信号LVdesat在与通常断开信号进行区别的同时向高电位侧传送，在实施方式2中，通过信号HVOFF的脉宽对2个信号进行区别。

图3是表示本发明的实施方式2涉及的半导体器件驱动用集成电路101a的电路框图。下面，将半导体器件驱动用集成电路101a简称为“集成电路101a”。

首先，对与实施方式1的相似点进行说明。主信号传送电路110通过将输入信号HIN进行电平移位而输出驱动信号HO。主信号传送电路110包含：第1电平移位主电路113；初级侧信号传送电路111，其设置在第1电平移位主电路113的前级；次级侧信号传送电路114，其设置在第1电平移位主电路113的后级；以及OFF脉宽判定电路214。第1电平移位主电路113通过分别将信号LVON及信号LVOFF进行电平移位而生成信号HVON及信号HVOFF。在实施方式2中，就主信号传送电路110而言，除了与实施方式1相同地将低电压电平的输入信号HIN进行电平移位之外，以从输入信号HIN的下降沿算起延迟了延迟时间tf1后下降的方式生成驱动信号HO(参照图6)。

不饱和电压检测电路121与实施方式1相同地，在检测出高电位侧半导体开关元件102的不饱和电压的情况下，输出低电位错误信号LVdesat。

就图3所示的集成电路101a而言，将实施方式1的初级侧电路112及次级侧电路115替换为初级侧电路112a及次级侧电路115a。初级侧电路112a具有输入逻辑电路201、初级侧信号传送电路111、以及OFF脉宽调整电路213。

向输入逻辑电路201输入低电位错误信号LVdesat和输入信号HIN。输入逻辑电路201在低电位错误信号LVdesat为低时，输出与输入信号HIN同步的信号INON及与输入信号HIN的反转信号同步的信号INOFF。输入逻辑电路201在低电位错误信号LVdesat为高时，不管输入信号HIN如何都将信号INON及信号INOFF设为高。由于在输入信号HIN为高且检测出不饱和电压时低电位错误信号LVdesat变为高，因此信号INON维持为高，信号INOFF与低电位错误信号LVdesat同步地上升。

初级侧信号传送电路111具有ON脉冲生成电路211和OFF脉冲生成电路212。ON脉冲生成电路211将响应于输入信号HIN的上升沿而上升的低电压电平的信号LVON输出。OFF脉冲生成电路212将响应于输入信号HIN的下降沿而上升的低电压电平的信号LVOFF输出。

ON脉冲生成电路211在低电位错误信号LVdesat为低时，与信号INON的上升同步地输出第3脉宽PW3的信号LVON。另外，OFF脉冲生成电路212在低电位错误信号LVdesat为低时，与信号INOFF的上升同步地输出第1脉宽PW1的信号LVOFF。OFF脉冲生成电路212在低电位错误信号LVdesat为高时，与上述输入逻辑电路201所输出的信号INOFF的上升同步地输出脉冲信号。

OFF脉宽调整电路213是对由OFF脉冲生成电路212生成的信号LVOFF的脉宽进行调整的电路。OFF脉宽调整电路213在低电位错误信号LVdesat为低时，将信号LVOFF的脉宽设为第1脉宽PW1。另一方面，OFF脉宽调整电路213在低电位错误信号LVdesat为高时，通过缩短信号LVOFF的脉宽，生成具有宽度与第1脉宽PW1不同的第2脉宽PW2的“变换信号LVOFF1”。在实施方式2中，作为一个例子设定为PW1>PW2，在低电位错误信号LVdesat为高时将脉宽调节为比通常时短。如上所述，就OFF脉宽调整电路213而言，如果被输入了低电位错误信号LVdesat，则输入逻辑电路201及OFF脉冲生成电路212协同动作，能够将脉宽与通常的信号LVOFF不同的“变换信号LVOFF 1”输入至第1电平移位主电路113。

如图3所示，次级侧电路115a具有OFF脉宽判定电路214、次级侧信号传送电路114、以及软切断电路119。

OFF脉宽判定电路214为对第1电平移位主电路113所输出的信号HVOFF的脉宽进行判定的电路。OFF脉宽判定电路214在判定为信号HVOFF的脉宽为第1脉宽PW1的情况下，将高电位错误信号HVdesat设为低，不设置延迟，将信号NNOFF传送至次级侧信号传送电路114。另一方面，OFF脉宽判定电路214在判定为信号HVOFF的脉宽为第2脉宽PW2的情况下，即在判定为从第1电平移位主电路113输出了变换信号LVOFF 1的情况下，将高电位错误信号HVdesat设为高，将信号NNOFF在延迟预先确定的延迟时间tf2后传送至次级侧信号传送电路114。

次级侧信号传送电路114与实施方式1相同地，生成响应于信号HVON的输入而上升且响应于信号HVOFF的输入而下降的驱动信号HO。除此之外，向次级侧信号传送电路114输入高电位错误信号HVdesat，在高电位错误信号HVdesat为高且信号NNOFF为低时，次级侧信号传送电路114将输出设为高阻抗。此外，如图6所示，在实施方式2中由于OFF脉宽判定电路214的介入，从而即使在没有检测出不饱和电压的通常时，次级侧信号传送电路114也会在相比于输入信号HIN的下降沿延迟了延迟时间tf1后使驱动信号HO下降。此外，尽管在实施方式2中没有应用，但作为优选方式，也可以实施如下变形，即，在输入信号HIN上升时也在延迟了延迟时间tf1后使驱动信号HO上升。通过这样做，能够使输入信号HIN的信号宽度和驱动信号HO的信号宽度一致。该变形也可以相同地用于实施方式3。

软切断电路119与实施方式1相同地是以高电压电平进行驱动的，如果被输入了高电位错误信号HVdesat，则使驱动信号HO平缓地下降，以使得高电位侧半导体开关元件102进行软切断。如上所述，根据实施方式2，能够在低电位侧进行不饱和电压的检测及低电位错误信号LVdesat的生成，并且将该低电位错误信号LVdesat恰当地传送至高电位侧而进行短路保护。在软切断开始后，OFF脉宽判定电路214通过在延迟了延迟时间tf2后将信号NNOFF传送至次级侧信号传送电路114，从而将高电位侧半导体开关元件102硬切断。

图4是表示本发明的实施方式2涉及的半导体器件驱动用集成电路101a的局部的电路图。图4示出实施方式2中的OFF脉冲生成部215的具体电路结构的一个例子。OFF脉冲生成部215为集成了OFF脉冲生成电路212和OFF脉宽调整电路213的电路。

如图4所示，OFF脉冲生成部215具备：NOT电路303，其被输入低电位错误信号LVdesat；NOT电路304，其被输入输入逻辑信号INOFF；OR电路305，其被输入NOT电路303、304的输出信号；PMOS晶体管301，向该PMOS晶体管301的栅极输入OR电路305的输出信号；CMOS反相器电路306，其使NOT电路304的输出信号反转；NOT电路308，其被输入CMOS反相器电路306的输出信号；以及AND电路307，其被输入NOT电路308的输出信号和输入逻辑信号INOFF。AND电路307的输出信号成为信号LVOFF。在PMOS晶体管301的源极施加有电源VCC，PMOS晶体管301的漏极连接至电容元件302的一端与NOT电路308的输入侧之间的连接点。电容元件302的另一端与基准电位GND连接。

OFF脉冲生成部215通过利用AND电路307对信号INOFF和延迟反转信号NIN的逻辑与进行运算，生成作为通常断开信号的信号LVOFF和变换信号LVOFF 1。延迟反转信号NIN为对信号INOFF实施了延迟及反转的信号，具体而言，其为在信号INOFF上升时通过电容元件302的充电而产生延迟，并且通过NOT电路308将该延迟后的信号INOFF的高低反转的信号。OFF脉冲生成部215根据低电位错误信号LVdesat对PMOS晶体管301的驱动进行切换，对充电电流进行调整，从而对脉宽进行调整。在图4所示的具体例子中，通过在低电位错误信号LVdesat为低时加长脉宽而生成作为通常断开信号的信号LVOFF，通过在低电位错误信号LVdesat为高时以缩短脉宽的方式进行脉宽调整而生成变换信号LVOFF 1。

图5是表示本发明的实施方式2涉及的半导体器件驱动用集成电路101a的局部的电路框图。图5示出OFF脉宽判定电路214的具体电路结构的一个例子。

OFF脉宽判定电路214具有下降沿检测电路311、脉宽检测电路312、滤波电路313、NOT电路314、AND电路315、以及OR电路316。下降沿检测电路311为产生信号VNE的电路。信号VNE与信号HVOFF的下降沿同步地上升，与信号HVON的上升沿同步地下降。

脉宽检测电路312为在信号HVOFF的脉宽比第2脉宽PW2大时产生信号VPW的电路。另外，脉宽检测电路312在信号HVOFF的脉宽小于或等于第2脉宽PW2时不产生信号VPW。信号VPW在从信号HVOFF的上升沿算起延迟了预先确定的延迟时间tf1后上升，与信号HVON的上升沿同步地下降。

根据信号VNE和信号VPW的逻辑与、或者逻辑或来生成信号NNOFF、高电位错误信号HVdesat。即，将信号VNE、以及由NOT电路314形成的信号VPW的反转信号输入至AND电路315。AND电路315通过对信号VPW的反转信号和信号VNE的逻辑与进行运算，生成高电位错误信号HVdesat。另一方面，信号VPW以及通过了滤波电路313的信号VNE被输入至OR电路316。OR电路316通过对信号VNE和信号VPW的逻辑或进行运算，生成信号NNOFF。

如以上说明所述，实施方式2涉及的集成电路101a将低电位错误信号LVdesat的信息向高电压电平的高电位错误信号HVdesat变换而输入至软切断电路119。为了进行这样的错误信号信息的传送，在实施方式2中，将“变换信号LVOFF 1”输入至第1电平移位主电路113，该“变换信号LVOFF 1”为将低电位错误信号LVdesat变换为脉冲信号后的信号。并且，OFF脉宽判定电路214基于脉宽的不同，根据第1电平移位主电路113的输出对将变换信号LVOFF 1进行电平移位后的“变换信号HVOFF 1”进行检测。OFF脉宽判定电路214响应于“变换信号HVOFF 1”而生成高电位错误信号HVdesat。通过该一系列动作，能够基于利用第1电平移位主电路113将变换信号LVOFF 1进行电平移位后的变换信号HVOFF 1，生成高电位错误信号HVdesat。其结果，能够将低电位错误信号LVdesat向高电位错误信号HVdesat变换。通过以与输入信号HIN相同的路径将低电位错误信号LVdesat向高电位侧传送，从而能够相比于实施方式1减少电路面积，实现省空间化。另外，在实施方式2中，能够基于脉宽的不同简便地进行脉冲信号的判定。

图6是表示本发明的实施方式2涉及的半导体器件驱动用集成电路101a的动作的时序图。期间Ta示出通常时的时序。期间Tb示出在输入信号HIN为高时检测出不饱和电压的情况下的时序。

在期间Ta，信号LVON作为第3脉宽PW3的脉冲信号与输入信号HIN的上升同步地上升，驱动信号HO与信号LVON的上升沿同步地上升。在输入信号HIN下降时，信号LVOFF作为第1脉宽PW1的脉冲信号与输入信号HIN的下降沿同步地上升，在从传送至高电位侧的信号HVOFF的上升沿算起经过预先确定的规定延迟时间tf1后VPW上升，信号VNE与信号HVOFF的下降沿同步地上升。

由于信号VPW比信号VNE先上升，根据OR电路316的逻辑或，信号NNOFF与信号VPW的上升沿同步地上升，根据AND电路315的逻辑与，不产生高电位错误信号HVdesat。通过将信号NNOFF输入至次级侧信号传送电路114，从而驱动信号HO急剧下降，将高电位侧半导体开关元件102硬切断。

在期间Tb，伴随着不饱和电压的检出，低电位错误信号LVdesat上升。信号INOFF与低电位错误信号LVdesat的上升同步地上升，与信号INOFF的上升同步地，第2脉宽PW2的变换信号LVOFF 1上升。变换信号LVOFF 1由第1电平移位主电路113进行电平移位，从而使变换信号HVOFF 1被传送至高电位侧。由于变换信号HVOFF1的脉宽为第2脉宽PW2，因此脉宽检测电路312不产生信号VPW，通过下降沿检测电路312使信号VNE与信号HVOFF的下降沿同步地上升。

根据AND电路315的逻辑与，高电位错误信号HVdesat与信号VNE的上升沿同步地上升。通过经由滤波电路313，从而信号NNOFF在从信号VNE的上升沿算起经过延迟时间tr2后上升。响应于高电位错误信号HVdesat的上升沿而将次级侧信号传送电路114的输出设为高阻抗，通过软切断电路119使驱动信号HO平缓地下降。由此，在高电位侧半导体开关元件102短路时实现软切断。在软切断开始后，在经过延迟时间tf2后，驱动信号HO与信号NNOFF的上升沿同步地急剧下降，高电位侧半导体开关元件102被急剧地切断。

此外，在实施方式2中，作为具体例子，是在低电位错误信号LVdesat为低时加长脉宽，在低电位错误信号LVdesat为高时以缩短脉宽的方式进行脉宽调整。另一方面，作为变形例，也可以对OFF脉宽调整电路213及OFF脉宽判定电路214进行变形，以使得在低电位错误信号LVdesat为低时缩短脉宽，在低电位错误信号LVdesat为高时以加长脉宽的方式进行脉宽调整。

实施方式3.

在上述实施方式2中，根据脉冲信号HVOFF的脉宽，对作为通常断开信号的信号LVOFF和低电位错误信号LVdesat彼此进行区别。另一方面，在实施方式3中，以脉冲信号HVOFF的“每一个输出的脉冲数量”的不同为基准，对作为通常断开信号的信号LVOFF和低电位错误信号LVdesat彼此进行区别。“每一个输出的脉冲数量”是指相对于每一个上升沿或下降沿连续输出的脉冲的数量。例如，在响应于其它信号的上升沿而上升的脉冲信号的情况下，如果是每一个该上升沿输出2个脉冲，则“每一个输出的脉冲数量”为2个。下面，为了方便说明，有时将“每一个输出的脉冲数量”简称为“脉冲数量”。

图7是表示本发明的实施方式3涉及的半导体器件驱动用集成电路101b的电路框图。下面，将半导体器件驱动用集成电路101b简称为“集成电路101b”。

首先，对与实施方式1及实施方式2的相似点进行说明。主信号传送电路110在具备第1电平移位主电路113、初级侧信号传送电路111、以及次级侧信号传送电路114这一点上与实施方式1及实施方式2相同。但是，在具备OFF脉冲数量判定电路217这一点上与实施方式1、2不同。

就主信号传送电路110而言，除了与实施方式1相同地将低电压电平的输入信号HIN进行电平移位之外，以在从输入信号HIN的下降沿算起延迟了延迟时间tf4(参照图10)后下降的方式生成驱动信号HO。针对产生该下降延迟的机制会在后面具体通过图10进行叙述，信号NNOFF与信号HVOFF中的最后的脉冲的上升沿同步地上升，驱动信号HO与该信号NNOFF的上升同步地下降。

不饱和电压检测电路121与实施方式1及实施方式2相同地，在检测出高电位侧半导体开关元件102的不饱和电压的情况下，输出低电位错误信号LVdesat。

就图7所示的集成电路101b而言，将实施方式2的初级侧电路112a及次级侧电路115a替换为初级侧电路112b及次级侧电路115b。替代实施方式2的OFF脉宽调整电路213，初级侧电路112b具备OFF脉冲数量调整电路216。替代实施方式2的OFF脉宽判定电路214，次级侧电路115b具备OFF脉冲数量判定电路217。

如图7所示，初级侧电路112b具有输入逻辑电路201、初级侧信号传送电路111、以及OFF脉冲数量调整电路216。

初级侧信号传送电路111具有ON脉冲生成电路211和OFF脉冲生成电路212。在低电位错误信号LVdesat为低时，ON脉冲生成电路211与信号INON的上升同步地输出第3脉冲数量PN3的信号LVON，OFF脉冲生成电路212与信号INOFF的上升同步地输出第1脉冲数量PN1的信号LVOFF。在实施方式3中，将第1脉冲数量PN1设为“2个”，将第3脉冲数量PN3设为“1个”。

另一方面，OFF脉冲生成电路212在低电位错误信号LVdesat为高时，与OFF脉冲数量调整电路216协同动作，与信号INOFF的上升同步地，输出与第1脉冲数量PN1不同的第2脉冲数量PN2的“变换信号LVOFF 2”。在实施方式3中，将第2脉冲数量PN2设为“1个”。

OFF脉冲数量调整电路216是对由OFF脉冲生成电路212生成的信号LVOFF的脉冲数量进行调整的电路。OFF脉冲数量调整电路216在低电位错误信号LVdesat为低时，将信号LVOFF的脉冲数量设为第1脉冲数量PN1即2个。另一方面，OFF脉冲数量调整电路216在低电位错误信号LVdesat为高时，将信号LVOFF的脉冲数量减少为与第1脉冲数量PN1不同的第2脉冲数量PN2。在实施方式3中，作为具体例子，将第1脉冲数量PN1设为“2个”，将第2脉冲数量PN2设为“1个”，将PN1设为比PN2多。如上所述，就OFF脉冲数量调整电路216而言，如果被输入了低电位错误信号LVdesat，则输入逻辑电路201及OFF脉冲生成电路212协同动作，能够将每一个输出的脉冲数量与通常的信号LVOFF不同的“变换信号LVOFF2”输入至第1电平移位主电路113。变换信号LVOFF 2通过第1电平移位主电路113被电平移位为“变换信号HVOFF 2”

如图7所示，次级侧电路115b具有OFF脉冲数量判定电路217、次级侧信号传送电路114、以及软切断电路119。

OFF脉冲数量判定电路217为对第1电平移位主电路113所输出的信号HVOFF的脉冲数量进行判定的电路。OFF脉冲数量判定电路217在判定为信号HVOFF的脉冲数量为第1脉冲数量PN1的情况下，将高电位错误信号HVdesat设为低，不设置延迟，将信号NNOFF输出。另一方面，OFF脉冲数量判定电路217在判定为信号HVOFF的脉冲数量为第2脉冲数量PN2的情况下，即在判定为从第1电平移位主电路113输出了变换信号HVOFF 2的情况下，将高电位错误信号HVdesat设为高，在经过预先确定的延迟时间tf2后将信号NNOFF输出。

高电位错误信号HVdesat被供给至软切断电路119，成为软切断的开始信号。软切断电路119与实施方式1及实施方式2相同地，如果被输入了高电位错误信号HVdesat，则使驱动信号HO平缓地下降，以使得高电位侧半导体开关元件102进行软切断。如上所述，根据实施方式3，能够在低电位侧进行不饱和电压的检测及低电位错误信号LVdesat的生成，并且将该低电位错误信号LVdesat恰当地传送至高电位侧而进行短路保护。并且，在软切断开始后，OFF脉冲数量判定电路217在延迟了延迟时间tf2后将信号NNOFF传送至次级侧信号传送电路114。如果信号NNOFF被供给至次级侧信号传送电路114，则次级侧信号传送电路114使驱动信号HO急剧下降。由此，高电位侧半导体开关元件102被急剧地切断。

图8及图9是表示本发明的实施方式3涉及的半导体器件驱动用集成电路101b的局部的电路框图。在图8及图9中示出在将第1脉冲数量PN1设为2个，将第2脉冲数量PN2设为1个的情况下的OFF脉冲生成部218及OFF脉冲数量判定电路217的具体电路结构。

图8示出本实施方式的OFF脉冲生成部218的具体电路结构的一个例子。OFF脉冲生成部218具备第1单触发脉冲生成电路401、第2单触发脉冲生成电路402、NOT电路403、AND电路404、以及延迟电路405。输入逻辑信号INOFF被输入至第1单触发脉冲生成电路401。第1单触发脉冲生成电路401的输出信号被输入至OR电路406。向AND电路404输入低电位错误信号LVdesat被NOT电路403反转后的反转信号和输入逻辑信号INOFF。AND电路404的输出信号被输入至延迟电路405，延迟电路405的输出信号被输入至第2单触发脉冲生成电路402。第2单触发脉冲生成电路402的输出信号被输入至OR电路406。OR电路406的输出信号成为信号LVOFF。OFF脉冲生成部218通过根据低电位错误信号LVdesat对第2单触发脉冲生成电路402的驱动进行切换，从而与低电位错误信号LVdesat对应地对脉冲数量进行调整。在图8的具体例子中，在低电位错误信号LVdesat为低时将脉冲数量设为2个，在低电位错误信号LVdesat为高时将脉冲数量设为1个。即，在图8的具体例子中，相比于在低电位错误信号LVdesat为低时的脉冲数量，在低电位错误信号LVdesat为高时使脉冲数量减少。

图9示出OFF脉冲数量判定电路217的具体电路结构的一个例子。OFF脉冲数量判定电路217具有第一脉冲下降沿检测电路411、第二脉冲上升沿检测电路412、第二脉冲下降沿检测电路413、滤波电路414、OR电路415、NOT电路416、以及AND电路417。第一脉冲下降沿检测电路411为生成信号VFE的电路。信号VFE与信号HVON的上升沿同步地下降，与信号HVOFF的首个脉冲的下降沿同步地上升。第二脉冲上升沿检测电路412为根据信号VFE和信号HVOFF生成信号VSP的电路。信号VSP与信号HVOFF的第2个脉冲的上升沿同步地上升，与信号VFE的下降同步地下降。第二脉冲下降沿检测电路413为生成信号VSE的电路。信号VSE与信号HVON的上升沿同步地下降，在从信号HVOFF的最后的脉冲的下降沿算起经过了延迟时间tf3后上升。信号VSP和通过了滤波电路414的信号VSE被输入至OR电路415。OR电路415的输出信号成为信号NNOFF。信号VSP被NOT电路416反转后的反转信号和信号VSE被输入至AND电路417。AND电路417的输出信号成为高电位错误信号HVdesat。

如以上说明所述，实施方式3涉及的集成电路101b将低电位错误信号LVdesat的信息向高电压电平的高电位错误信号HVdesat变换而输入至软切断电路119。为了进行这样的错误信号信息的传送，实施方式3也与实施方式2相同地，集成电路101b构成为，将“变换信号LVOFF 2”输入至第1电平移位主电路113，该“变换信号LVOFF2”为将低电位错误信号LVdesat变换为脉冲信号后的信号。实施方式3涉及的“变换信号LVOFF 2”在如下方面与实施方式2不同，即，并非是脉宽，而是使每一个输出的脉冲数量与信号LVOFF不同的信号。并且，如果在OFF脉冲数量判定电路217中根据第1电平移位主电路113的输出检测出“变换信号HVOFF 2”，则输出高电位错误信号HVdesat。通过该一系列动作，能够基于利用第1电平移位主电路113将变换信号LVOFF 2进行电平移位后的变换信号HVOFF 2，生成高电位错误信号HVdesat。其结果，能够将低电位错误信号LVdesat向高电位错误信号HVdesat变换。通过以与输入信号HIN相同的路径将低电位错误信号LVdesat向高电位侧传送，从而能够相比于实施方式1减少电路面积，实现省空间化。

另外，在实施方式3中，具体而言，通过利用OFF脉冲数量调整电路216对脉冲数量进行调整的功能，从而能够根据脉冲信号HVOFF的脉冲数量的不同，在高电位侧(次级侧)对通常断开信号HVOFF和变换信号HVOFF 2进行区别。通过将表示没有检测出不饱和电压时的通常断开信号的脉冲数量设为第1脉冲数量PN1，将表示检测出不饱和电压时的错误时断开信号的脉冲数量设为第2脉冲数量PN2，由此能够利用脉冲数量的不同而将低电位错误信号LVdesat向高电位侧传送。根据这样的基于脉冲数量的不同的信息传送，能够缩短电平移位主电路113的驱动期间，能够抑制消耗电流及发热。

图10是表示本发明的实施方式3涉及的半导体器件驱动用集成电路101b的动作的时序图。期间Ta示出通常时的时序。期间Tb示出在输入信号HIN为高时检测出不饱和电压的情况下的时序。

在期间Ta，信号LVON作为第3脉冲数量PN3的脉冲信号与输入信号HIN的上升同步地上升，驱动信号HO与信号HVON的上升同步地上升。如果信号LVOFF作为第1脉冲数量PN1的脉冲信号与输入信号HIN的下降同步地上升，则信号VFE与信号HVOFF的首个脉冲的下降沿同步地上升，信号VSP与信号HVOFF的第2个脉冲的上升沿同步地上升。另一方面，信号VSE在从第2个脉冲的下降沿算起经过延迟时间tf3后上升。由于信号VSP比信号VSE先上升，因此信号NNOFF与信号VSP的上升沿同步地上升，不产生高电位错误信号HVdesat。因此，驱动信号HO与信号NNOFF的上升沿同步地如通常那样急剧下降，将高电位侧半导体开关元件102急剧地切断。

在期间Tb，伴随着不饱和电压的检出，低电位错误信号LVdesat上升。信号INOFF与低电位错误信号LVdesat的上升同步地上升，信号LVOFF作为第2脉冲数量PN2的脉冲信号与信号INOFF的上升同步地上升。信号VFE与信号HVOFF的首个脉冲的下降沿同步地上升，但由于不存在第2个及其以后的脉冲，因此不产生信号VSP。另一方面，信号VSE在从第1个脉冲的下降沿算起经过延迟时间tf3后上升，高电位错误信号HVdesat与信号VSE的上升沿同步地上升。信号NNOFF在从信号VSE的上升沿算起经过延迟时间tf2后上升。

驱动信号HO与高电位错误信号HVdesat的上升沿同步地平缓下降，与信号NNOFF的上升沿同步地急剧下降。通过该动作，可以实现高电位侧半导体开关元件102的短路时的软切断。

此外，在实施方式3中记载了如下具体例子，即，在低电位错误信号LVdesat为低时将脉冲数量设为2个，在低电位错误信号LVdesat为高时将脉冲数量设为1个。但是，作为变形例，也可以对OFF脉冲数量调整电路216及OFF脉冲数量判定电路217进行变形，以使得在低电位错误信号LVdesat为高时的脉冲数量比在低电位错误信号LVdesat为低时的脉冲数量多。例如，也可以在低电位错误信号LVdesat为低时将脉冲数量设为1个，在低电位错误信号LVdesat为高时将脉冲数量设为2个。

标号的说明

101、101a、101b 半导体器件驱动用集成电路(集成电路)，102 高电位侧半导体开关元件，103 低电位侧半导体开关元件，110 主信号传送电路，111 初级侧信号传送电路，112、112a、112b 初级侧电路，113 第1电平移位主电路，114 次级侧信号传送电路，115、115a、115b 次级侧电路，118 第2电平移位主电路，119 软切断电路，121 不饱和电压检测电路，201 输入逻辑电路，211 ON脉冲生成电路，212 OFF脉冲生成电路，213 OFF脉宽调整电路，214 OFF脉宽判定电路，215、218 OFF脉冲生成部，216 OFF脉冲数量调整电路，217OFF脉冲数量判定电路，301 PMOS晶体管，302 电容元件，303、304、308、314、403、416 NOT电路，305、316、406、415 OR电路，306 CMOS反相器电路，307、315、404、417 AND电路，311 下降沿检测电路，312 脉宽检测电路，313 滤波电路，401 第1单触发脉冲生成电路，402 第2单触发脉冲生成电路，405 延迟电路，411 第一脉冲下降沿检测电路，412 第二脉冲上升沿检测电路，413 第二脉冲下降沿检测电路，414 滤波电路，600 高电位侧驱动电路(HVIC)，700低电位侧驱动电路(LVIC)，800 驱动模块，900 半导体装置(逆变器装置)。

Claims (5)

1.一种半导体器件驱动电路，其具备：

信号传送电路，其包含将具有第1电压电平的输入信号进行电平移位的第1电平移位电路，该信号传送电路基于所述输入信号生成具有比所述第1电压电平高的第2电压电平的驱动信号；以及

不饱和电压检测电路，其在检测出由所述驱动信号驱动的半导体开关元件的不饱和电压的情况下，将具有所述第1电压电平的第1错误信号输出，

通过将所述第1错误信号进行电平移位或根据对将所述第1错误信号变换为脉冲信号而得到的变换信号进行电平移位后的信号，生成具有所述第2电压电平的第2错误信号，

该半导体器件驱动电路还具备软切断电路，该软切断电路如果被输入了所述第2错误信号，则变更所述半导体开关元件的驱动信号，以使得所述半导体开关元件进行软切断。

2.根据权利要求1所述的半导体器件驱动电路，其中，

具备第2电平移位电路，

通过使用所述第2电平移位电路将所述第1错误信号进行电平移位，从而生成所述第2错误信号。

3.根据权利要求1所述的半导体器件驱动电路，其中，

将所述变换信号输入至所述第1电平移位电路，基于通过所述第1电平移位电路将所述变换信号进行电平移位后的信号，生成所述第2错误信号。

4.根据权利要求3所述的半导体器件驱动电路，其中，

所述信号传送电路包含：初级侧信号传送电路，其设置在所述第1电平移位电路的前级；以及次级侧信号传送电路，其设置在所述第1电平移位电路的后级，

所述初级侧信号传送电路响应于所述输入信号的上升沿而生成所述第1电压电平的第1接通脉冲信号，响应于所述输入信号的下降沿而生成所述第1电压电平的第1断开脉冲信号，

所述第1电平移位电路将所述第1接通脉冲信号进行电平移位而生成所述第2电压电平的第2接通脉冲信号，将所述第1断开脉冲信号进行电平移位而生成所述第2电压电平的第2断开脉冲信号，

所述次级侧信号传送电路生成响应于所述第2接通脉冲信号的输入而上升且响应于所述第2断开脉冲信号的输入而下降的脉冲信号，作为所述驱动信号，

所述变换信号的脉宽与所述第1断开脉冲信号不同，

替代所述第1断开脉冲信号，将所述变换信号输入至所述第1电平移位电路，

基于利用所述第1电平移位电路将所述变换信号进行电平移位后的信号，生成所述第2错误信号。

5.根据权利要求3所述的半导体器件驱动电路，其中，

所述信号传送电路包含：初级侧信号传送电路，其设置在所述第1电平移位电路的前级；以及次级侧信号传送电路，其设置在所述第1电平移位电路的后级，

所述初级侧信号传送电路响应于所述输入信号的上升沿而生成所述第1电压电平的第1接通脉冲信号，响应于所述输入信号的下降沿而生成所述第1电压电平的第1断开脉冲信号，

所述第1电平移位电路将所述第1接通脉冲信号进行电平移位而生成所述第2电压电平的第2接通脉冲信号，将所述第1断开脉冲信号进行电平移位而生成所述第2电压电平的第2断开脉冲信号，

所述次级侧信号传送电路生成响应于所述第2接通脉冲信号的输入而上升且响应于所述第2断开脉冲信号的输入而下降的脉冲信号，作为所述驱动信号，

所述变换信号的每一个输出的脉冲数量与所述第1断开脉冲信号不同，

替代所述第1断开脉冲信号，将所述变换信号输入至所述第1电平移位电路，

基于利用所述第1电平移位电路将所述变换信号进行电平移位后的信号，生成所述第2错误信号。