CN220455457U - 一种氮化镓晶体管的测试系统 - Google Patents
一种氮化镓晶体管的测试系统 Download PDFInfo
- Publication number
- CN220455457U CN220455457U CN202321330113.9U CN202321330113U CN220455457U CN 220455457 U CN220455457 U CN 220455457U CN 202321330113 U CN202321330113 U CN 202321330113U CN 220455457 U CN220455457 U CN 220455457U
- Authority
- CN
- China
- Prior art keywords
- test
- pulse
- coupled
- transistor
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 203
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 20
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 19
- 230000002441 reversible effect Effects 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 238000004146 energy storage Methods 0.000 claims description 7
- 238000001914 filtration Methods 0.000 claims description 5
- 238000011990 functional testing Methods 0.000 abstract description 11
- 230000033228 biological regulation Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 208000035795 Hypocalcemic vitamin D-dependent rickets Diseases 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 208000033584 type 1 vitamin D-dependent rickets Diseases 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本实用新型公开了一种氮化镓晶体管的测试系统，包括驱动电路和控制电路，其中，驱动电路基于输入信号产生高压脉冲信号；控制电路与驱动电路的输出端连接，在待测晶体管耦接控制电路时，控制电路基于高压脉冲信号产生测试信号并输出至待测晶体管的漏极，进行单脉冲动态导通电阻测试，或者控制待测晶体管的栅极与源极短路，进行反向偏压应力测试。即本申请的技术方案能够根据不同的功能测试，进行相对应的电路调控，实现多种不同的功能测试，简化测试流程，降低成本，提高测试效率。
Description
技术领域
本申请涉及集成电路技术领域，特别是涉及一种氮化镓晶体管的测试系统。
背景技术
在集成电路的应用过程中，对于各类器件的测试，通常是采用特定的测试系统进行测试。
在实际操作过程中，本申请的研发人员发现，对于功率器件的测试，尤其是对于氮化镓(GaN)晶体管的测试，每一项测试都对应有不同的测试系统，进行多项功能测试过程复杂，影响了测试效率。
实用新型内容
本申请主要解决的技术问题是提供一种氮化镓晶体管的测试系统，能够进行多项功能测试，简化测试流程，提高测试效率。
为解决上述技术问题，本申请采用的一种技术方案是：提供一种氮化镓晶体管的测试系统，包括：驱动电路和控制电路，其中，驱动电路基于输入信号产生高压脉冲信号；控制电路与所述驱动电路的输出端连接，在待测晶体管耦接所述控制电路时，所述控制电路基于所述高压脉冲信号产生测试信号并输出至所述待测晶体管的漏极，进行单脉冲动态导通电阻测试，或者控制所述待测晶体管的栅极与源极短路，进行反向偏压应力测试。
区别于当前技术，本申请提供的氮化镓晶体管的测试系统，包括驱动电路和控制电路，其中，驱动电路基于输入信号产生高压脉冲信号；控制电路与驱动电路的输出端连接，在待测晶体管耦接控制电路时，控制电路基于高压脉冲信号产生测试信号并输出至待测晶体管的漏极，进行单脉冲动态导通电阻测试，或者控制待测晶体管的栅极与源极短路，进行反向偏压应力测试。即本申请的技术方案能够根据不同的功能测试，进行相对应的电路调控，实现多种不同的功能测试，简化测试流程，降低成本，提高测试效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1是本申请中氮化镓晶体管的测试系统第一实施例的结构示意图；
图2是本申请中氮化镓晶体管的测试系统第二实施例的结构示意图；
图3是本申请中图2对应的实物结构框图；
图4是本申请中Si8274控制半桥死区一实施例的结构示意图；
图5是本申请中Si8271驱动半桥死区一实施例的结构示意图；
图6是本申请中氮化镓晶体管的测试系统第三实施例的结构示意图；
图7是本申请中图6对应的实物结构框图；
图8是本申请中测试波形时序图；
图9是当前技术中脉冲测试系统的测试电路结构示意图；
图10是当前技术中脉冲测试系统对应的典型波形示意图。
附图中，10-测试系统，100-驱动电路，110-供电电源，120-第二驱动单元，130-脉冲单元，200-控制电路，210-保险元件，220-测试座，230-储能单元，240-钳位单元，250-第一驱动单元，QH-第一脉冲元件，QL-第二脉冲元件，DH-第一二极管，DL-第二二极管。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本申请实施例中的步骤并不一定是按照所描述的步骤顺序进行处理，可以按照需求有选择的将步骤打乱重排，或者删除实施例中的步骤，或者增加实施例中的步骤，本申请实施例中的步骤描述只是可选的顺序组合，并不代表本申请实施例的所有步骤顺序组合，实施例中的步骤顺序不能认为是对本申请的限制。
本申请实施例中的术语“和/或”指的是包括相关联的列举项目中的一个或多个的任何和全部的可能组合。还要说明的是：当用在本说明书中时，“包括/包含”指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、整数、步骤、操作、元件和/或组件和/或它们的组群的存在或添加。
本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
当前技术中，由于测试装置的限制，对氮化镓晶体管的不同功能测试，通常要采用不同的测试装置进行相应的测试，而随着氮化镓晶体管的需求不断扩大，当前的测试方案多项测试耗时长，极大地限制了产能的提升。
因此，提出一种氮化镓晶体管的测试系统，能够进行多项功能测试，简化测试流程，提高测试效率。
请参阅图1，图1是本申请中氮化镓晶体管的测试系统第一实施例的结构示意图。
如图1所示，本申请中的测试系统10包括：驱动电路100和控制电路200；其中，驱动电路100基于输入信号产生高压脉冲信号；控制电路200与驱动电路100的输出端连接，在待测晶体管(device under testing，DUT)耦接控制电路200时，控制电路200基于高压脉冲信号产生测试信号并输出至待测晶体管的漏极，进行单脉冲动态导通电阻测试，或者控制待测晶体管的栅极与源极短路，进行反向偏压应力测试。
其中，待测晶体管可以为待测的氮化镓晶体管。
单脉冲动态导通电阻测试是指，控制电路200基于高压脉冲信号产生测试信号并输出至待测的氮化镓晶体管的漏极后，对待测的氮化镓晶体管进行设定的耐压延迟时间，待测的氮化镓晶体管导通，并形成相应的漏极-源极间电压和漏极-源极间电流，并在完成规定的导通时间后，将该氮化镓晶体管关断，使得漏极-源极间电容重新承受高压；在短暂的时间延迟后，将该氮化镓晶体管中的电容进行释放，使得漏极-源极两端耐压重新回到零。重新进行下一周期，等待新的触发上升沿触发下一周期的测试。
反向偏压应力测试是指，控制电路200基于高压脉冲信号产生测试信号并输出至待测晶体管的漏极后，控制电路200控制待测的氮化镓晶体管的栅极与源极短路，使得栅极与源极之间的引线存在寄生电感L，则在该寄生电感上可以感应出待测晶体管相关栅极的感应电压，而当感应电压超出待测晶体管的阈值时，将可能导致晶体管发送误开启。该情况用于模拟待测晶体管在关断阶段遇到高压跳变导致的误导通现象，也即由于栅极驱动回路的走线布置，引入相关的寄生电感L，高压跳变的漏极电压，将可能导致待测晶体管的误开启，从而引发的故障；因此，通过控制待测晶体管的栅极与源极短路，进行反向偏压应力测试，可以更好的进行相关晶体管的筛选，从而降低晶体管在后续使用时的失效风险。
本实施例中，通过驱动电路产生高压脉冲信号，控制电路基于高压脉冲信号产生相应的测试信号并输出至待测晶体管的漏极，进而根据不同功能测试的需求，进行相应的调整，使得测试系统可以进行多种不同的功能测试，简化测试流程，降低成本，提高测试效率。
参阅图2，图2是本申请中氮化镓晶体管的测试系统第二实施例的结构示意图，如图2所示，测试系统10还包括保险元件210和测试座220，测试座220被配置为分别耦接待测晶体管的栅极、源极和漏极，以及耦接驱动电路100的输出端和控制电路200，其中，测试座220通过保险元件210耦接驱动电路100的输出端；在测试座220耦接待测晶体管(deviceunder testing，DUT)时，控制电路200基于高压脉冲信号产生测试信号并输出至待测晶体管的漏极，进行单脉冲动态导通电阻测试，或者控制待测晶体管的栅极与源极短路，进行反向偏压应力测试。
其中，测试座220是对待测晶体管的电性能及电气连接进行测试，来检查待测晶体管在生成制造过程中可能存在的制造缺陷及待测晶体管不良的一种测试设备，通常设置在测试系统中，用于与待测晶体管连接。
在一些实施例中，测试座220中设置有插槽，待测晶体管通过设置于插槽与测试座220耦接。
具体地，测试座220可以包括三个引脚，第一引脚、第二引脚以及第三引脚，在待测晶体管设置于插槽时，测试座220的三个引脚分别与待测晶体管(DUT)的源极、栅极和漏极，且测试座220的第一引脚通过保险元件210耦接驱动电路100的输出端，测试座220的第二引脚耦接电源负极或地端。
以保险元件210和测试座220组成控制电路200，此时，测试系统为反向偏压应力测试系统；其中，在待测晶体管设置于插槽时，测试座220的第一引脚通过插槽耦接待测晶体管的源极，测试座220的第二引脚通过插槽耦接待测晶体管的漏极，测试座220的第三引脚通过插槽耦接待测晶体管的栅极；则有，控制电路200将测试信号通过测试座220的第一引脚输出至待测晶体管的漏极，则可以控制测试座220的第三引脚和测试座220的第二引脚耦接，使得待测晶体管栅极被外部电路和源极直接短路，则源极和栅极之间的连接线存在寄生电感L，在该寄生电感L上可以感应出待测晶体管相关栅极的感应电压，进而可以根据该感应电压进行反向偏压应力测试。
在一些实施例中，保险元件210是熔断器件，如保险丝等，当电流异常升高，超过预设阈值时，保险元件210则会自身熔断以切断电流，保护电路的安全运行。
在一些实施例中，测试座220可以为多个，多个测试座220并联，实现对多个待测晶体管的同时测试，即实现批量待测晶体管的测试，可以进一步提高测试效率。
在一些实施例中，测试座220还可以包含有进行双脉冲测试(DoublePulse Test，DPT)、DRTRB测试、高温栅偏试验(High Temperature Gate Bias，HTGB)测试、高温反向偏压试验(High TemperatureReverseBias，HTRB)等测试的相关测试座220。
继续参阅图2，驱动电路100包括：供电电源110、第二驱动单元120和脉冲单元130，其中，第二驱动单元120用于产生驱动信号；脉冲单元130的控制端与第二驱动单元120的输出端耦接，脉冲单元130的第一端和脉冲单元130的第二端分别耦接供电电源110的正极和负极；脉冲单元130的输出端作为驱动电路100的输出端，脉冲单元130基于驱动信号产生高压脉冲信号并输出至控制电路200。
继续参阅图2，脉冲单元130包括：第一脉冲元件QH和第二脉冲元件QL，其中，第一脉冲元件QH的第一极与第二驱动单元120的输出端耦接，第一脉冲元件QH的第二极与控制电路200的输入端耦接，第一脉冲元件QH的第三极作为脉冲单元130的第一端与供电电源110正极耦接；第二脉冲元件QL的第一极与第二驱动单元120的输出端耦接，第二脉冲元件QL的第二极耦接第一脉冲元件QH的第二极，第二脉冲元件QL的第三极作为脉冲单元130的第二端与供电电源110负极耦接，并以第一脉冲元件QH的第二极和第二脉冲元件QL的第二极之间的耦接点作为脉冲单元130的输出端。
在驱动电路100输出的驱动信号驱动下，交替导通第一脉冲元件QH和第二脉冲元件QL，使脉冲单元130基于驱动信号输出高压脉冲信号。
其中，交替导通第一脉冲元件QH和第二脉冲元件QL的过程如下：
第一脉冲元件QH的栅极用于输入第一驱动信号，第二脉冲元件QL的栅极用于输入第二驱动信号；当第一驱动信号为高电平时，第一脉冲元件QH导通，当第一驱动信号为低电平时，第一脉冲元件QH关闭；当第二驱动信号为高电平时，第二脉冲元件QL导通，当第二驱动信号为低电平时，第二脉冲元件QL关闭。由于第一驱动信号和第二驱动信号的相位相反，则有，当第一驱动信号为高电平时，则第二驱动信号为低电平，此时，第一脉冲元件QH导通，输出高压脉冲信号的高电平，而第二脉冲元件QL关闭；而当第一驱动信号为低电平时，则第二驱动信号为高电平，此时，第一脉冲元件QH关闭，而第二脉冲元件QL导通，输出高压脉冲信号的低电平。
高压脉冲信号的脉宽与第一脉冲元件QH和第二脉冲元件QL的导通时间相同，因为第一脉冲元件QH的导通和关闭由第一驱动信号控制，第二脉冲元件QL的导通和关闭由第二驱动信号控制，因此，第一脉冲元件QH的导通和关闭的时间为第一驱动信号的脉宽，第二脉冲元件QL的导通和关闭的实际为第二驱动信号的脉宽，即高压脉冲信号的脉宽和第一驱动信号的脉宽、第二驱动信号的脉宽相同。
在一些实施例中，第一脉冲元件QH可以为功率管，第二脉冲元件QL可以为功率管，如Si MOS功率管，第二驱动单元120可以为驱动芯片，如驱动芯片Si8274；其中，Si MOS功率管规格为900V 1.7A7.2Ω，900V的耐压能够很好满足测试系统的高压测试并留有一定裕量，此外Si MOS功率管的内阻可以用于抑制高压输出的电流尖峰以及调整输出电压的上升速率，选用Si MOS功率管能够在不影响系统性能的情况下更好地降低系统的成本，更有利于实现批量的拓展操作。
则有，第一脉冲元件QH的栅极与第二驱动单元120的输出端耦接，第一脉冲元件QH的源极与控制电路200的输入端耦接，第一脉冲元件QH的漏极与供电电源110的正极耦接，且第一脉冲元件QH的源极作为脉冲单元130的第一端与供电电源110正极耦接；第二脉冲元件QL的栅极与第二驱动单元120的输出端耦接，第二脉冲元件QL的漏极耦接第一脉冲元件QH的源极，第二脉冲元件QL的源极与供电电源110负极耦接，且第二脉冲元件QL的源极作为脉冲单元130的第二端与供电电源110负极耦接，并以第一脉冲元件QH的源极和第二脉冲元件QL的漏极之间的耦接点作为脉冲单元130的输出端。
继续参阅图2，第一脉冲元件QH进一步包括：第一二极管DH，第一二极管DH的正极与第一脉冲元件QH的第二极连接，第一二极管DH的负极与第一脉冲元件QH的第三极连接。
第二脉冲元件进一步包括：第二二极管DL，第二二极管DL的负极与第二脉冲元件QL的第二极连接，第二二极管DL的正极与第二脉冲元件QL的第三极连接。
其中，第一二极管DH的正极与第一脉冲元件QH的源极连接，第一二极管DH的负极与第一脉冲元件QH的漏极连接；第二二极管DL的正极与第二脉冲元件QL的源极连接，第一二极管DH的负极与第二脉冲元件QL的漏极连接。
可以理解的是，第一二极管DH可以为第一脉冲元件QH本身的寄生效应二极管，即等效于在第一脉冲元件QH的源极和漏极之间并联了第一二极管DH；第二二极管DL可以为第二脉冲元件QL本身的寄生效应二极管，即等效于在第二脉冲元件QL的源极和漏极之间并联了第二二极管DL。
继续参阅图2，测试系统还包括：隔离电源(图中未标出)和滤波单元(图中未标出)；其中，控制电路200与驱动电路100的输出端连接，隔离电源的输出端与第二驱动单元120耦接，提供驱动电压，使第二驱动单元120基于驱动电压产生驱动信号；滤波单元与第一脉冲元件131和第二脉冲元件132的输出端耦接，对输出的高压脉冲信号进行滤波。
参阅图3，图3是图2对应的实物结构框图；如图3所示，可以将测试系统分为半桥模块和待测模块，其中，半桥模块对应驱动电路100，待测模块对应控制电路200；驱动电路100包括：供电电源110、第二驱动单元120、脉冲单元130和隔离电源，其中，供电电源110对应高侧驱动供电输入和低侧驱动供电输入，第二驱动单元120对应驱动隔离供电输入和脉冲宽度调制(PWM，pulse width modulation)，脉冲单元130对应第一脉冲元件QH和第二脉冲元件QL，隔离电源对应高侧隔离电源和低侧隔离电源；且半桥模块中还包括母线电容，用于滤波和提供稳定电压；待测模块包括测试座，测试座为NDF8*8插拔测试座；其中测试座的栅极已被短路。因此待测器件时刻处于关断的状态，半桥模块的高频高压输出信号通过保险丝直接接至待测器件的漏极和源极，对待测器件的漏极-源极间电容(Cds电容)进行充放电，从而考验待测器件对动态反向偏压的耐受程度。
输入电容(lnput Capacitance)：Ciss＝Cgd十Cgs；
输出电容(Output Capacitance)：Cdss＝Cgd+Cds；
逆导电容(Reverse Transfer Capacitance)：Crss＝Cgd；
Cds为漏极-源极间电容，Cgd为漏极-栅极间电容，Cgs为栅极-源极间电容。
其中，隔离电源可以为15转15V/-4V，适用于Si MOS功率管的驱动电压，分别对应于第一脉冲元件QH和第二脉冲元件QL的驱动供电，引入隔离电源可以更好隔离驱动供电的输入端和输出端，起到了安全隔离、噪声隔离、短路保护、欠压保护、过压保护、电压转换、稳压降噪等作用；母线电容可以为8uF的高压薄膜电容和100nF的高压陶瓷电容构成，为测试系统的电源提供滤波、高频杂波旁路等作用。
半桥模块可以通过Si8274控制半桥死区，如图4所示，或通过Si8271进行驱动，如图5所示。
如图4所示，第二驱动单元120中，有对应的脉冲宽度调制(PWM，pulse widthmodulation)，供电电源110的电压输入VDDI，使能端EN，以及接地端GNDI；脉冲单元130中，第一脉冲元件QH有对应的电压输入VDDI，电压输出VOA，电源端VDDA和接地端GNDA，隔离电源(ISOLATION)，以及欠压锁定保护(UVLO，under voltage lock out)，第二脉冲元件QL有对应的电压输入VDDI，电压输出VOB，电源端VDDB和接地端GNDB，以及欠压锁定保护(UVLO，under voltage lock out)。
如图5所示，第二驱动单元120中，有对应的输入信号电压VI，供电电源110的电压输入VDDI，使能端EN，以及接地端GNDI；脉冲单元130中，有对应的电压输入VDDI，隔离电源(ISOLATION)，欠压锁定保护(UVLO，under voltage lock out)，电源端VDD，电压输出正极VO+，电压输出负极VO-和接地端GNDA。
参阅图6，图6是本申请中氮化镓晶体管的测试系统第三实施例的结构示意图。如图6所示，测试系统包括：驱动电路100、控制电路200和测试座220，控制电路200与驱动电路100的输出端连接；其中，控制电路200还包括：钳位单元240、第一驱动单元250和储能单元230；钳位单元240耦接于测试座220的第一引脚和驱动电路100的输出端之间；第一驱动单元250分别耦接测试座220的第二引脚和测试座220的第三引脚；其中，测试座220的第二引脚用于耦接待测晶体管的漏极，测试座220的第三引脚用于耦接待测晶体管的栅极；储能单元230耦接于驱动电路100的输出端和测试座220的第三引脚之间。
其中，在测试座220耦接待测晶体管时，第一驱动单元250通过测试座220的第三引脚控制待测晶体管的栅极，以使待测晶体管的源极和漏极导通，进行单脉冲动态导通电阻测试。
其中，钳位单元240可以是钳位电路，用于将周期性变化的波形的顶部或底部保持在某一确定的直流电平上；其中，钳位单元240的输入端与驱动电路100的输出端耦接，钳位单元240的输出端与测试座220的第三引脚耦接；即钳位单元240的输出端与待测晶体管的漏极耦接，钳位单元240的输出端电压为待测晶体管的漏极电压。
在一些实施例中，钳位单元240包括：电阻R和钳位二极管D1，其中，电阻R耦接于测试座220的第一引脚和驱动电路100的输出端之间；钳位二极管D1与电阻R并联。
其中，钳位单元240为二极管钳位电路，二极管的钳位作用是指利用二极管正向导通压降相对稳定，且数值较小，或有时可近似为零的特点，来限制测试系统中测试座220第一引脚的电位。
参阅图7，图7是图6对应的实物结构框图；测试系统包括半桥模块和待测模块，半桥模块如图3的相关描述，在此不再赘述；待测模块包括测试座、负载、钳位模块、驱动供电输入、以及驱动隔离供电和PWM；其中，测试座为NDF8*8插拔测试座，钳位模块对应钳位单元240，驱动隔离供电和PWM包含隔离供电、PWM输入，对应第一驱动单元250；用于测试待测器件在导通期间的Ron值和动态开关特性。
在一些实施例中，测试系统需要用到低压直流源、高压直流源和信号发生器和示波器量测配件，可以理解的是，所用的器件的连接方式为常用的。
本申请中，半桥驱动芯片Si8274控制半桥模块中的第一脉冲元件QH和第二脉冲元件QL进行互补导通。第一脉冲元件QH和第二脉冲元件QL选用Si MOS功率管，可以降低成本，在半桥模块的桥臂中点输出高压脉冲信号，7.2Ω的Si MOS功率管内阻可用于抑制高压输出的电流尖峰以及调整输出电压的上升速率。输出高压脉冲信号经过保险丝F给到测试系统的储能单元230为测试系统供电进行储能，通过控制待测器件(DUT器件)的开启延时，可以精确控制待测器件(DUT器件)的漏极-源极件电压(Vds)耐压时间，其中，储能单元230为高压瓷片电容。
此时，测试系统为单脉冲测试系统，测试波形时序如图8所示。半桥模块的半桥上管和下管以一定的死区进行互补导通，在半桥上管还没开启时，待测器件的漏极-源极件电压(Vds)没有承受母线高压。以半桥上管的栅极高电平上升沿为触发信号，当半桥上管导通后，母线电能通过半桥上管达到半桥输出端，经保险丝F给到待测模块的储能电容中，此时待测器件漏极-源极间电容(Cds)开始充电至母线电压值。当待测器件经过设定的耐压延迟时间后，待测器件导通，此时待测器件漏极-源极件电压压降(VdsDUT压降)和待测器件漏极-源极件电流(idsDUT电流)形成。在完成规定的导通时间后，待测器件关断，待测器件漏极-源极间电容(Cds)重新承受高压。在短暂的时间延迟后，半桥下管导通，待测模块中电容能量通过半桥下管进行释放，此时待测器件漏极-源极件电压(Vds)两端耐压重新回到零。重新进行下一周期，等待新的触发上升沿到来。
而当前技术中，传统的脉冲测试系统测试电路如图9所示，对应的典型波形如图10所示，系统中负载以电阻Rbad为例，二极管D1与电阻Rbad并联，电源DC一端连接电阻Rbad，另一端连接测试座，与本申请中的第三实施例中的控制电路结构相似，在此不在赘述。设定触发周期为N ms或N s，当经过固定的触发时间后，触发上升沿到来，驱动芯片控制待测器件栅极使器件进行导通，此时导通压降(Vds)和导通电流(ids)形成。在经过设定的导通时间后，待测器件关断，导通电流(ids)降到零，导通压降(Vds)重复承受母线高压。在待测器件导通的期间，通过测量导通压降(Vds)以及导通电流(ids)便可计算获得待测器件的动态导通电阻值(Ron)，并且在导通和关断的时刻，也可通过示波器抓取波形获取到待测器件的开关速度，开关延迟等动态关键特征参数值。
本申请中，能够根据不同的功能测试，进行相对应的电路调控，实现多种不同的功能测试，简化测试流程，降低成本，提高测试效率。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种氮化镓晶体管的测试系统，其特征在于，包括：
驱动电路，被配置为基于输入信号产生高压脉冲信号；
控制电路，与所述驱动电路的输出端连接，被配置为在待测晶体管耦接所述控制电路时，基于所述高压脉冲信号产生测试信号并输出至所述待测晶体管的漏极，进行单脉冲动态导通电阻测试，或者控制所述待测晶体管的栅极与源极短路，进行反向偏压应力测试。
2.根据权利要求1所述的测试系统，其特征在于，所述测试系统还包括：
测试座，所述测试座被配置为分别耦接所述待测晶体管的栅极、源极和漏极，以及所述驱动电路的输出端和所述控制电路；
在所述测试座耦接所述待测晶体管时，所述控制电路基于所述高压脉冲信号产生测试信号并输出至所述待测晶体管的漏极，进行单脉冲动态导通电阻测试，或者控制所述待测晶体管的栅极与源极短路，进行反向偏压应力测试。
3.根据权利要求2所述的测试系统，其特征在于，所述测试座中设置有插槽，所述待测晶体管通过设置于所述插槽与所述测试座耦接。
4.根据权利要求3所述的测试系统，其特征在于，所述测试座包括三个独立的第一引脚、第二引脚和第三引脚；所述第一引脚通过保险元件耦接所述驱动电路的输出端，所述第二引脚耦接电源负极或地端；
其中，在所述待测晶体管设置于所述插槽时，所述第一引脚通过所述插槽耦接所述待测晶体管的源极，所述第二引脚通过所述插槽耦接所述待测晶体管的漏极，所述第三引脚通过所述插槽耦接所述待测晶体管的栅极；
所述控制电路将所述测试信号输出至所述待测晶体管的漏极，进行单脉冲动态导通电阻测试，或者控制所述第三引脚和所述第二引脚耦接，进行所述反向偏压应力测试。
5.根据权利要求2所述的测试系统，其特征在于，所述控制电路进一步包括：
钳位单元，耦接于所述测试座的第一引脚和所述驱动电路的输出端之间；
第一驱动单元，分别耦接所述测试座的第二引脚和第三引脚；其中，所述第二引脚用于耦接所述待测晶体管的漏极，所述测试座的第三引脚用于耦接所述待测晶体管的栅极；
储能单元，耦接于所述驱动电路的输出端和所述测试座的所述第三引脚之间；
其中，在所述测试座耦接所述待测晶体管时，所述第一驱动单元通过所述第三引脚控制所述待测晶体管的栅极，以使所述待测晶体管的源极和漏极导通，进行单脉冲动态导通电阻测试，或者控制所述第三引脚和所述第二引脚耦接，进行所述反向偏压应力测试。
6.根据权利要求5所述的测试系统，其特征在于，所述钳位单元包括：
电阻，耦接于所述测试座的第一引脚和所述驱动电路的输出端之间；
钳位二极管，与所述电阻并联。
7.根据权利要求1所述的测试系统，其特征在于，所述驱动电路包括：
供电电源；
第二驱动单元，用于产生驱动信号；
脉冲单元，所述脉冲单元的控制端与所述第二驱动单元的输出端耦接，所述脉冲单元的第一端和第二端分别耦接所述供电电源的正极和负极；
所述脉冲单元的输出端作为所述驱动电路的输出端，所述脉冲单元基于所述驱动信号产生所述高压脉冲信号并输出至所述控制电路。
8.根据权利要求7所述的测试系统，其特征在于，所述脉冲单元包括：
第一脉冲元件，第一极与所述第二驱动单元的输出端耦接，第二极与所述控制电路的输入端耦接，第三极作为所述脉冲单元的第一端与所述供电电源正极耦接；
第二脉冲元件，第一极与所述第二驱动单元的输出端耦接，第二极耦接所述第一脉冲元件的第二极，第三极作为所述脉冲单元的第二端与所述供电电源负极耦接，并以所述第一脉冲元件的第二极和所述第二脉冲元件的第二极之间的耦接点作为所述脉冲单元的输出端；
在所述驱动单元输出的所述驱动信号驱动下，交替导通所述第一脉冲元件和所述第二脉冲元件，使所述脉冲单元基于所述驱动信号输出所述高压脉冲信号。
9.根据权利要求8所述的测试系统，其特征在于，所述第一脉冲元件进一步包括：
第一二极管，正极与所述第一脉冲元件的第二极连接，负极与所述第一脉冲元件的第三极连接；
所述第二脉冲元件进一步包括：
第二二极管，负极与所述第二脉冲元件的第二极连接，正极与所述第二脉冲元件的第三极连接。
10.根据权利要求8所述的测试系统，其特征在于，所述测试系统进一步包括：
隔离电源，输出端与所述第二驱动单元耦接，提供驱动电压，使所述第二驱动单元基于所述驱动电压产生驱动信号；
滤波单元，与所述第一脉冲元件和所述第二脉冲元件的输出端耦接，对输出的所述高压脉冲信号进行滤波。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321330113.9U CN220455457U (zh) | 2023-05-29 | 2023-05-29 | 一种氮化镓晶体管的测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321330113.9U CN220455457U (zh) | 2023-05-29 | 2023-05-29 | 一种氮化镓晶体管的测试系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220455457U true CN220455457U (zh) | 2024-02-06 |
Family
ID=89739132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321330113.9U Active CN220455457U (zh) | 2023-05-29 | 2023-05-29 | 一种氮化镓晶体管的测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220455457U (zh) |
-
2023
- 2023-05-29 CN CN202321330113.9U patent/CN220455457U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Engelmann et al. | Experimental investigation on the transient switching behavior of SiC MOSFETs using a stage-wise gate driver | |
| Anthon et al. | Switching investigations on a SiC MOSFET in a TO-247 package | |
| CN110024290A (zh) | 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路 | |
| DiMarino et al. | 10 kV, 120 a SiC MOSFET modules for a power electronics building block (PEBB) | |
| CN102156253A (zh) | 一种igbt模块的双脉冲试验方法 | |
| US11404960B2 (en) | Charge pump gate drive circuit for reduction in turn-on switching loss for MOSFETs | |
| Bahl et al. | A new approach to validate GaN FET reliability to power-line surges under use-conditions | |
| Jones | Review and characterization of gallium nitride power devices | |
| CN115113014B (zh) | 一种功率器件关断失效特性测试装置及测试方法 | |
| Pulvirenti et al. | Analysis of transient gate-source overvoltages in silicon carbide MOSFET power devices | |
| CN111585553A (zh) | 用于宽禁带半导体SiC MOSFET的短路保护结构及保护方法 | |
| CN116879701A (zh) | 一种氮化镓晶体管动态导通电阻测试电路及测试方法 | |
| US7368934B2 (en) | Avalanche testing at final test of top and bottom FETs of a buck converter | |
| CN113447752B (zh) | 一种半桥型功率模块动静态一体化测试装置及其测试方法 | |
| Kim et al. | Active Gate Control method for Voltage Balancing of Series-Connected SiC MOSFETs | |
| CN220455457U (zh) | 一种氮化镓晶体管的测试系统 | |
| CN112363037A (zh) | 场效应晶体管极限性能验证电路、系统及方法 | |
| Cui et al. | Behavior of SiC MOSFET under short-circuit during the on-state | |
| US6917227B1 (en) | Efficient gate driver for power device | |
| CN106786461B (zh) | 一种电压反灌处理电路 | |
| Pulvirenti et al. | Characterization and modeling of SiC MOSFETs turn on in a half bridge converter | |
| CN100359332C (zh) | 一种绝缘脉冲耐电强度测试装置 | |
| CN112147427B (zh) | 功率模块的故障检测方法及故障检测电路 | |
| CN113671340B (zh) | 一种IGBT的Switch参数测试装置 | |
| CN220961728U (zh) | 一种氮化镓晶体管的测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |