DE112013007245B4 - Treiberschaltung für ein Halbleiterelement und Halbleitervorrichtung - Google Patents

Treiberschaltung für ein Halbleiterelement und Halbleitervorrichtung Download PDF

Info

Publication number
DE112013007245B4
DE112013007245B4 DE112013007245.9T DE112013007245T DE112013007245B4 DE 112013007245 B4 DE112013007245 B4 DE 112013007245B4 DE 112013007245 T DE112013007245 T DE 112013007245T DE 112013007245 B4 DE112013007245 B4 DE 112013007245B4
Authority
DE
Germany
Prior art keywords
circuit
pulse
signal
masking
maskd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013007245.9T
Other languages
English (en)
Other versions
DE112013007245T5 (de
Inventor
Kazuya Hokazono
Akihisa Yamamoto
Dong Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112013007245T5 publication Critical patent/DE112013007245T5/de
Application granted granted Critical
Publication of DE112013007245B4 publication Critical patent/DE112013007245B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Abstract

Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement, aufweisend:
eine Primärschaltung (11, 127, 201, 231), die ein Eingangssignal (IN) empfängt und basierend auf einem ersten Referenzpotential (GND) einen ersten EIN-Impuls (ONHVIN), der mit einer steigenden Flanke des Eingangssignals (IN) synchronisiert ist, und einen ersten AUS-Impuls (OFFHVIN), der mit einer fallenden Flanke des Eingangssignals (IN) synchronisiert ist, generiert;
eine Pegelverschiebungsschaltung (3), die basierend auf einem zweiten Referenzpotential (VS), das von dem ersten Referenzpotential (GND) verschieden ist, einen zweiten EIN-Impuls (ONHV), der durch ein Verschieben des Spannungspegels des ersten EIN-Impulses (ONHVIN) gebildet wird, und einen zweiten AUS-Impuls (OFFHV), der durch ein Verschieben des Spannungspegels des ersten AUS-Impulses (OFFHVIN) gebildet wird, generiert;
eine Sekundärschaltung (7, 122, 124, 202), die als ein Treibersignal (OUT) für das Halbleiterelement einen Ausgangsimpuls ausgibt, der synchronisiert mit dem zweiten EIN-Impuls (ONHV) ansteigt und synchronisiert mit dem zweiten AUS-Impuls (OFFHV) fällt, und die das Ausgangssignal hält, wenn sowohl der zweite EIN-Impuls (ONHV) als auch der zweite AUS-Impuls (OFFHV) einen High-Pegel aufweisen; und
eine Maskiersignal-Generierungsschaltung (12, 121, 203), die ein Maskiersignal (MASKd) generiert, welches ein Impulssignal ist, das synchronisiert mit dem Anfang und dem Ende des Ansteigens des zweiten Referenzpotentials (VS) zwischen einem High-Pegel und einem Low-Pegel wechselt,
wobei ein Betriebswiederaufnahmesignal (MASKON, MASKOFF) gemäß dem Zustand des Eingangssignals (IN) während des Ansteigens des zweiten Referenzpotentials (VS) durch das Maskiersignal (MASKd) generiert wird, um den ersten EIN-Impuls (ONHVIN) oder den ersten AUS-Impuls (OFFHVIN) zu generieren, die eine fallende Flanke aufweisen, die relativ zu dem Maskiersignal (MASKd) verzögert ist, und entweder der zweite EIN-Impuls (ONHV) oder der zweite AUS-Impuls (OFFHV) dadurch nach dem Ende des Ansteigens des zweiten Referenzpotentials (VS) auf den High-Pegel geschaltet wird, um den Zustand des Eingangssignals (IN) erneut zu übertragen.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Treiberschaltung für ein Halbleiterelement und auf eine Halbleitervorrichtung.
  • Hintergrund Stand der Technik
  • Verschiedene Techniken zum Verhindern einer Fehlfunktion in einer Treiberschaltung zum Treiben eines Schaltelements, einschließlich zum Beispiel einer, die in dem offengelegten, japanischen Patent JP 2012 - 75 267 A offenbart wird, sind bekannt. Die Treiberschaltung in der vorstehend genannten Veröffentlichung ist als ein IC mit hoher Spannungsfestigkeit vorgesehen, der ein Gate-Treibersignal an einen Bipolartransistor mit isoliertem Gate (IGBT) bereitstellt, welcher als ein Schaltelement funktioniert. Die Veröffentlichung beschreibt auch eine Verwendung einer Pegelverschiebungsschaltung als eine Schaltung zum Treiben eines Schaltelements auf der Seite mit hohem Potential.
  • Aus US 2011 / 0 227 626 A1 ist eine Pegelverschiebungsschaltung bekannt, in welcher, wenn eine Spannungsquellenspannungsänderung einer Hochspannungsseite auftritt und einen Logikpegel einer Schaltung beeinflusst, das Durchlassen eines Störungssignals in der ersten und der zweiten Logikschaltung maskiert und verhindert wird durch ein Signal von einer Zeitkonstanten-Erzeugungsschaltung oder einem Abschnitt, in dem eine Versorgungsspannungsänderung im Voraus auftritt, unter Ausnutzung der Tatsache, dass diese Änderung sowohl auf einer Setzseite als auch auf einer Rücksetzseite auftritt. Wenn die Spannungsquellenspannungsänderung auf einer Hochspannungsseite erzeugt wird, verhindert eine ausreichende Toleranz bei der Zeitgabe dieser Maskierung, dass ein fehlerhaftes Signal an ein Flip-Flop übertragen wird, und ein Steuersignal wird von einer Niederspannungsseitenschaltung übertragen ohne Fehlfunktion für eine hochspannungsseitige Schaltung, auch wenn bei jedem Halbleiterprozess eine Produktionsänderung in jedem Element auftritt.
  • Aus DE 102 32 972 A1 ist eine Treiberschaltung für eine Hochpotentialseite-Leistungsvorrichtung bekannt, welche eine Taktsignal-Erzeugungsschaltung, die das sogenannte interne Taktsignal erzeugt, indem sie einen Impuls in einem konstanten Zyklus zum Ansteuern von NMOS-Transistoren ausgibt, und eine Iterationsimpuls-Erzeugungsschaltung hat, die den Zustand eines externen Eingangssignals überwacht in Synchronisation mit einem Ausgangssignal der Taktsignal-Erzeugungsschaltung, ein mit Bezug auf ein Massepotential erzeugtes Impulseingangssignal empfängt und EIN- und AUS-Impulssignale erzeugt. Darin wird eine Pegelverschiebungsschaltung beschrieben, die in der Lage ist, eine Leistungsvorrichtung vor einer Fehlfunktion zu schützen, auch wenn ein dv/dt-Übergangssignal mit Zeitdifferenz zugeführt wird.
  • Literaturliste
  • Patentliteratur
    • Patentliteratur 1: Offengelegtes, japanisches Patent JP 2012 - 75 267 A
    • Patentliteratur 2: Offengelegtes, japanisches Patent JP 2011 - 193 419 A
    • Patentliteratur 3: Offengelegtes, japanisches Patent JP 2006 - 319 884 A
    • Patentliteratur 4: Offengelegtes, japanisches Patent JP 2012 - 130 209 A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Als ein Leistungsschaltelement, ein Leistungshalbleiterelement genannt, werden verschiedene Transistoren einschließlich IGBTs und Leistungs-MOSFETs verwendet. Um ein Schaltelement, das für eine solche Leistungssteuerung verwendet wird, zu treiben, wird ein Verfahren praktiziert, bei dem ein Signal zum Treiben des Schaltelements generiert wird, indem ein Eingangssignal in eine Hochspannungs-Pegelverschiebungsschaltung gegeben wird.
  • Als ein Beispiel der Treiberschaltung ist eine Schaltung bekannt, in der eine Primärschaltung, die ein Eingangssignal empfängt, eine Hochspannungs-Pegelverschiebungsschaltung und eine Sekundärschaltung, die ein Treibersignal ausgibt, in Serie verbunden sind. Ein primärer Einzelimpuls, der mit der steigenden Flanke eines als Eingangssignal vorgesehenen Impulses synchronisiert ist, wird auch als „EIN-Einzelimpuls“ bezeichnet. Ein primärer Einzelimpuls, der mit der fallenden Flanke eines als Eingangssignal vorgesehenen Impulses synchronisiert ist, wird auch als „AUS-Einzelimpuls“ bezeichnet. Die Primärschaltung ist eine Schaltung zum Erzeugen des EIN-Einzelimpulses und des AUS-Einzelimpulses.
  • Ein Satz von Einzelimpulsen, der aus dem EIN-Einzelimpuls und dem AUS-Einzelimpuls gebildet ist, wird durch die Hochspannungs-Pegelverschiebungsschaltung im Pegel verschoben. Die Hochspannungs-Pegelverschiebungsschaltung generiert einen Satz von sekundären Einzelimpulsen durch Verschieben des Pegels des Satzes von primären Einzelimpulsen. Dieser Satz von sekundären Einzelimpulsen wird von der Hochspannungs-Pegelverschiebungsschaltung in die Sekundärschaltung gegeben. Die Sekundärschaltung kombiniert den Satz von sekundären Einzelimpulsen und gibt schließlich ein Treibersignal aus, das aus einem Impuls gebildet ist, der die gleiche Wellenform wie das Eingangssignal mit einem verschobenen Pegel aufweist.
  • Der Satz von primären Einzelimpulsen in der Primärschaltung wird jeweils synchronisiert mit der steigenden Flanke und der fallenden Flanke des Eingangssignals erzeugt. Deshalb wechseln in einer gewöhnlichen Situation nicht beide zu dem Satz gehörenden primären Einzelimpulse gleichzeitig auf einen High-Pegel. Ähnlich wechseln in einer gewöhnlichen Situation nicht beide zu dem Satz gehörenden sekundären Einzelimpulse gleichzeitig auf einen High-Pegel.
  • Die Sekundärschaltung ist mit einem Leistungsversorgungspotential VB und mit einem Referenzpotential VS verbunden. In einigen Fällen ist eine Verriegelungsschaltung an der Sekundärschaltung vorgesehen, um eine Fehlfunktion aufgrund einer Veränderung des Referenzpotentials VS zu verhindern. Wenn beide zu dem Satz gehörenden sekundären Einzelimpulse, die in die Verriegelungsschaltung gegeben werden, gleichzeitig auf einen High-Pegel wechseln, wird das Signal in keine Schaltung übertragen, die der Sekundärschaltung folgt. Der Umstand, dass beide Impulse gleichzeitig auf einen High-Pegel wechseln, wird im Folgenden der Einfachheit wegen durch „in-Phase“ ausgedrückt.
  • Der Erfinder der vorliegenden Erfindung hat herausgefunden, dass mit der vorstehend beschriebenen Anordnung aufgrund der Verbindung der Hochspannungs-Pegelverschiebungsschaltung mit dem Leistungsversorgungspotential VB und mit dem Referenzpotential VS ein nachfolgend beschriebenes Problem auftritt.
  • Im Wesentlichen gibt die Hochspannungs-Pegelverschiebungsschaltung einen Satz von sekundären Einzelimpulsen aus, die mit einem Satz von primären Einzelimpulsen von der Primärschaltung synchronisiert sind. Andererseits tritt in dem Fall, in welchem die Hochspannungs-Pegelverschiebungsschaltung mit dem Leistungsversorgungspotential VB und mit dem Referenzpotential VS verbunden ist, eine Fehlfunktion auf, wenn das Referenzpotential VS ansteigt. Das heißt, wenn das Referenzpotential VS ansteigt, gibt die Hochspannungs-Pegelverschiebungsschaltung einen Satz von unnötigen Impulsen aus, die während der Zeitdauer ansteigen, wenn das Referenzpotential VS ansteigt. Dieser Satz von unnötigen Impulsen wird auch als „In-Phase-Signale“ bezeichnet.
  • Das Ansteigen des Referenzpotentials VS beeinflusst das gesamte Ausgangssignal von der Hochspannungs-Pegelverschiebungsschaltung. Die In-Phase-Signale bewirken, dass beide zu einem Satz gehörenden Einzelimpulse, die von der Hochspannungs-Pegelverschiebungsschaltung an die Sekundärschaltung übertragen werden, gleichzeitig auf einen High-Pegel wechseln und während der gleichen Zeitdauer auf dem High-Pegel bleiben. Wenn das Ansteigen des Referenzpotentials für eine Zeitdauer andauert, die länger ist als die Breite des sekundären Einzelimpulses, maskieren die In-Phase-Signale, die durch das Ansteigen des Referenzpotentials VS verursacht werden, den sekundären Einzelimpuls, der eine kürzere Breite aufweist, welcher ein normales Signal ist.
  • Wie vorstehend beschrieben wechseln In-Phase-Signale, die von der Hochspannungs-Pegelverschiebungsschaltung aufgrund eines Ansteigens des Referenzpotentials VS ausgegeben werden, gleichzeitig auf einen High-Pegel und weisen während der gleichen Zeitdauer den High-Pegel auf. Als eine Folge werden Signale, die zueinander in Phase liegen eine gleiche Breite aufweisen, in die Sekundärschaltung gegeben. Es besteht ein Problem, dass, wenn solche In-Phase-Signale eingegeben werden, eine Fehlfunktion der Sekundärschaltung, einschließlich der Verriegelungsschaltung auftritt.
  • Die vorliegende Erfindung ist verwirklicht worden, um das vorstehend beschriebene Problem zu lösen, und eine Aufgabe der vorliegenden Erfindung ist, eine Treiberschaltung für ein Halbleiterelement und eine Halbleitervorrichtung zur Verfügung zu stellen, in der eine Fehlfunktion einer Treiberschaltung verhindert wird.
  • Lösung des Problems
  • Eine Treiberschaltung für ein Halbleiterelement, aufweisend:
    • Eine Primärschaltung, die ein Eingangssignal empfängt und basierend auf einem ersten Referenzpotential einen ersten EIN-Impuls, der mit einer steigenden Flanke des Eingangssignals synchronisiert ist, und einen ersten AUS-Impuls, der mit einer fallenden Flanke des Eingangssignals synchronisiert ist, generiert;
    • eine Pegelverschiebungsschaltung, die basierend auf einem von dem ersten Referenzpotential verschiedenen zweiten Referenzpotential einen zweiten EIN-Impuls, der durch Verschieben des Spannungspegels des ersten EIN-Impulses gebildet wird, und einen zweiten AUS-Impuls, der durch Verschieben des Spannungspegels des ersten AUS-Impulses gebildet wird, generiert; und
    • eine Sekundärschaltung, die als ein Treibersignal für das Halbleiterelement einen Ausgangsimpuls ausgibt, der synchronisiert mit dem zweiten EIN-Impuls ansteigt und synchronisiert mit dem zweiten AUS-Impuls abfällt, und die das Ausgangssignal hält, wenn sowohl der zweite EIN-Impuls als auch der zweite AUS-Impuls den High-Pegel aufweisen, und
    • eine Maskiersignal-Generierungsschaltung, die ein Maskiersignal generiert, welches ein Impulssignal ist, das synchronisiert mit dem Anfang und dem Ende des Ansteigens des zweiten Referenzpotentials zwischen einem High-Pegel und einem Low-Pegel wechselt,
    • wobei ein Betriebswiederaufnahmesignal gemäß dem Zustand des Eingangssignals während des Ansteigens des zweiten Referenzpotentials durch das Maskiersignal generiert wird, um den ersten EIN-Impuls oder den ersten AUS-Impuls zu generieren, die eine fallende Flanke aufweisen, die relativ zu dem Maskiersignal verzögert ist, und entweder der zweite EIN-Impuls oder der zweite AUS-Impuls dadurch nach dem Ende des Ansteigens des zweiten Referenzpotentials auf den High-Pegel geschaltet wird, um den Zustand des Eingangssignals erneut zu übertragen.
  • Eine Halbleitervorrichtung, aufweisend:
    • ein Halbleiterschaltelement, das einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss zum Umschalten zwischen einem Leiten und einem Sperren zwischen dem ersten Anschluss und dem zweiten Anschluss aufweist;
    • einen Eingangsanschluss, durch den ein Eingangssignal empfangen wird; und
    • eine Treiberschaltung, die das Eingangssignal empfängt und ein Treibersignal an den Steueranschluss liefert, wobei die Treiberschaltung aufweist:
    • eine Primärschaltung, die das Eingangssignal empfängt und basierend auf einem ersten Referenzpotential einen ersten EIN-Impuls, der mit einer steigenden Flanke des Eingangssignals synchronisiert ist, und einen ersten AUS-Impuls, der mit einer fallenden Flanke des Eingangssignal synchronisiert ist, generiert;
    • eine Pegelverschiebungsschaltung, die basierend auf einem von dem ersten Referenzpotential verschiedenen zweiten Referenzpotential einen zweiten EIN-Impuls, der durch Verschieben des Spannungspegels des ersten EIN-Impulses gebildet wird, und einen zweiten AUS-Impuls, der durch Verschieben des Spannungspegels des ersten AUS-Impulses gebildet wird, generiert; und
    • eine Sekundärschaltung, die als ein Treibersignal einen Ausgangsimpuls ausgibt, der synchronisiert mit dem zweiten EIN-Impuls ansteigt und synchronisiert mit dem zweiten AUS-Impuls abfällt, und die das Ausgangssignal hält, wenn sowohl der zweite EIN-Impuls als auch der zweite AUS-Impuls einen High-Pegel aufweisen; und
    • eine Maskiersignal-Generierungsschaltung, die ein Maskiersignal generiert, welches ein Impulssignal ist, das synchronisiert mit dem Anfang und dem Ende des Ansteigens des zweiten Referenzpotentials zwischen einem High-Pegel und einem Low-Pegel wechselt,
    • wobei ein Betriebswiederaufnahmesignal gemäß dem Zustand des Eingangssignals während des Ansteigens des zweiten Referenzpotentials durch das Maskiersignal generiert wird, um den ersten EIN-Impuls oder den ersten AUS-Impuls, die relativ zu dem Maskiersignal eine verzögerte fallende Flanke aufweisen, zu generieren, und entweder der zweite EIN-Impuls oder der zweite AUS-Impuls dadurch nach dem Ende des Ansteigens des zweiten Referenzpotentials auf den High-Pegel geschaltet wird, um den Zustand des Eingangssignals erneut zu übertragen.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung kann der Zustand des Eingangssignals erneut übertragen werden, sodass eine Fehlfunktion der Sekundärschaltung und eine Fehlfunktion der Treiberschaltung verhindert werden können.
  • Figurenliste
    • 1 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung zeigt, die eine Treiberschaltung für ein Halbleiterelement gemäß einem internen Stand der Technik bezogen auf die Ausführungsform der vorliegenden Erfindung ist.
    • 2 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß dem internen Stand der Technik bezogen auf die Ausführungsform der vorliegenden Erfindung zeigt.
    • 3 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt.
    • 4 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt.
    • 4A ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt.
    • 4B ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einem internen Stand der Technik zeigt.
    • 5 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt.
    • 6 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt.
    • 7 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 2 der vorliegenden Erfindung zeigt.
    • 7A ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 2 der vorliegenden Erfindung zeigt.
    • 7B ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einem internen Stand der Technik zeigt.
    • 8 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 2 der vorliegenden Erfindung zeigt.
    • 9 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 3 der vorliegenden Erfindung zeigt.
    • 10 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 3 der vorliegenden Erfindung zeigt.
    • 11 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 4 der vorliegenden Erfindung zeigt.
    • 12 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 4 der vorliegenden Erfindung zeigt.
    • 13 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 5 der vorliegenden Erfindung zeigt.
    • 14 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 5 der vorliegenden Erfindung zeigt.
    • 15 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 6 der vorliegenden Erfindung zeigt.
    • 16 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 6 der vorliegenden Erfindung zeigt.
    • 17 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 7 der vorliegenden Erfindung zeigt.
    • 18 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 7 der vorliegenden Erfindung zeigt.
    • 19 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 8 der vorliegenden Erfindung zeigt.
    • 20 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 8 der vorliegenden Erfindung zeigt.
    • 21 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 9 der vorliegenden Erfindung zeigt.
    • 22 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 9 der vorliegenden Erfindung zeigt.
    • 23 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 10 der vorliegenden Erfindung zeigt.
    • 24 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 10 der vorliegenden Erfindung zeigt.
    • 25 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 10 der vorliegenden Erfindung zeigt.
    • 26 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 10 der vorliegenden Erfindung zeigt.
    • 27 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 11 der vorliegenden Erfindung zeigt.
    • 28 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 11 der vorliegenden Erfindung zeigt.
    • 29 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 11 der vorliegenden Erfindung zeigt.
    • 30 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 12 der vorliegenden Erfindung zeigt.
    • 31 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 12 der vorliegenden Erfindung zeigt.
    • 32 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 12 der vorliegenden Erfindung zeigt.
    • 33 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 13 der vorliegenden Erfindung zeigt.
    • 34 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 13 zeigt.
    • 35 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 14 der vorliegenden Erfindung zeigt.
    • 36 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 14 der vorliegenden Erfindung zeigt.
    • 37 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 15 der vorliegenden Erfindung zeigt.
    • 38 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 15 der vorliegenden Erfindung zeigt.
    • 39 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 16 der vorliegenden Erfindung zeigt.
    • 40 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 16 der vorliegenden Erfindung zeigt.
    • 41 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 17 der vorliegenden Erfindung zeigt.
    • 42 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 17 der vorliegenden Erfindung zeigt.
    • 43 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 17 der vorliegenden Erfindung zeigt.
    • 44 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 17 der vorliegenden Erfindung zeigt.
    • 45 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 18 der vorliegenden Erfindung zeigt.
    • 46 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 18 der vorliegenden Erfindung zeigt.
    • 47 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 18 der vorliegenden Erfindung zeigt.
    • 48 ist ein Schaltbild, das eine Anordnung einer Halbleitervorrichtung gemäß einer Ausführungsform 19 der vorliegenden Erfindung zeigt, welche die Treiberschaltung gemäß einer der Ausführungsformen 1 bis 18 der vorliegenden Erfindung aufweist, wobei die Treiberschaltung in einem bekannten Leistungshalbleitermodul eingebaut ist.
    • 49 ist ein Schaltbild, das eine Anordnung einer Halbleitervorrichtung gemäß einer Ausführungsform 20 der vorliegenden Erfindung zeigt, welche die Treiberschaltung gemäß einer der Ausführungsformen 1 bis 18 der vorliegenden Erfindung aufweist, wobei die Treiberschaltung in einem bekannten Leistungshalbleitermodul eingebaut ist.
  • Beschreibung der Ausführungsformen
  • Ausführungsform 1
  • [Anordnung einer Vorrichtung gemäß Ausführungsform 1]
  • 3 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung HVIC1 für ein Halbleiterelement gemäß einer Ausführungsform 1 der vorliegenden Erfindung zeigt. Die Treiberschaltung HVIC1 weist eine Primärschaltung 11, eine Hochspannungs-Pegelverschiebungsschaltung 3, eine Sekundärschaltung 7 und eine dV/dt-Erfassungsschaltung 12 auf. Die Treiberschaltung HVIC1 ist als eine sogenannte hochspannungsfeste, integrierte Schaltung (integrierte Schaltung für Hochspannung) vorgesehen.
  • Die Treiberschaltung HVIC1 weist außerdem einen Eingangsanschluss, durch den ein Eingangssignal IN empfangen wird, einen Ausgangsanschluss, durch den ein Treibersignal OUT ausgegeben wird, einen ersten Leistungsversorgungsanschluss, durch den eine primäre Leistungsversorgung VCC empfangen wird, einen Masseanschluss, der mit einem Massepotential GND verbunden ist, welches ein primäres Referenzpotential ist, einen zweiten Leistungsversorgungsanschluss, der mit einer sekundären Leistungsversorgung VB verbunden ist, und einen Referenzspannungsanschluss, der mit einem sekundären Referenzpotential VS verbunden ist, auf.
  • Es wird angenommen, dass, wenn ein Schaltungsblock in der nachfolgenden Beschreibung Anschlüsse aufweist, an die jeweils VCC und GND oder VB und VS angelegt werden, die Leistungsversorgung VCC oder VB als eine Treiberleistungsversorgung für die Schaltung verwendet wird und GND oder VS als ein Referenzpotential verwendet wird.
  • Die Primärschaltung 11 wird mit einer Leistung von der Leistungsversorgung VCC versorgt und ist mit dem Massepotential GND verbunden. Die Primärschaltung 11 empfängt das Eingangssignal IN und generiert basierend auf dem ersten Referenzpotential GND ein Impulssignal ONHVIN, das mit der steigenden Flanke des Eingangssignals IN synchronisiert ist, und ein Impulssignal OFFHVIN, das mit der fallenden Flanke des Eingangssignals IN synchronisiert ist.
  • Die Hochspannungs-Pegelverschiebungsschaltung 3 wird mit einer Leistung von der Leistungsversorgung VB versorgt und ist mit dem Referenzpotential VS verbunden. Die Hochspannungs-Pegelverschiebungsschaltung 3 generiert basierend auf dem zweiten Referenzpotential VS ein Impulssignal ONHV, das durch Verschieben des Spannungspegels des Impulssignals ONHVIN gebildet wird, und ein Impulssignal OFFHV, das durch Verschieben des Spannungspegels des Impulssignals OFFHVIN gebildet wird.
  • Die Sekundärschaltung 7 wird mit einer Leistung von der Leistungsversorgung VB versorgt und ist mit dem Referenzpotential VS verbunden. Die Sekundärschaltung 7 gibt ein Treibersignal OUT aus, das synchronisiert mit dem Impulssignal ONHV steigt und synchronisiert mit dem Impulssignal OFFHV fällt. Die Sekundärschaltung 7 hält das Ausgangssignal, wenn beide Impulssignale ONHV und OFFHV einen High-Pegel aufweisen.
  • Die dV/dt-Erfassungsschaltung 12 generiert ein Maskiersignal MASKd. Das Maskiersignal MASKd ist ein Impulssignal, das eine Breite gleich einer Zeitdauer aufweist, während der das Referenzpotential VS ansteigt. Genauer erfasst die dV/dt-Erfassungsschaltung 12 eine Veränderung einer Spannung des Referenzpotentials VS und generiert als ein Maskiersignal MASKd ein Impulssignal, das synchronisiert mit dem Beginn des Ansteigens der Spannung steigt und synchronisiert mit dem Ende des Ansteigens der Spannung fällt.
  • 4 ist ein Schaltbild, das die Anordnung der Treiberschaltung HVIC1 für ein Halbleiterelement gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt. 4A ist ein Schaltbild, das interne Komponenten der Primärschaltung 11 zeigt, und 4B ist ein Schaltbild, das interne Komponenten der Sekundärschaltung 7 zeigt.
  • Wie in 4A gezeigt, weist die Primärschaltung 11 eine Eingangsschaltung 1, die ein Eingangssignal IN empfängt, eine Einzelimpulsschaltung 2, eine Logikschaltung 21 und eine Logikschaltung 22 auf. Die Eingangsschaltung 1 ist durch zwei Verdrahtungsleitungen mit der Einzelimpulsschaltung 2 verbunden. Eine Impulswellenform, die identisch mit dem Eingangssignal IN ist, wird durch eine der zwei Verdrahtungsleitungen übertragen, während eine Impulswellenform, die durch Invertieren des Eingangssignals IN gebildet wird, durch die andere Verdrahtungsleitung übertragen wird. Die Einzelimpulsschaltung 2 ist durch zwei Verdrahtungsleitungen mit der Logikschaltung 22 verbunden. Ein Einzelimpuls, ONONESHOT wird durch eine der zwei Verdrahtungsleitungen übertragen, während ein Einzelimpuls OFFONESHOT durch die andere Verdrahtungsleitung übertragen wird.
  • Die Logikschaltung 21 weist zwei UND-Schaltungen 21a und 21b auf, wie in dem Schaltbild gezeigt. An der Eingangsseite der Logikschaltung 21 wird das Maskiersignal MASKd eingegeben, und die Logikschaltung 21 ist mit zwei Verdrahtungsleitungen zwischen der Eingangsschaltung 1 und der Einzelimpulsschaltung 2 verbunden. Die Logikschaltung 21 generiert ein Ausgangssignal als ein Betriebswiederaufnahmesignal MASKON, welches das Ergebnis einer Berechnung des logischen Produkts (UND) der „zu dem Eingangssignal IN identischen Impulswellenform“ und dem „Maskiersignal MASKd“ mit der UND-Schaltung 21a ist. Die Logikschaltung 21 generiert auch ein Ausgangssignal als ein Betriebswiederaufnahmesignal MASKOFF, welches das Ergebnis einer Berechnung des logischen Produkts (UND) der „durch Invertieren des Eingangssignals IN gebildeten Impulswellenform“ und dem „Maskiersignal MASKd“ mit der UND-Schaltung 21b ist.
  • Jedes der Betriebswiederaufnahmesignale MASKON und MASKOFF weist eine Verzögerungszeit zum Beispiel aufgrund der Berechnung in der Logikschaltung 21 auf. Als eine Folge fällt jedes der Betriebswiederaufnahmesignale MASKON und MASKOFF mit einer zu der Verzögerungszeit des Maskiersignals MASKd korrespondierenden Verzögerung.
  • Vier Signale werden in die Logikschaltung 22 auf der Eingangsseite gegeben. Genauer werden die Einzelimpulse ONONESHOT und OFFONESHOT von der Einzelimpulsschaltung 2 und die Betriebswiederaufnahmesignale MASKON und MASKOFF von der Logikschaltung 21 in die Logikschaltung 22 gegeben.
  • Die Logikschaltung 22 weist zwei ODER-Schaltungen 22a und 22b auf, wie in dem Schaltbild gezeigt. Die Logikschaltung 22 generiert ein Ausgangssignal als ein Impulssignal ONHVIN, welches das Ergebnis einer Berechnung der logischen Summe (ODER) des Einzelimpulses ONONESHOT und des Betriebswiederaufnahmesignals MASKON mit der ODER-Schaltung 22a ist. Die Logikschaltung 22 generiert auch ein Ausgangssignal als ein Impulssignal OFFHVIN, welches das Ergebnis einer Berechnung der logischen Summe (ODER) des Einzelimpulses OFFONESHOT und des Betriebswiederaufnamhesignals MASKOFF mit der ODER-Schaltung 22b ist.
  • In einigen der Schaltbilder der Logikschaltungen 21 und 22, auf die nachfolgend Bezug genommen wird, ist jede Logikschaltung der Einfachheit wegen nur in Blockform gezeigt. Jede Logikschaltung weist jedoch die gleiche interne Anordnung auf wie die in 4A gezeigte.
  • Wie in 4B gezeigt, weist die Sekundärschaltung 7 eine Verriegelungsschaltung 4 und eine Treiberschaltung 5 auf. Die Sekundärschaltung 7 veranlasst, dass das Treibersignal OUT steigt, wenn das Impulssignal ONHV einen High-Pegel aufweist und gleichzeitig das Impulssignal OFFHV einen Low-Pegel aufweist. Die Sekundärschaltung 7 veranlasst, dass das Treibersignal OUT fällt, wenn das Impulssignal OFFHV einen High-Pegel aufweist und gleichzeitig das Impulssignal ONHV einen Low-Pegel aufweist. Somit wird das Treibersignal OUT, das synchronisiert mit dem Impulssignal ONHV steigt und synchronisiert mit dem Impulssignal OFFHV fällt, ausgegeben.
  • Die Sekundärschaltung 7 ist mit dem Leistungsversorgungspotential VB und mit dem Referenzpotential VS verbunden. Die Verriegelungsschaltung 4 ist in der Sekundärschaltung 7 vorgesehen, um eine Fehlfunktion aufgrund einer Veränderung der Referenzspannung VS zu verhindern. Die Signale der Serienschaltung der Verriegelungsschaltung 4 und der Treiberschaltung 5 werden nicht an eine Schaltung einer der Sekundärschaltung 7 nachfolgenden Stufe übertragen, wenn beide Impulssignale ONHV und OFFHV von der Hochspannungs-Pegelverschiebungsschaltung 3 gleichzeitig auf den High-Pegel wechseln.
  • 6 ist ein Schaltbild, das die Anordnung der Treiberschaltung HVIC1 für ein Halbleiterelement gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt. 6 ist ein Schaltbild, das ein konkretes Beispiel der Hochspannungs-Pegelverschiebungsschaltung 3 und der dV/dt-Erfassungsschaltung 12 zeigt. Die Hochspannungs-Pegelverschiebungsschaltung 3 weist hochspannungsfeste N-Kanal-MOSFETs 33 und 34 auf.
  • Das Impulssignal ONHVIN wird durch einen Puffer BF1 an den Gate-Anschluss des hochspannungsfesten NMOSFET 33 angelegt. Das Impulssignal OFFHVIN wird durch einen Puffer BF2 an den Gate-Anschluss des hochspannungsfesten NMOSFET 34 angelegt. Jeder der Puffer BF1 und BF2 ist mit der Leistungsversorgung VCC und dem Massepotential GND verbunden. Die Leistungsversorgung VB ist durch einen Widerstand 31 mit dem Drain-Anschluss des hochspannungsfesten NMOSFET 33 verbunden und ist durch einen Widerstand 32 auch mit dem Drain-Anschluss des hochspannungsfesten NMOSFET 34 verbunden.
  • Das Impulssignal ONHV wird von einem Zwischenpunkt zwischen dem Widerstand 31 und dem Drain-Anschluss des hochspannungsfesten NMOSFET 33 ausgegeben. Das Impulssignal OFFHV wird von eine Zwischenpunkt zwischen dem Widerstand 32 und dem Drain-Anschluss des hochspannungsfesten NMOSFET 34 ausgegeben. Der Zwischenpunkt zwischen dem Widerstand 31 und dem Drain-Anschluss des hochspannungsfesten NMOSFET 33 ist mit der Kathode einer Diode DS1 verbunden. Der Zwischenpunkt zwischen dem Widerstand 32 und dem Drain-Anschluss des hochspannungsfesten NMOSFET 34 ist mit der Kathode einer Diode DS2 verbunden. Die Anoden der Dioden DS1 und DS2 sind mit dem Referenzpotential VS verbunden.
  • Die dV/dt-Erfassungsschaltung 12 weist Widerstände 35 und 36, einen Komparator 37 und eine UND-Schaltung 38 als ihre internen Komponenten auf. Jeder der Source-Anschlüsse der hochspannungsfesten NMOSFETs 33 und 34 ist mit dem Komparator 37 verbunden. Der Komparator 37 ist durch zwei Verdrahtungsleitungen mit der UND-Schaltung 38 verbunden. Ein Ausgangssignal der UND-Schaltung 38 ist das Maskiersignal MASKd.
  • Mit den Widerständen 35 und 36, die zwischen den Source-Anschlüssen der hochspannungsfesten NMOSFETs 33 und 34 und GND eingefügt sind, werden die Source-Potentiale der hochspannungsfesten NMOSFETs 33 und 34 beobachtet. Der Komparator 37 vergleicht jedes der beobachteten Source-Potentiale mit einem Referenzpotential Vref.
  • Genauer gibt der Komparator 37 ein erstes Ausgangssignal, welches das Ergebnis eines Vergleichs des Source-Potentials an dem hochspannungsfesten NMOSFET 33 mit dem Referenzpotential Vref ist, an die UND-Schaltung 38 aus. Der Komparator 37 gibt ein zweites Ausgangssignal, welches das Ergebnis eines Vergleichs des Source-Potentials an dem hochspannungsfesten NMOSFET 34 mit dem Referenzpotential Vref ist, an die UND-Schaltung 38 aus. Die UND-Schaltung 38 berechnet das logische Produkt des ersten Ausgangssignals und des zweiten Ausgangssignals.
  • Als ein Ergebnis des Berechnens des logischen Produkts mit der UND-Schaltung 38 nimmt das Maskiersignal MASKd einen High-Pegel ein, wenn jedes der Source-Potentiale an den hochspannungsfesten NMOSFETs 33 und 34 einen High-Pegel aufweist. Außerdem weist das Maskiersignal MASKd einen Low-Pegel auf, wenn mindestens eins der Source-Potentiale an den hochspannungsfesten NMOSFETs 33 und 34 einen Low-Pegel aufweist. Somit kann das Maskiersignal MASKd generiert werden, wenn In-Phase-Signale in der Hochspannungs-Pegelschiebungsschaltung 3 generiert werden.
  • [Latch-Fehlfunktionsproblem]
  • Das Latch-Fehlfunktionsproblem, das durch die Treiberschaltung HVIC1 für ein Halbleiterelement gemäß der Ausführungsform 1 der vorliegenden Erfindung zu lösen ist, wird nachfolgend unter Bezugnahme auf 1 und 2 beschrieben. 1 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung HVIC0 zeigt, die eine Treiberschaltung für ein Halbleiterelement gemäß eines Standes der Technik ist, die sich auf die Ausführungsform der vorliegenden Erfindung bezieht.
  • Die Treiberschaltung HVIC0 gemäß dem Stand der Technik weist die gleiche Anordnung auf wie die der Treiberschaltung HVIC1 gemäß der Ausführungsform 1, außer dass sie eine Primärschaltung 6 anstelle der Primärschaltung 11 aufweist und dass sie nicht die dV/dt-Erfassungsschaltung 12 aufweist. Die Primärschaltung 6 weist die gleiche Anordnung auf wie die der Primärschaltung 11, außer dass sie nicht die Logikschaltungen 21 und 22 aufweist.
  • 2 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung HVIC0 für ein Halbleiterelement gemäß dem Stand der Technik zeigt, die sich auf die Ausführungsform der vorliegenden Erfindung bezieht. Die Einzelimpulsschaltung 2 generiert einen Satz von Einzelimpulsen, durch welche das Eingangssignal IN übertragen wird. Der eine Satz von Einzelimpulsen wird als Impulssignale ONHVIN und OFFHVIN von der Primärschaltung 6 ausgegeben.
  • In einem gewöhnlichen Sequenzinterval SQNORMAL, das in 2 gezeigt ist, erscheint nach dem Abschluss eines Ansteigens des Potential VS ein stabiler Zustand, in welchem das Eingangssignal IN gewöhnlich in einem Pegel verschoben wird und die steigende Flanke und die fallende Flanke des Treibersignals OUT korrekt generiert werden.
  • Andererseits tritt in einem Fall, in welchem Anstiegsdauer des Referenzpotentials VS länger ist als die Pulsbreite der Impulssignale ONHVIN und OFFHVIN, in einem ungewöhnlichen Sequenzinterval SQERROR eine Fehlfunktion auf, die in 2 gezeigt wird. Diese Fehlfunktion wird beschrieben. Zuerst tritt ein Ansteigen des Referenzpotentials VS auf. Veränderungen des Referenzpotentials beinhalten sowohl eine Veränderung aufgrund von Störgeräuschen als auch eine Veränderung, die ein Einschalten des durch die Treiberschaltung HVIC0 gesteuerten Schaltelements begleiten.
  • Im Allgemeinen werden das Referenzpotential VS und die Leistungsversorgung VB kombiniert miteinander erzeugt. Die Differenz zwischen diesen Potentialen wird konstant beibehalten. Wenn das Referenzpotential VS ansteigt, steigt auch die Leistungsversorgung VB. Aufgrund dieses Verhältnisses zwischen dem Referenzpotential VS und der Leistungsversorgung VB steigen unnötige Impulssignale in der Hochspannungs-Pegelverschiebungsschaltung 3, die mit dem Referenzpotential VS und der Leistungsversorgung VB verbunden ist, und diese unnötigen Impulssignale sind als In-Phase-Signale SPHASE in 2 gezeigt, und werden in die Verriegelungsschaltung 4 gegeben. Die In-Phase-Signale SPHASE steigen zu Beginn des Ansteigens des Referenzpotentials VS und fallen am Ende des Ansteigens des Referenzpotentials VS.
  • Im Wesentlichen sind nur die Impulssignale ONHV und OFFHV in die Verriegelungsschaltung 4 zu geben, wenn die Impulssignale ONHVIN und OFFHVIN von der Primärschaltung 6 in einem Pegel verschoben werden. Die In-Phase-Signale SPHASE maskieren jedoch das Impulssignal ONHV oder OFFHV. Ein Abschaltsignal SLOSE, das in 2 gezeigt wird, repräsentiert einen solchen Zustand. Das Abschaltsignal SLOSE ist ein Signal, das aufgrund eines Überlappens zwischen dem Impulssignal OFFHV, das durch eine Pegelverschiebung des Impulssignals OFFHVIN gebildet wird, und dem In-Phase-Signal SPHASE verschwindet.
  • Die In-Phase-Signale SPHASE steigen simultan und fallen simultan an zwei Verdrahtungsleitungen, welche die Hochspannungs-Pegelverschiebungsschaltung 3 und die Sekundärschaltung 7 verbinden. Die Verriegelungsschaltung 4 weist die Funktion auf, um solche In-Phase-Signale vom Passieren in die nachfolgende Stufe abzuhalten, wenn die In-Phase-Signale empfangen werden.
  • In dem ungewöhnlichen Sequenzinterval SQERROR, das in 2 gezeigt wird, arbeitet deshalb die Verriegelungsschaltung 4 so, dass sie das Eingangssignal IN vom Übergehen in die Treiberschaltung 5 abhält. Genauer wird das Treibersignal OUT, das auf einen High-Pegel gestiegen ist, ohne zu der Zeit (HLCH in 2) abzufallen, zu der das Treibersignal OUT normalerweise fallen soll, auf dem High-Pegel gehalten. Dies ist die „Latch-Fehlfunktion“, welche als ein Problem angesehen wird, das mit der vorliegenden Erfindung zusammenhängt.
  • [Betrieb der Vorrichtung gemäß Ausführungsform 1]
  • Die Treiberschaltung HVIC1 gemäß der Ausführungsform 1 ist in der Lage, das vorstehend beschriebene Problem der „Latch-Fehlfunktion“ zu lösen. 5 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung HVIC1 für ein Halbleiterelement gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • In der Treiberschaltung HVIC1 wird das Maskiersignal MASKd gemäß einem Ansteigen des Referenzpotentials VS erzeugt und wird in die Primärschaltung 11 gegeben. Die Logikschaltung 21 berechnet das logische Produkt (UND) des Eingangssignals IN und des Maskiersignals MASKd, um die Betriebswiederaufnahmesignale MASKON und MASKOFF zu generieren.
  • Die Logikschaltung 22 berechnet die logische Summe (ODER) der Einzelimpulse ONONESHOT und OFFONESHOT und der Betriebswiederaufnahmesignale MASKON und MASKOFF, wodurch diese Signale kombiniert werden. Die Impulssignale ONHVIN und OFFHVIN werden als Ergebnis dieses Kombinierens in die Hochspannungs-Pegelverschiebungsschaltung 3 gegeben. Die Hochspannungs-Pegelverschiebungsschaltung 3 verschiebt die Pegel dieser Signale.
  • In der Treiberschaltung HVIC0 gemäß dem Stand der Technik resultiert, wie vorstehend unter Bezugnahme auf 1 und 2 beschrieben, das Auftreten eines Ansteigens des Referenzpotentials VS in der Erzeugung von Impulsen (In-Phase-Signale SPHASE), die nur während der Zeit des Anstiegs des Referenzpotentials VS in den Ausgangssignalen von der Hochspannungs-Pegelverschiebungsschaltung 3 steigen. Das Gleiche tritt in der Treiberschaltung HVIC1 gemäß der Ausführungsform 1 auf.
  • In der Treiberschaltung HVIC1 gemäß der Ausführungsform 1 kombiniert jedoch die Logikschaltung 22 eines der Betriebswiederaufnahmesignale MASKON und MASKOFF mit dem Ausgangssignal von der Einzelimpulsschaltung 2 gemäß dem Verhältnis zwischen dem Eingangssignal IN und Anstiegszeiten des Referenzpotentials VS.
  • Die in 5 gezeigte Ausgangsfunktion der Logikschaltung 21 wird beschrieben. Zuerst weist bezüglich 5 das Maskiersignal MASKd während der Zeitdauer, wenn das Eingangssignal IN einen LOW-Pegel aufweist, einen High-Pegel auf. In diesem Fall weist das logische Produkt aus der „mit dem Eingangssignal IN identischen Impulswellenform“ und dem „Maskiersignal MASKd“ einen Low-Pegel auf. Deshalb steigt das Betriebswiederaufnahmesignal MASKON nicht.
  • Andererseits weist bezüglich 5 das Maskiersignal MASKd während der Zeitdauer, wenn das Eingangssignal einen Low-Pegel aufweist, einen High-Pegel auf, d.h. die Zeitdauer, wenn das invertierte Signal des Eingangssignals IN einen High-Pegel aufweist. Entsprechend weist das logische Produkt aus der „aus dem invertierten Eingangssignal IN gebildeten Impulswellenform“ und dem „Maskiersignal MASKd“ einen High-Pegel auf, und das Betriebswiederaufnahmesignal MASKOFF steigt mit einer bestimmten Verzögerung. Somit wird nur das Betriebswiederaufnahmesignal MASKOFF generiert, wenn die Anstiegswellenformen des Eingangssignals IN und das Referenzsignal VS, wie in 5 gezeigt, vorhanden sind.
  • Das Impulssignal OFFHVIN, das aus dem Betriebswiederaufnahmesignal MASKOFF kombiniert ist, wird durch die Hochspannungs-Pegelverschiebungsschaltung 3 im Pegel verschoben, um das Impulssignal OFFHV zu bilden. Die fallende Flanke des Impulssignals OFFHV tritt mit einer Verzögerung von der des In-Phase-Signals SPHASE auf, welches das Ansteigen des Referenzpotentials VS begleitet.
  • Diese „Verzögerung der fallenden Flanke“ wird detaillierter beschrieben. Die In-Phase-Signale SPHASE, welche das Ansteigen des Referenzpotentials VS begleiten, können angesehen werden, als haben sie die gleiche Breite wie die des Maskiersignals MASKd. Da das Betriebswiederaufnahmesignal MASKOFF original ein Signal ist, das durch Verzögern des Maskiersignals MASKd gebildet wird, wird die fallende Flanke des Betriebswiederaufnahmesignals MASKOFF notwendigerweise relativ zu der fallenden Flanke des Maskiersignals MASKd verzögert. Als ein Ergebnis wird die fallende Flanke des Impulssignals OFFHV, welches das Betriebswiederaufnahmesignal MASKOFF enthält, relativ zu der fallenden Flanke des Maskiersignals MASKd (d.h. die fallenden Flanken der In-Phase-Signale) verzögert.
  • In der Treiberschaltung HVIC1 gemäß der vorliegenden Ausführungsform kann, wenn das Referenzpotential VS ansteigt, eins der Impulssignale ONHVIN und OFFHVIN korrespondierend zu dem Status des Eingangssignals während des Ansteigens des Referenzpotentials VS nach dem Abschluss des Ansteigens des Referenzpotentials VS auf einen High-Pegel eingestellt werden, wie vorstehend beschrieben. Genauer kann eins der Impulssignale ONHVIN und OFFHVIN korrespondierend zu dem Status des Eingangssignals während des Ansteigens des Referenzpotentials VS veranlasst werden, synchronisiert mit der fallenden Flanke des Betriebswiederaufnahmesignals MASKON oder MASKOFF zu fallen.
  • Durch diesen Betrieb kann in dem Fall einer Generierung der In-Phase-Signale SPHASE eins der Impulssignale ONHV und OFFHV, die in die Sekundärschaltung 7 gegeben werden, nach dem Abschluss des Ansteigens des Referenzpotentials VS auf einen High-Pegel eingestellt werden. In dem Fall, der in 5 gezeigt wird, kann das Impulssignal OFFHV nach dem Abschluss des Ansteigens des Referenzpotentials VS durch Verzögern der fallenden Flanke des Impulssignals OFFHV auf einen High-Pegel eingestellt werden.
  • Ein Zustand, in dem das Impulssignal ONHV einen Low-Pegel aufweist und das Impulssignal OFFHV einen High-Pegel aufweist, kann dadurch herbeigeführt werden, wie bei P5 in 5 angezeigt. Dies ist kontrastierend zu dem Zustand in 2, in dem die fallenden Flanken der In-Phase-Signale SPHASE simultan sind.
  • Wenn die Zeitdauer, während der das Impulssignal ONHV einen Low-Pegel aufweist und das Impulssignal OFFHV einen High-Pegel aufweist, erzeugt werden kann, kann der Betrieb, in dem die Verriegelungsschaltung 4 nicht arbeitet und in dem das Treibersignal OUT veranlasst wird, in der Sekundärschaltung 7 zu fallen, normal ausgeführt werden. Der Betrieb, in dem das Treibersignal OUT auf dem High-Pegel fixiert wird, kann dadurch verhindert werden, das heißt, die Latch-Fehlfunktion kann verhindert werden.
  • Ein Fall, in welchem ein Zeitraum eines Anstiegs des Referenzpotentials VS in der Zeit auftritt, während der das Eingangssignal IN einen Low-Pegel aufweist, ist unter Bezugnahme auf das Zeitdiagram von 5 beschrieben worden. In der Treiberschaltung HVIC1 gemäß der Ausführungsform 1 kann die Latch-Fehlfunktion jedoch auch in einem Fall verhindert werden, in welchem ein Zeitraum eines Anstiegs des Referenzpotentials VS in der Zeit auftritt, während der das Eingangssignal IN einen High-Pegel aufweist.
  • In einem Fall, in welchem ein Zeitraum eines Anstiegs des Referenzpotentials VS in dem Zeitraum auftritt, während dem das Eingangssignal IN einen High-Pegel aufweist, wird nur das Betriebswiederaufnahmesignal MASKON generiert, und das Betriebswiederaufnahmesignal MASKOFF wird nicht generiert. In diesem Fall spielt das Betriebswiederaufnahmesignal MASKON die gleiche Rolle wie das Betriebswiederaufnahmesignal MASKOFF in dem in 5 gezeigten Fall, und die fallende Flanke des Impulssignals ONHV kann verzögert werden. Ein Zeitraum, während dem das Impulssignal ONHV einen High-Pegel aufweist und das Impulssignal OFFHV einen Low-Pegel aufweist, kann dadurch erzeugt werden, wenn das Referenzpotential VS ansteigt.
  • Für die vorliegende Ausführungsform ist der Fall, in welchem das Betriebswiederaufnahmesignal MASKOFF generiert wird, in dem Zeitdiagramm beispielhaft gezeigt, während der Fall, in welchem das Betriebswiederaufnahmesignal MASKON generiert wird, weggelassen ist. Der gleiche Betrieb wie der in Bezug auf Ausführungsform 1 beschriebene kann auch in dem Fall ausgeführt werden, in welchem das Betriebswiederaufnahmesignal MASKON generiert wird. Das Gleiche gilt für die nachfolgenden Ausführungsformen 2 bis 18, die nachfolgend beschrieben sind, in denen Zeitdiagramme verwendet werden.
  • In den Zeitdiagrammen, die für die nachfolgend beschriebenen Ausführungsformen verwendet werden, sind die Wellenformen der Impulssignale ONHV und OFFHV, soweit angemessen, weggelassen. Die Wellenformen der Impulssignale ONHV und OFFHV werden in den Zeitdiagrammen gezeigt, wenn die Situation es erfordert. Das Impulssignal ONHV ist ein Signal, das durch Verschieben des Spannungspegels des Impulssignals ONHVIN gebildet wird, und das Impulssignal OFFHV ist ein Signal, dass durch Verschieben des Spannungspegels des Impulssignals OFFHVIN gebildet wird, wie vorstehend beschrieben. Wenn das Referenzpotential VS ansteigt, steigen beide Impulssignale ONHV und OFFHV simultan für die gleiche Zeitdauer nur während der Zeitdauer des Ansteigens des Referenzpotentials VS. Das heißt, In-Phase-Signale werden generiert. Das Gleiche gilt für Ausführungsform 2 und andere, nachfolgende Ausführungsformen und deshalb wird eine Darstellung der Wellenformen der Impulssignale ONHV und OFFHV in den Zeitdiagrammen, soweit angemessen, weggelassen.
  • In Ausführungsform 1 kann, wie vorstehend beschrieben, der Zustand des Eingangssignals nach dem Abschluss eines Ansteigens des Referenzpotentials VS erneut übertragen werden. Deshalb kann die Latch-Fehlfunktion der Sekundärschaltung 7 verhindert werden, und eine Fehlfunktion der Treiberschaltung HVIC1 kann verhindert werden.
  • Ausführungsform 2
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 2 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC1 gemäß der Ausführungsform 1, außer dass die Primärschaltung 11 durch eine Primärschaltung 11a ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 1 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 1 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 1 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • Die Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 2 generiert die Betriebswiederaufnahmesignale MASKON und MASKOFF nur, wenn einer der Einzelimpulse ONONESHOT oder OFFONESHOT mit dem Maskiersignal MASKd überlappt. Ein „Überlappen“ des Maskiersignals MASKd und dem Einzelimpuls ONONESHOT oder OFFONESHOT bezieht sich auf ein gleichzeitiges Auftreten mindestens von Teilen des Signals und des Impulses. Somit wird eine Wirkung erreicht, die es ermöglicht, die Erzeugung von Wärme, die den Schaltungsbetrieb begleitet, durch Unterbinden eines unnötigen Betriebs der internen Schaltungen zu unterdrücken.
  • 7 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 2 der vorliegenden Erfindung zeigt. 7A zeigt nur die Primärschaltung 11a, deren Anordnung von der in der Treiberschaltung HVIC1 in der Ausführungsform 1 verschieden ist. Die Primärschaltung 11a weist Logikschaltungen 21 und 42 auf. Die Logikschaltungen 21 und 42 vergleichen das Maskiersignal MASKd und das Einzelimpulssignal ONONESHOT oder OFFONESHOT und generieren das Betriebswiederaufnahmesignal MASKON oder MASKOFF nur, wenn beide den High-Pegel aufweisen.
  • Die Logikschaltung 21 berechnet das logische Produkt (UND) des Maskiersignals MASKd und des Ausgangssignals von der Eingangsschaltung 1 und gibt das logische Produkt an die Logikschaltung 42 aus. Die Logikschaltung 42 generiert das Betriebswiederaufnahmesignal MASKON oder MASKOFF an die Hochspannungs-Pegelverschiebungsschaltung 3 nur, wenn das Maskiersignal MASKd und der Einzelimpuls ONONESHOT oder OFFONESHOT einander überlappen.
  • Wie in 7A gezeigt, weist die Logikschaltung 42 eine SR-Flipflop- (SR-FF-) Schaltung 42a und eine SR-FF-Schaltung 42b auf. Die SR-FF-Schaltungen 42a und 42b weisen jeweils in der vorhergehenden Stufe eine NICHT-Schaltung und in der nachfolgenden Stufe eine UND-Schaltung auf. In 7 ist die interne Schaltungsanordnung der Einzelimpulsschaltung 2 detailliert gezeigt, und eine „ON-Einzelimpulsschaltung“ und eine „OFF-Einzelimpulsschaltung“ sind zum Vereinfachen einer Beschreibung als getrennte Blöcke gezeigt. Für jeden Block, der in den begleitenden Zeichnungen die Einzelimpulsschaltung 2 repräsentiert, wird jedoch angenommen, dass er die gleiche „ON-Einzelimpulsschaltung“ und „OFF-Einzelimpulsschaltung“ wie die in 7 gezeigten aufweist.
  • Die Schaltungsanordnung der Seite der SR-FF-Schaltung 42a wird beschrieben. Zuerst wird der Einzelimpuls ONONESHOT in einen Setzanschluss S gegeben, und ein Signal, das durch Invertieren des Ausgangssignal von der UND-Schaltung 21a mit einer NICHT-Schaltung gebildet wird, wird in einen Rücksetzanschluss R gegeben. Außerdem werden Ausgangssignale von einem Ausgangsanschluss Q der SR-FF-Schaltung 42a und der UND-Schaltung 21a in die UND-Schaltung 42c gegeben, und das logische Produkt derselben wird als Betriebswiederaufnahmesignal MASKON ausgegeben.
  • Die Schaltungsanordnung der Seite der SR-FF-Schaltung 42b wird beschrieben. Zuerst wird der Einzelimpuls OFFONESHOT in einen Setzanschluss S gegeben, und ein Signal, das durch Invertieren des Ausgangssignal von der UND-Schaltung 21b mit einer NICHT-Schaltung gebildet wird, wird in einen Rücksetzanschluss R gegeben. Außerdem werden Ausgangssignale von einem Ausgangsanschluss Q der SR-FF-Schaltung 42b und der UND-Schaltung 21b in die UND-Schaltung 42d gegeben, und das logische Produkt derselben wird als Betriebswiederaufnahmesignal MASKOFF ausgegeben.
  • 7B zeigt ein Beispiel der SR-FF-Schaltung. Die Logikschaltungen 21 und 42 können in der umgekehrten Reihenfolge vorgesehen sein.
  • 8 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 2 der vorliegenden Erfindung zeigt. Wenn sowohl das Maskiersignal MASKd als auch der Einzelimpuls OFFONESHOT den High-Pegel aufweisen, wird das Betriebswiederaufnahmesignal MASKOFF generiert. Andererseits wird, wenn der Einzelimpuls OFFONESHOT auf dem Low-Pegel gehalten wird, während das Maskiersignal MASKd den High-Pegel aufweist, ein Impuls P81, der durch eine unterbrochene Linie angezeigt ist, nicht generiert. Auch mit dem Einzelimpuls ONONESHOT wird der gleiche Schaltungsbetrieb durchgeführt wie der mit dem Einzelimpuls OFFONESHOT.
  • In der vorstehend beschriebenen Ausführungsform 2 wird das Betriebswiederaufnahmesignal MASKON oder MASKOFF nicht generiert, wenn der Einzelimpuls ONONESHOT oder OFFONESHOT und das Maskiersignal MASKd einander nicht überlappen. Dadurch kann verhindert werden, dass die Hochspannungs-Pegelverschiebungsschaltung 3 durch das Betriebswiederaufnahmesignal MASKON oder MASKOFF unnötig arbeitet, sodass ein Unterdrücken der Erzeugung von Wärme, die einen unnötigen Schaltungsbetrieb begleitet, ermöglicht wird.
  • Sowohl in der Ausführungsform 2 als auch in der Ausführungsform 1 kann, wenn das Referenzpotential VS ansteigt, eins der Impulssignale ONHVIN und OFFHVIN, die zu dem Zustand des Eingangssignals während des Ansteigens des Referenzpotentials VS korrespondieren, nach dem Beenden des Ansteigens des Referenzpotentials VS auf den High-Pegel geschaltet werden.
  • Ausführungsform 3
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 3 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC1 gemäß der Ausführungsform 1, außer dass die Primärschaltung 11 durch eine Primärschaltung 11b ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 1 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 1 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 1 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • Wenn das Maskiersignal MASKd vollständig mit dem Einzelimpuls ONONESHOT oder OFFONESHOT überlappt, wird das Eingangssignal überhaupt nicht an die Treiberschaltung 5 übertragen. In der Ausführungsform 3 wird das Betriebswiederaufnahmesignal MASKON oder MASKOFF nur in einem solchen Fall generiert, sodass eine Wirkung erzeugt wird, dass ein unnötiger Betrieb der internen Schaltungen verhindert wird, sodass die Erzeugung von Wärme, welche den Schaltungsbetrieb begleitet, unterdrückt werden kann.
  • 9 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 3 der vorliegenden Erfindung zeigt. 9 zeigt nur die Primärschaltung 11b, welche sich von der korrespondierenden Komponente der Treiberschaltung HVIC1 in der Ausführungsform 1 unterscheidet. Die Primärschaltung 11b weist eine Logikschaltung 51 auf, die anstelle der Logikschaltung 42 in der Primärschaltung 11a vorgesehen ist.
  • Die Primärschaltung 11b vergleicht das Maskiersignal MASKd und die Einzelimpulse ONONESHOT und OFFONESHOT. Nur wenn das Ergebnis eines Vergleichs so ausfällt, dass das Maskiersignal MASKd, welches mit der dV/dt-Erfassungsschaltung 12 erfasst wird, vollständig mit dem Einzelimpuls ONONESHOT oder OFFONESHOT überlappt, generiert die Primärschaltung 11b das Betriebswiederaufnahmesignal MASKON oder MASKOFF an die Hochspannungs-Pegelverschiebungsschaltung 3.
  • An die Logikschaltung 51 werden zwei Ausgangssignale von der Logikschaltung 21, zwei Ausgangssignale von der Eingangsschaltung und zwei Ausgangssignale von der Einzelimpulsschaltung 2 gegeben. Genauer weist die Logikschaltung 51, wie in 9 gezeigt, zwei SR-FF-Schaltungen 51d und 51j auf wie die Logikschaltung 42. Der Unterschied zu der Logikschaltung 42 besteht darin, dass auch Signale von der Eingangsschaltung 1 angelegt werden.
  • Die Schaltung auf der Seite der SR-FF-Schaltung 51 d wird beschrieben. Zuerst wird ein Ausgangssignal von einer UND-Schaltung 51b an einen Setzanschluss S angelegt. Der Einzelimpuls ONONESHOT und ein Ausgangssignal von einer NICHT-UND-Schaltung 51a werden in die UND-Schaltung 51b gegeben. Der Einzelimpuls ONONESHOT und das Ausgangssignal von der UND-Schaltung 21a werden in die NICHT-UND-Schaltung 51a gegeben. Ein Signal, das durch Invertieren eines der Ausgangssignale von der Eingangsschaltung 1 mit einer NICHT-Schaltung 51c gebildet wird, wird an einen Rücksetzanschluss R der SR-FF-Schaltung 51d angelegt. Eines der Ausgangssignale, auf das hierbei Bezug genommen wird, ist das gleiche Impulssignal wie das Eingangssignal IN. Ein Ausgangsanschluss Q der SR-FF-Schaltung 51d wird durch eine NICHT-Schaltung 51e in eine UND-Schaltung 51f gegeben. Das Ausgangssignal von der UND-Schaltung 21a wird ebenfalls in die UND-Schaltung 51f gegeben. Ein Ausgangssignal der UND-Schaltung 51f ist das Betriebswiederaufnahmesignal MASKON.
  • Die Schaltung auf der Seite der SR-FF-Schaltung 51j wird beschrieben. Zuerst wird ein Ausgangssignal von einer UND-Schaltung 51h an einen Setzanschluss S angelegt. Der Einzelimpuls OFFONESHOT und ein Ausgangssignal von einer NICHT-UND-Schaltung 51g werden in die UND-Schaltung 51h gegeben. Der Einzelimpuls OFFONESHOT und das Ausgangssignal von der UND-Schaltung 21b werden in die NICHT-UND-Schaltung 51g gegeben. Ein Signal, das durch Invertieren des anderen Ausgangssignals von der Eingangsschaltung 1 mit einer NICHT-Schaltung 51i gebildet wird, wird an einen Rücksetzanschluss R der SR-FF-Schaltung 51j angelegt. Das andere Ausgangssignal, auf das hierbei Bezug genommen wird, ist das Impulssignal, das durch Invertieren des Eingangssignals IN gebildet wird. Ein Ausgangssignal von einem Ausgangsanschluss Q der SR-FF-Schaltung 51j wird durch eine NICHT-Schaltung 51k in eine UND-Schaltung 51m gegeben. Das Ausgangssignal von der UND-Schaltung 21b wird ebenfalls in die UND-Schaltung 51m gegeben. Ein Ausgangssignal der UND-Schaltung 51m ist das Betriebswiederaufnahmesignal MASKOFF.
  • 10 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 3 der vorliegenden Erfindung zeigt. Impulse P102 und P103, die in 10 gezeigt sind, sind Ausschaltsignale, die aufgrund eines Ansteigens des Referenzpotentials VS verschwinden.
  • Der erste und zweite Impuls in dem in 10 gezeigten Eingangssignal IN werden zur Vereinfachung einer Beschreibung jeweils als „Impuls IN1“ und „Impuls IN2“ bezeichnet. Ein Vergleich zwischen Schaltungsbetrieben infolge der in 10 gezeigten Impulse IN1 und IN2 zeigt, dass das Betriebswiederaufnahmesignal MASKOFF an die Hochspannungs-Pegelverschiebungsschaltung 3 nur in dem Fall generiert wird, in welchem das Maskiersignal MASKd vollständig mit dem Einzelimpuls OFFONESHOT überlappt und in welchem das Eingangssignal überhaupt nicht an die Treiberschaltung 5 übertragen wird.
  • Andererseits wird in dem Schaltungsbetrieb infolge des Impulses IN2 der Impuls P101, der in 10 durch eine unterbrochene Linie gekennzeichnet ist, nicht generiert, weil das Maskiersignal MASKd nicht vollständig mit dem Einzelimpuls OFFONESHOT überlappt. In diesem Fall fällt außerdem das Treibersignal OUT normalerweise als ein Impuls 106 zu einer Zeit, wenn das Impulssignal ONHVIN den Low-Pegel aufweist und wenn das Impulssignal OFFHVIN zu dem High-Pegel wechselt.
  • In der Ausführungsform 3 kann die Erzeugung von Wärme von der Hochspannungs-Pegelverschiebungsschaltung 3 durch Verhindern eines unnötigen Betriebs der Hochspannungs-Pegelverschiebungsschaltung 3 unterdrückt werden. Wenn das Referenzpotential VS ansteigt, kann der Impuls in den Impulssignalen ONHVIN und OFFHVIN, der zu dem Zustand des Eingangssignals während des Ansteigens des Referenzpotentials VS korrespondiert, nach dem Beenden des Ansteigens des Referenzpotentials VS durch den gleichen Schaltungsbetrieb wie den in der Ausführungsform 1 auf den High-Pegel geschaltet werden.
  • Ausführungsform 4
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 4 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC1 gemäß der Ausführungsform 1, außer dass die Primärschaltung 11 durch eine Primärschaltung 11c ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 1 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 1 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 1 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • Die Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 4 weist eine Verzögerungsschaltung 61 auf, die mit der dV/dt-Erfassungsschaltung 12 verbunden ist und die die Betriebswiederaufnahmesignale MASKON und MASKOFF durch Verzögern des Maskiersignals MASKd generiert. Diese Anordnung stellt sicher, dass die Latch-Fehlfunktion stabil verhindert werden kann.
  • 11 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 4 der vorliegenden Erfindung zeigt. 11 zeigt nur die Primärschaltung 11c, deren Anordnung von der in der Treiberschaltung HVIC1 in der Ausführungsform 1 verschieden ist. Die Primärschaltung 11c weist die Verzögerungsschaltung 61 in einer Stufe vor der Logikschaltung 21 auf. Die Verzögerungsschaltung 61 empfängt einen Eingang des Maskiersignals MASKd und gibt einen Impuls, der durch ein Verzögern des Eingangssignals um eine vorbestimmte Verzögerungszeit gebildet wird, an die Logikschaltung 21 aus. Die Logikschaltung 21 empfängt den Impuls von der Verzögerungsschaltung 61 und führt die gleiche logische Operation durch wie die in der Ausführungsform 1.
  • In der Ausführungsform 1 wird eine Verzögerung der Betriebswiederaufnahmesignale MASKON und MASKOFF durch Verwenden einer Signalverzögerung zum Beispiel aufgrund der logischen Operation in der Logikschaltung 21 ausgeführt. Im Gegensatz dazu kann in der Ausführungsform 4 jedes der Betriebswiederaufnahmesignale MASKON und MASKOFF positiv, lange verzögert werden.
  • 12 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 4 der vorliegenden Erfindung zeigt. Es kann verstanden werden, dass das Betriebswiederaufnahmesignal MASKOFF lange von dem Maskiersignal MASKd verzögert wird. In anderer Hinsicht ist der Schaltungsbetrieb, der in der vorliegenden Ausführungsform ausgeführt wird, der gleiche wie der in dem Zeitdiagramm der Ausführungsform 1 in 5 gezeigte. Als ein Ergebnis kann die fallende Flanke des Impulssignals OFFHVIN relativ zu der fallenden Flanke des Maskiersignals MASKd (d.h. die Endzeit eines Anstiegs des Referenzpotentials VS) ausreichend verzögert werden.
  • In der vorstehend beschriebenen Ausführungsform 4 kann die Latch-Fehlfunktion stabil verhindert werden, wenn das Referenzpotential VS ansteigt (wenn eine Änderung einer Spannung dV/dt auftritt). Die Verzögerungsschaltung 61 kann in einer Stufe eingefügt werden, die der Logikschaltung 21 nachfolgt.
  • Nicht nur eine Kombination der Ausführungsform 4 und der Ausführungsform 1 sondern auch eine Kombination der Ausführungsform 4 und der Ausführungsform 2 oder 3 kann vorgenommen werden.
  • Ausführungsform 5
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 5 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC1 gemäß der Ausführungsform 1, außer dass die Primärschaltung 11 durch eine Primärschaltung 11d ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 1 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 1 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 1 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • In einem Fall, in welchem die Pulsbreite des Maskiersignals MASKd kleiner ist als die Breite des Einzelimpulses von der Einzelimpulsschaltung 2, wird das Eingangssignal IN normalerweise an die Treiberschaltung 5 übertragen. In diesem Fall besteht keine Notwendigkeit, die Hochspannungs-Pegelverschiebungsschaltung 3 mit den Betriebswiederaufnahmesignalen MASKON und MASKOFF zu betreiben.
  • In der Ausführungsform 5 werden deshalb die Betriebswiederaufnahmesignale MASKON und MASKOFF an die Hochspannungs-Pegelverschiebungsschaltung 3 nur generiert, wenn die Breite des Maskiersignals MASKd gleich oder größer ist als ein bestimmter Wert. Die Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 5 ist dadurch in der Lage, eins der Impulssignale ONHVIN oder OFFHVIN nach dem Beenden eines Ansteigens des Referenzpotentials VS nur in einem Fall auf den High-Pegel zu schalten, in welchem die Pulsbreite des Maskiersignals MASKd gleich oder größer ist als ein vorbestimmter Wert.
  • 13 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 5 der vorliegenden Erfindung zeigt. 13 zeigt nur die Primärschaltung 11d, deren Anordnung von der in der Treiberschaltung HVIC1 in der Ausführungsform 1 verschieden ist. In der Primärschaltung 11d ist eine Filterschaltung 71 in einer Stufe vor der Logikschaltung 21 vorgesehen.
  • Die Filterschaltung 71 ist eine Schaltung, die einen Impuls von einer Breite gleich oder größer als eine vorbestimmte Pulsbreite an die nachfolgende Stufe überträgt, und die einen Impuls von einer Breiter kleiner als die vorbestimmte Pulsbreite nicht an die nachfolgende Stufe überträgt. In der Ausführungsform 5 ist diese Pulsbreite die Pulsbreite W der Einzelimpulse ONONESHOT und OFFONESHOT. Das Maskiersignal MASKd wird mit dieser Filterschaltung 71 gefiltert, um zu verhindern, dass die Hochspannungs-Pegelverschiebungsschaltung 3 einen unnötigen Betrieb ausführt.
  • 14 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 5 der vorliegenden Erfindung zeigt. Das Referenzpotential VS steigt etwa zweimal an. Das erste Ansteigen des Referenzpotentials VS erfolgt so, dass der Anstiegszeitraum relativ lang ist und das Maskiersignal MASKd ein Impuls von einer Breite ist, die länger ist als die Pulsbreite W. Andererseits erfolgt der zweite Anstieg des Referenzpotential VS so, dass der Anstiegszeitraum kürzer ist als der in dem Fall des ersten Anstiegs und das Maskiersignal MASKd ein Impuls von einer Breite ist, die kürzer ist als die Pulsbreite W.
  • Zu der Zeit des ersten Anstiegs des Referenzpotentials VS ist das Maskiersignal MASKd länger als die Maskierbreite W, und deshalb wird das Betriebswiederaufnahmesignal MASKOFF generiert. Zu der Zeit des zweiten Anstiegs des Referenzpotentials VS ist das Maskiersignal MASKd kürzer als die Maskierbreite W, und deshalb wird das Betriebswiederaufnahmesignal MASKOFF nicht generiert. Ein Impuls P141, der durch eine unterbrochene Linie angezeigt wird, ist ein Impuls, der aufgrund der Funktion der Filterschaltung 71 nicht generiert wird.
  • In der Ausführungsform 5 wird eine Wirkung erreicht, dass die Erzeugung von Wärme, die den Schaltungsbetrieb begleitet, durch Verhindern eines unnötigen Betriebs der Hochspannungs-Pegelverschiebungsschaltung 3 unterdrückt wird. Die Filterschaltung 71 kann in einer Stufe eingefügt werden, die der Logikschaltung 21 nachfolgt.
  • Ausführungsform 6
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 6 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC1 gemäß der Ausführungsform 1, außer dass die Primärschaltung 11 durch eine Primärschaltung 11e ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 1 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 1 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 1 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • In den Ausführungsformen 1 bis 5 können Einzelimpuls-Betriebswiederaufnahmesignale ONRESHOT und OFFRESHOT zur Betriebswiederaufnahme der Hochspannungs-Pegelverschiebungsschaltung 3 mit Hilfe des Maskiersignals MASKd, das mit der dV/dt-Erfassungsschaltung 12 erfasst wird, generiert werden. Um dies zu verwirklichen, ist die Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 6 mit einer „Einzelimpulssignal-Generierungsschaltung“ zum Generieren der Einzelimpuls-Betriebswiederaufnahmesignale ONRESHOT und OFFRESHOT versehen. Die „Einzelimpulssignal-Generierungsschaltung“ generiert gemäß dem Maskiersignal MASKd RE-Einzelimpulse (ONRESHOT und OFFRESHOT), von denen jeder nach der fallenden Flanke des Maskiersignals MASKd fällt.
  • 15 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 6 der vorliegenden Erfindung zeigt. 15 zeigt nur die Primärschaltung 11e, deren Anordnung von der in der Treiberschaltung HVIC1 in der Ausführungsform 1 verschieden ist. Die Primärschaltung 11e weist die Logikschaltung 21, eine RE-Einzelimpulsschaltung 82 und eine Verzögerungsschaltung 83 auf. Diese Schaltungen sind jeweils durch zwei Verdrahtungsleitungen in Serie verbunden. Diese Schaltungen, d.h. die Logikschaltung 21, die RE-Einzelimpulsschaltung 82 und die Verzögerungsschaltung 83 bilden die „Einzelimpulssignal-Generierungsschaltung“ gemäß der Ausführungsform 6.
  • Die RE-Einzelimpulsschaltung 82 generiert Einzelimpuls-Betriebswiederaufnahmesignale ONRESHOT und OFFRESHOT durch das Maskiersignal MASKd. Die Verzögerungsschaltung 83 verzögert die Einzelimpuls-Betriebswiederaufnahmesignale ONRESHOT und OFFRESHOT. Die Verzögerungszeit wird auf eine solche Länge eingestellt, dass das Einzelimpuls-Betriebswiederaufnahmesignal ONRESHOT oder OFFRESHOT nach dem Ausklingen des Anstiegs (Änderung dV/dt) des Referenzpotential VS in die Hochspannungs-Pegelverschiebungsschaltung 3 gegeben wird.
  • 16 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 6 der vorliegenden Erfindung zeigt. Wie in 16 gezeigt wird ein Impuls P161 des Einzelimpuls-Betriebswiederaufnahmesignals OFFRESHOT generiert, wobei die steigende Flanke des Maskiersignals MASKd als Auslöser verwendet wird. Der Impuls P161 soweit verzögert, dass er mit einer Verzögerung von der fallenden Flanke des Maskiersignals MASKd fällt.
  • In der Ausführungsform 6 wird die Hochspannungs-Pegelverschiebungsschaltung 3 mit Hilfe der Einzelimpuls-Betriebswiederaufnahmesignale ONRESHOT und OFFRESHOT betrieben, sodass eine Wirkung erzielt wird, dass ein Unterdrücken des Erzeugens von Wärme, welche den Schaltungsbetrieb begleitet, durch ein Reduzieren der Zeit ermöglicht wird, die von der Hochspannungs-Pegelverschiebungsschaltung 3 benötigt wird, um zu arbeiten.
  • Ausführungsform 7
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 7 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC1 gemäß der Ausführungsform 1, außer dass die Primärschaltung 11 durch eine Primärschaltung 11f ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 1 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 1 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 1 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • Die Einzelimpuls-Betriebswiederaufnahmesignale ONRESHOT und OFFRESHOT, die in der Ausführungsform 6 generiert werden, können als Impulse mit einer vergrößerten Breite generiert werden. In der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 7 ist ein solcher Schaltungsbetrieb realisiert.
  • 17 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 7 der vorliegenden Erfindung zeigt. 17 zeigt nur die Primärschaltung 11f, deren Anordnung von der in der Treiberschaltung HVIC1 in der Ausführungsform 1 verschieden ist. Die Primärschaltung 11f weist die Logikschaltung 21 und eine RE-Einzelimpulsschaltung 91 auf. Die RE-Einzelimpulsschaltung 91 generiert die Einzelimpuls-Betriebswiederaufnahmesignale ONRESHOT und OFFRESHOT, die breiter sind als das Maskiersignal MASKd, um den Betrieb der Hochspannungs-Pegelverschiebungsschaltung 3 wieder aufzunehemen.
  • 18 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 7 der vorliegenden Erfindung zeigt. Synchronisiert mit der steigenden Flanke des Maskiersignals MASKd steigt das Einzelimpuls-Betriebswiederaufnahmesignal OFFRESHOT nach einer kurzen Verzögerungszeit davon. Diese kurze Verzögerungszeit tritt aufgrund eines Durchlaufens der Logikschaltung 21 und der RE-Einzelimpulsschaltung 91 auf. Das Einzelimpuls-Betriebswiederaufnahmesignal OFFRESHOT gemäß der Ausführungsform 7 weist eine Pulsbreite PW auf, und diese Pulsbreite PW ist größer als das Maskiersignal MASKd.
  • In der Ausführungsform 7 kann die Latch-Fehlfunktion stabil vermieden werden, ohne die Verzögerungsschaltung 83 zu verwenden, sodass im Vergleich mit der Ausführungsform 6 eine Gestaltungsvereinfachung und eine Platzeinsparung verwirklicht werden.
  • Ausführungsform 8
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 8 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC1 gemäß der Ausführungsform 1, außer dass die Primärschaltung 11 durch eine Primärschaltung 11g ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 1 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 1 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 1 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • In den Ausführungsformen 6 und 7 kann jedes der Einzelimpuls-Betriebswiederaufnahmesignale ONRESHOT und OFFRESHOT für die Hochspannungs-Pegelverschiebungsschaltung 3 synchronisiert mit der fallenden Flanke des Maskiersignals MASKd, das mit der dV/dt-Erfassungsschaltung 12 erfasst wird, generiert werden. In der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 8 wird ein solcher Schaltungsbetrieb realisiert.
  • 19 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 8 der vorliegenden Erfindung zeigt. 19 zeigt nur die Primärschaltung 11g, deren Anordnung von der in der Treiberschaltung HVIC1 in der Ausführungsform 1 verschieden ist. Die Primärschaltung 11g weist die Logikschaltung 21 und eine RE-Einzelimpulsschaltung 102 auf. Die RE-Einzelimpulsschaltung 102 ist von einem Typ, der eine negative Flanke verwendet.
  • Die Primärschaltung 11g generiert jedes der Einzelimpuls-Betriebswiederaufnahmesignale ONRESHOT und OFFRESHOT synchronisiert von der fallenden Flanke des Maskiersignals MASKd. Die Einzelimpuls-Betriebswiederaufnahmesignale ONRESHOT und OFFRESHOT werden in die Hochspannungs-Pegelverschiebungsschaltung 3 gegeben.
  • 20 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 8 der vorliegenden Erfindung zeigt. Das Einzelimpuls-Betriebswiederaufnahmesignal OFFRESHOT wird nicht durch Verwenden der steigenden Flanke des Maskiersignals MASKd als ein Auslöser als ein Impuls P200 generiert, der als eine unterbrochene Linie angezeigt ist, sondern durch Verwenden der fallenden Flanke des Maskiersignals MASKd als ein Auslöser als ein Impuls P201.
  • In der Ausführungsform 8 kann die Hochspannungs-Pegelverschiebungsschaltung 3 stabil betrieben werden. Außerdem können, da die Notwendigkeit für die Verzögerungsschaltung 83 aufgehoben worden ist, im Vergleich zu der Ausführungsform 6 eine Gestaltungsvereinfachung und eine Platzeinsparung verwirklicht werden. Außerdem wird, da die Einzelimpuls-Betriebswiederaufnahmesignal-Weite im Vergleich zu der Ausführungsform 7 reduziert werden kann, eine Wirkung erzielt, die ermöglicht, dass die Zeit, die von der Hochspannungs-Pegelverschiebungsschaltung 3 gebraucht wird, um zu arbeiten, reduziert wird, und die ermöglicht, dass die Erzeugung von Wärme, die den Schaltungsbetrieb begleitet, unterdrückt wird.
  • Ausführungsform 9
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 9 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC1 gemäß der Ausführungsform 1, außer dass die Primärschaltung 11 durch eine Primärschaltung 11h ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 1 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 1 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 1 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • In den Ausführungsformen 1 bis 5 können die Betriebswiederaufnahmesignale ONHVIN und OFFHVIN an die Hochspannungs-Pegelverschiebungsschaltung 3 durch Vergleichen des Maskiersignals MASKd mit dem Eingangssignal IN und durch eine Betriebswiederaufnahme der Einzelimpulsschaltung 2 erneut generiert werden. In der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 9 wird solch ein Schaltungsbetrieb realisiert.
  • 21 ist ein Schaltbild, das die Anordnung der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 9 der vorliegenden Erfindung zeigt. 21 zeigt nur die Primärschaltung 11h, deren Anordnung von der in der Treiberschaltung HVIC1 in der Ausführungsform 1 verschieden ist. Die Primärschaltung 11h weist eine Logikschaltung 111 auf, die zwischen der Eingangsschaltung 1 und einer Einzelimpulsschaltung 2a zwischengeschaltet ist. Die Logikschaltung 111 vergleicht das Eingangssignal IN und das Maskiersignal MASKd und schaltet Signale ONONEIN und OFFONEIN an die Einzelimpulsschaltung 2a auf den High-Pegel, um die Einzelimpulsschaltung 2a zurückzusetzen. Die Einzelimpulsschaltung 2a gibt mit den fallenden Flanken der Signale ONONEIN und OFFONEIN synchronisierte Einzelimpulse aus.
  • Genauer enthält die Logikschaltung 111 UND-Schaltungen 111a und 111d, NICHT-Schaltungen 111b und 111e und ODER-Schaltungen 111c und 111f. Die UND-Schaltung 111a berechnet das logische Produkt des gleichen Impulses wie das Eingangssignal IN und das Maskiersignal MASKd und gibt das logische Produkt an die ODER-Schaltung 111c. Die NICHT-Schaltung 111b invertiert das Eingangssignal IN und gibt das invertierte Signal in die ODER-Schaltung 111c. Die ODER-Schaltung 111c berechnet die logische Summe des Ausgangssignals der UND-Schaltung 111a und des Ausgangssignals der NICHT-Schaltung 111b und gibt das Ergebnis als ein Signal ONONEIN aus.
  • Die UND-Schaltung 111d berechnet das logische Produkt eines Impulses, der durch Invertieren des Eingangssignals IN und des Maskiersignals MASKd gebildet wird, und gibt das logische Produkt in die ODER-Schaltung 111f. Die NICHT-Schaltung 111e invertiert den Impuls wieder, der durch Invertieren des Eingangssignals IN gebildet wird, und gibt den Impuls in die ODER-Schaltung 111f. Die ODER-Schaltung 111f berechnet die logische Summe des Ausgangssignals der UND-Schaltung 111d und des Ausgangssignals der NICHT-Schaltung 111e und gibt das Ergebnis als ein Signal OFFONEIN aus.
  • 22 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 9 der vorliegenden Erfindung zeigt. Die Signale ONONEIN und OFFONEIN an die Einzelimpulsschaltung 2a werden auf den High-Pegel geschaltet, wie bei einem Impuls P221 gezeigt, wodurch sie die Einzelimpulsschaltung 2a zurücksetzen. Die Einzelimpulsschaltung 2a arbeitet gemäß der fallenden Flanke des Signals OFFONEIN, wie durch einen Pfeil P222 angezeigt, um das Impulssignal OFFHVIN an die Hochspannungs-Pegelverschiebungsschaltung 3 erneut zu generieren, wie durch den Pfeil P222 angezeigt.
  • In der Ausführungsform 9 wird eine Wirkung erzielt, dass ein Reduzieren der Zeit ermöglicht wird, die von der Hochspannungs-Pegelverschiebungsschaltung 3 benötigt wird, um zu arbeiten, und dass ein Unterdrücken des Erzeugens von Wärme ermöglicht wird, die den Schaltungsbetrieb begleitet. Außerdem können, da keine Notwendigkeit besteht, zusätzlich eine Einzelimpulsschaltung wie in den Ausführungsformen 6 bis 8 vorzusehen, eine Gestaltungsvereinfachung und eine Platzeinsparung realisiert werden.
  • Ausführungsform 10
  • Eine Treiberschaltung HVIC2 für ein Halbleiterelement gemäß einer Ausführungsform 10 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC1 gemäß der Ausführungsform 1, außer dass die Sekundärschaltung 7 durch eine Sekundärschaltung 122 ersetzt ist und dass eine Signalübertragungsschaltung 121 anstelle der dV/dt-Erfassungsschaltung 12 vorgesehen ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 1 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 1 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 1 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • In der Treiberschaltung HVIC2 gemäß der Ausführungsform 10 gibt eine Verriegelungsschaltung 4a sowohl ein Maskiersignal MASKi als auch die zwei Ausgangssignale von der Verriegelungsschaltung 4 gemäß der Ausführungsform 1 aus. Das Maskiersignal MASKi ist ein Impuls, der während einer Zeit den High-Pegel aufweist, zu der beide Impulssignale ONHV und OFFHV den High-Pegel aufweisen, d.h. während einer Zeit, zu der In-Phase-Signale SPHASE generiert werden. In den Treiberschaltungen gemäß den Ausführungsformen 1 bis 9 wird das Maskiersignal MASKd verwendet. In der Treiberschaltung gemäß der Ausführungsform 10 nimmt die Hochspannungs-Pegelverschiebungsschaltung 3 den Betrieb durch ein Übertragen des Maskiersignals MASKi über die Signalübertragungsschaltung 121 an die Primärschaltung 11 wieder auf, anstatt das Maskiersignal MASKd zu verwenden.
  • 23 ist ein Schaltbild, das die Anordnung der Treiberschaltung HVIC2 für ein Halbleiterelement gemäß der Ausführungsform 10 der vorliegenden Erfindung zeigt. 24 ist eine Darstellung, die interne Komponenten der Sekundärschaltung 122 gemäß der Ausführungsform 10 der vorliegenden Erfindung zeigt. In der Treiberschaltung HVIC2 gemäß der Ausführungsform 10 wird, wie in 23 und 24 gezeigt, das Maskiersignal MASKi, das von der Verriegelungsschaltung 4a in der Sekundärschaltung 122 ausgegeben wird, in die Signalübertragungsschaltung 121 gegeben. Die Signalübertragungsschaltung 121 gibt ein Maskiersignal MASKL, das gewissermaßen durch ein Verzögern des Maskiersignals MASKi erhalten wird, an die Primärschaltung 11.
  • 26 ist eine Darstellung, die eine Umkehr-Pegelverschiebungsschaltung 121a zeigt, welche ein Beispiel einer Signalübertragungsschaltung 121 ist. Die Umkehr-Pegelverschiebungsschaltung 121a weist einen Invertierer INV, einen hochspannungsfesten PMOS 125, einen Puffer BF und eine Diode D1 auf. Das Maskiersignal MASKi wird durch den Invertierer INV an den Gate-Anschluss des hochspannungsfesten PMOS 125 gegeben. Der Source-Anschluss des hochspannungsfesten PMOS 125 ist mit der Leistungsversorgung VB verbunden.
  • Der Drain-Anschluss des hochspannungsfesten PMOS 125 ist mit einem Anschluss eines Widerstands 126 verbunden, und der andere Anschluss des Widerstands 126 ist mit dem Masse-Potential GND verbunden. Der Verbindungspunkt zwischen dem Drain-Anschluss des hochspannungsfesten PMOS 125 und dem Widerstand 126 ist mit der Eingangsseite des Puffers BF verbunden. Ein Ausgangssignal des Puffers BF ist das Maskiersignal MASKL. Der Verbindungspunkt zwischen dem Drain-Anschluss des hochspannungsfesten PMOS 125 und dem Widerstand 126 ist mit der Anode der Diode D1 verbunden, und die Kathode der Diode D1 ist mit der Leistungsversorgung VCC verbunden.
  • 25 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 10 der vorliegenden Erfindung zeigt. Das Maskiersignal MASKi wird verzögert, um das Maskiersignal MASKL zu bilden. Dieses Maskiersignal MASKL wird in der Primärschaltung 11 anstelle des Maskiersignals MASKd in den Ausführungsformen 1 bis 9 verarbeitet.
  • In der Primärschaltung 11 werden die Betriebswiederaufnahmesignale MASKON und MASKOFF wie in der Ausführungsform 1 generiert, und die logische Operation zwischen diesen Betriebswiederaufnahmesignalen und den Einzelimpulsen ONONESHOT und OFFONESHOT wird ausgeführt.
  • Als ein Ergebnis gibt die Primärschaltung 11 die in 25 gezeigten Impulssignale ONHVIN und OFFHVIN aus und bewirkt, dass das Treibersignal OUT fällt, um die Latch-Fehlfunktion zu verhindern. Bezüglich 25 wird die fallende Flanke des Impulssignals OFFHVIN durch Generieren des Betriebswiederaufnahmesignals MASKOFF und Ausführen der logischen Operation in der Primärschaltung 11 verzögert.
  • In der Ausführungsform 10 werden das Signal zum Abschalten des Eingangssignals IN und das Signal für eine Betriebswiederaufnahme der Hochspannungs-Pegelverschiebungsschaltung 3 zueinander synchronisiert, wodurch ermöglicht wird, dass die Hochspannungs-Pegelverschiebungsschaltung 3 einen Betrieb stabil wieder aufnimmt. Das Signal, das von der Sekundärschaltung 122 an die Primärschaltung 11 übertragen wird, kann in eine Mehrzahl von Signalen geteilt werden. Ein konkretes Beispiel eines solchen Betriebs wird in der Beschreibung der Ausführungsform 17 nachfolgend beschrieben.
  • Ausführungsform 11
  • Eine Treiberschaltung HVIC3 für ein Halbleiterelement gemäß einer Ausführungsform 11 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC2 gemäß der Ausführungsform 10, außer dass die Primärschaltung 11 durch eine Primärschaltung 127 ersetzt ist und dass die dV/dt-Erfassungsschaltung 12 vorgesehen ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 10 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 10 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 10 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • In der Ausführungsform 10 kann das Maskiersignal MASKi durch die Signalübertragungsschaltung 121 an die Primärschaltung 127 übertragen werden, und Teile der MASKL-Signale, die gleichzeitig mit dem Maskiersignal MASKd auftreten, können von dem MASKL-Signal, das in die Primärschaltung 127 gegeben wird, entfernt werden. In der Treiberschaltung HVIC3 gemäß der Ausführungsform 11 wird ein solcher Schaltungsbetrieb realisiert.
  • 27 ist ein Schaltbild, das die Anordnung der Treiberschaltung HVIC3 für ein Halbleiterelement gemäß der Ausführungsform 11 der vorliegenden Erfindung zeigt. 28 zeigt interne Komponenten der Primärschaltung 127 in der Ausführungsform 11. Wie in 28 gezeigt, enthält die Primärschaltung 127 eine Verriegelungsschaltung 128.
  • Die Verriegelungsschaltung 128 empfängt die Maskiersignale MASKd und MASKL und generiert ein Maskiersignal MASKa. Das Maskiersignal MASKa wird in die Logikschaltung 21 gegeben und spielt die gleiche Rolle wie das Maskiersignal MASKd in der Ausführungsform 1. Bezüglich 27 wird die fallende Flanke des Impulssignals OFFHVIN durch Generieren des Betriebswiederaufnahmesignals MASKOFF und Ausführen der logischen Operation in der Primärschaltung 11 verzögert.
  • 29 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung HVIC3 für ein Halbleiterelement gemäß der Ausführungsform 11 der vorliegenden Erfindung zeigt. Während der Zeitdauer, wenn das Maskiersignal MASKd erfasst wird, werden In-Phase-Signale SPHASE generiert und die Hochspannungs-Pegelverschiebungsschaltung 3 funktioniert deshalb nicht. Es besteht deshalb keine Notwendigkeit, die Betriebswiederaufnahmesignale MASKON und MASKOFF zu generieren und in die Hochspannungs-Pegelverschiebungsschaltung 3 zu geben.
  • Dann wird, um die Generierung der unnötigen Betriebswiederaufnahmesignale MASKON und MASKOFF zu verhindern, das Maskiersignal MASKd durch die Verriegelungsschaltung 128, die in der Stufe vor der Logikschaltung 21 in der Primärschaltung 127 eingefügt ist, von der Impulswellenform des MASKL-Signals entfernt. Als eine Folge wird ein Impuls P291 generiert. Dieser Impuls P291 ist das Maskiersignal MASKa. Die Betriebswiederaufnahmesignale MASKON und MASKOFF werden durch Verwenden dieses Impulses generiert.
  • In der Ausführungsform 11 kann ein unnötiger Betrieb der Schaltung verhindert werden, um die Erzeugung von Wärme von der Hochspannungs-Pegelverschiebungsschaltung 3 zu unterdrücken.
  • Ausführungsform 12
  • Eine Treiberschaltung HVIC4 für ein Halbleiterelement gemäß einer Ausführungsform 12 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC2 gemäß der Ausführungsform 10, außer dass die Sekundärschaltung 7 durch eine Sekundärschaltung 124 ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 10 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 10 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 10 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • In den Ausführungsformen 10 und 11 kann das Maskiersignal MASKi, das mit der Verriegelungsschaltung 4 in der Sekundärschaltung 124 erfasst wird, durch Verwenden einer Verzögerungsschaltung positiv verzögert werden, bevor es zu der Primärschaltung 11 übertragen wird. In der Treiberschaltung HVIC4 gemäß der Ausführungsform 12 wird solch ein Schaltungsbetrieb realisiert.
  • 30 ist ein Schaltbild, das die Anordnung der Treiberschaltung HVIC4 für ein Halbleiterelement gemäß der Ausführungsform 12 der vorliegenden Erfindung zeigt. 31 zeigt interne Komponenten der Sekundärschaltung 124 gemäß der Ausführungsform 12 der vorliegenden Erfindung. Wie in 31 gezeigt, weist die Sekundärschaltung 124 eine Verzögerungsschaltung 131 auf.
  • Die Verzögerungsschaltung 131 empfängt das Maskiersignal MASKi von der Verriegelungsschaltung 4a und gibt ein Maskiersignal MASKH aus, das durch Verzögern des Maskiersignals MASKi erhalten wird. Somit wird die Verzögerungsschaltung 131 in einer der Verriegelungsschaltung 4a nachfolgenden Stufe eingefügt, um das Maskiersignal MASKi zu verzögern.
  • 32 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 12 der vorliegenden Erfindung zeigt. Das Maskiersignal MASKi wird, wie durch einen Pfeil P321 angezeigt, verzögert, um das Maskiersignal MASKH zu generieren.
  • Dieses Maskiersignal MASKH wird in die Signalübertragungsschaltung 121 gegeben, und die Signalübertragungsschaltung 121 gibt das Maskiersignal MASKL, das durch ein weiteres Verzögern des Maskiersignals MASKH erhalten wird, an die Primärschaltung 11 aus. Das Maskiersignal MASKL spielt die gleiche Rolle wie das Maskiersignal MASKd in der Ausführungsform 1. Bezüglich 32 wird die fallende Flanke des Impulssignals OFFHVIN durch Generieren des Betriebswiederaufnahmesignals MASKOFF und Ausführen der logischen Operation in der Primärschaltung 11 verzögert.
  • In der Ausführungsform 12 wird das Maskiersignal von der Sekundärschaltung 124 nach einem Ausklingen des Ansteigens (Änderung dV/dt) des Referenzpotentials VS an die Primärschaltung 11 übertragen, wodurch eine stabile Signalübertragung ermöglicht wird.
  • Ausführungsform 13
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 13 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC4 gemäß der Ausführungsform 12 auf, außer dass die Sekundärschaltung 124 durch eine Sekundärschaltung 124a ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 12 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 12 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 12 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • Wenn das Maskiersignal MASKi schmaler als die Einzelimpulsbreite erfasst wird, wird das Eingangssignal an die Treiberschaltung 5 übertragen, und es besteht deshalb keine Notwendigkeit, den Betrieb der Hochspannungs-Pegelverschiebungsschaltung 3 wieder aufzunehmen. In der Ausführungsform 13 wird das Maskiersignal MASKi, das mit der Verriegelungsschaltung 4a in der Sekundärschaltung 124 in den Ausführungsformen 10 bis 12 erfasst wird, nur an die Primärschaltung 11 übertragen, wenn die Breite des Maskiersignals MASKi gleich oder größer ist als eine bestimmte Breite.
  • 33 zeigt interne Komponenten der Sekundärschaltung 124a in der Ausführungsform 13. Wie in 33 gezeigt, weist die Sekundärschaltung 124a eine Filterschaltung 141 in einer der Verriegelungsschaltung 4a nachfolgenden Stufe auf. Die Filterschaltung 141 ist eine Schaltung, die einen Impuls von einer Breite, die gleich oder größer ist als eine vorbestimmte Pulsbreite, an die nachfolgende Stufe überträgt, und die einen Impuls von einer Breite, die kleiner als die vorbestimmte Pulsbreite ist, nicht an die nachfolgende Stufe überträgt. In der Ausführungsform 13 ist diese vorbestimmte Pulsbreite die Pulsbreite W der Einzelimpulse ONONESHOT und OFFONESHOT.
  • 34 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 13 zeigt. Die Breite eines Impulses P341 in dem Maskiersignal MASKi ist schmaler als die Pulsbreite W. Deshalb blockt die Filterschaltung 141 das Signal, sodass das Signal nicht an die nachfolgende Stufe übertragen wird. Als eine Folge wird ein Impuls P342, der durch eine unterbrochene Linie angezeigt wird, nicht generiert. Bezüglich 34 erscheint die steigende Flanke von OFFHVIN vor der steigenden Flanke des In-Phase-Signals SPHASE, sodass das Treibersignal OUT normal fällt.
  • Das Maskiersignal MASKi wird mit der Filterschaltung 141 gefiltert, um einen unnötigen Betrieb der Signalübertragungsschaltung 121 zu verhindern, wodurch ein Verhindern eines unnötigen Betriebs der Hochspannungs-Pegelverschiebungsschaltung 3 ermöglicht wird. Eine Wirkung, dass ermöglicht wird, die Generierung von Wärme, die den Schaltungsbetrieb begleitet, zu unterdrücken, wird somit erzielt.
  • Ausführungsform 14
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 14 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC4 gemäß der Ausführungsform 12, außer dass die Sekundärschaltung 124 durch eine Sekundärschaltung 124b ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 12 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 12 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 12 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • In den Ausführungsformen 10 bis 13 kann das Einzelimpulssignal MASKH durch Verwenden des Maskiersignals MASKi als einen Auslöser generiert werden. In der Treiberschaltung gemäß der Ausführungsform 14 wird ein solcher Schaltungsbetrieb realisiert.
  • 35 zeigt interne Komponenten der Sekundärschaltung 124b gemäß der Ausführungsform 14 der vorliegenden Erfindung. In der Sekundärschaltung 124b sind, wie in 35 gezeigt, eine Einzelimpulsschaltung 151 und eine Verzögerungsschaltung 152 in Serie in einer der Verriegelungsschaltung 4a nachfolgenden Stufe verbunden. Ein Einzelimpulssignal wird durch die Einzelimpulsschaltung 151 generiert.
  • Die Verzögerungsschaltung 152 verzögert dieses Einzelimpulssignal, wodurch ermöglicht wird, dass das Einzelimpulssignal MASKH nach dem Ausklingen des Ansteigens (Änderung dV/dt) des Referenzpotentials VS an die Primärschaltung 11 übertragen wird.
  • 36 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 14 der vorliegenden Erfindung zeigt. Die Einzelimpulsschaltung 151 generiert ein Einzelimpulssignal und die Verzögerungsschaltung 152 verzögert dieses Einzelimpulssignal, wodurch ein Impuls P361 in 36 generiert wird. Das Maskiersignal MASKL wird von dem Impuls P361 generiert und wird als ein Betriebswiederaufnahmesignal verwendet, wodurch schließlich OFFHVIN generiert wird.
  • In der Ausführungsform 14 kann die Zeit, die von der Signalübertragungsschaltung 121 gebraucht wird, um zu arbeiten, reduziert werden, und die Erzeugung von Wärme, die den Schaltungsbetrieb begleitet, kann unterdrückt werden.
  • Ausführungsform 15
  • Eine Treiberschaltung für ein Halbleiterelement gemäß einer Ausführungsform 15 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC4 gemäß der Ausführungsform 12, außer dass die Sekundärschaltung 124 durch eine Sekundärschaltung 124c ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 12 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 12 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 12 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • In der Ausführungsform 14 kann das zu der Primärschaltung 11 zu übertragende Maskiersignal MASKH als ein Einzelimpuls generiert werden, der eine Breite aufweist, die größer als die des Maskiersignals MASKi ist, wenn das Maskiersignal MASKH von dem Maskiersignal MASKi generiert wird. In der Treiberschaltung gemäß der Ausführungsform 15 wird ein solcher Betrieb realisiert.
  • 37 zeigt interne Komponenten der Sekundärschaltung 124c gemäß der Ausführungsform 15 der vorliegenden Erfindung. Wie in 37 gezeigt, weist die Sekundärschaltung 124c eine Einzelimpulsschaltung 161 auf, die in einer der Verriegelungsschaltung 4a nachfolgenden Stufe vorgesehen ist.
  • Die Einzelimpulsschaltung 161 empfängt das Maskiersignal MASKi und generiert ein Einzelimpulssignal, das breiter ist als das Maskiersignal MASKi. Dieses Einzelimpulssignal wird als Maskiersignal MASKH verwendet und zu der Primärschaltung 11 übertragen.
  • 38 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 15 der vorliegenden Erfindung zeigt. Es kann verstanden werden, das die Pulsbreite PW des Maskiersignals MASKH größer ist als die Pulsbreite des Maskiersignals MASKi. Dieses Maskiersignal MASKH wird in die Signalübertragungsschaltung 121 gegeben, und die Signalübertragungsschaltung 121 gibt das Maskiersignal MASKL aus. Die Primärschaltung 11, welche dieses Maskiersignal MASKL empfangen hat, generiert schließlich die Impulssignale ONHVIN und OFFHVIN korrekt, wie es die in der Ausführungsform 12 tut.
  • In der Ausführungsform 15 kann die Hochspannungs-Pegelverschiebungsschaltung 3 durch Verbreitern des Maskiersignals MASKH einen Betrieb stabil wieder aufnehmen, ohne das Signal mit der Verzögerungsschaltung 152 zu verzögern.
  • In der Ausführungsform 15 können, da keine Notwendigkeit für die Verzögerungsschaltung 152 besteht, im Vergleich zu der Ausführungsform 13 eine Gestaltungsvereinfachung und eine Platzeinsparung realisiert werden.
  • Ausführungsform 16
  • Eine Treiberschaltung für eine Halbleitervorrichtung gemäß einer Ausführungsform 16 weist die gleiche Schaltungsanordnung auf wie die der Treiberschaltung HVIC4 gemäß der Ausführungsform 12, außer dass die Sekundärschaltung 124 durch eine Sekundärschaltung 124d ersetzt ist. In der nachfolgenden Beschreibung werden deshalb Komponenten, die identisch sind oder zu denen in der Ausführungsform 12 korrespondieren, die gleichen Bezugszeichen für ihre Beschreibung zugewiesen; die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 12 beschrieben; und die Beschreibungen von Gemeinsamkeiten mit der Ausführungsform 12 zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs werden vereinfacht oder weggelassen.
  • In den Ausführungsformen 14 und 15 kann das zu der Primärschaltung 11 zu übertragende Maskiersignal MASKH generiert werden, wenn das Maskiersignal MASKi, das mit der Verriegelungsschaltung 4 in der Sekundärschaltung 124 erfasst wird, fällt. In der Treiberschaltung gemäß der Ausführungsform 16 wird ein solcher Schaltungsbetrieb realisiert.
  • 39 zeigt interne Komponenten der Sekundärschaltung 124d gemäß der Ausführungsform 16 der vorliegenden Erfindung. Wie in 39 gezeigt, weist die Sekundärschaltung 124d eine Einzelimpulsschaltung 171 von einem Typ einer fallenden Flanke auf, die in einer der Verriegelungsschaltung 4a nachfolgenden Stufe vorgesehen ist. Die Einzelimpulsschaltung 171 generiert das Einzelimpulssignal MASKH durch Verwenden der fallenden Flanke des Maskiersignals MASKi als einen Auslöser.
  • 40 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 16 der vorliegenden Erfindung zeigt. Das Maskiersignal MASKH wird nicht wie ein Impuls P400, der durch eine unterbrochene Linie angezeigt ist, durch Verwenden der steigenden Flanke des Maskiersignals MASKi als einen Auslöser sondern wie ein Impuls P401 durch Verwenden der fallenden Flanke des Maskiersignals MASKi als einen Auslöser generiert.
  • In der Ausführungsform 16 kann das Einzelimpulssignal nach dem Ausklingen des Ansteigens (Änderung dV/dt) des Referenzpotentials VS generiert werden, wodurch ermöglicht wird, dass die Signalübertragungsschaltung 121 stabil arbeitet.
  • Da keine Notwendigkeit für die Verzögerungsschaltung 152 besteht, können im Vergleich zu der Ausführungsform 14 eine Gestaltungsvereinfachung und eine Platzeinsparung realisiert werden. Außerdem wird, da die Einzelimpulssignalbreite im Vergleich zu der Ausführungsform 15 reduziert werden kann, eine Wirkung erzielt, dass ermöglicht wird, die Zeit zu reduzieren, die von der Signalübertragungsschaltung 121 gebraucht wird, um zu arbeiten, und dass ermöglicht wird, die Erzeugung von Wärme, welche den Schaltungsbetrieb begleitet, zu unterdrücken.
  • Ausführungsform 17
  • 41 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung HVIC5 für ein Halbleiterelement gemäß einer Ausführungsform 17 der vorliegenden Erfindung zeigt. Die Treiberschaltung HVIC5 für ein Halbleiterelement gemäß der Ausführungsform 17 wird durch Ersetzen der Primärschaltung 11 durch eine Primärschaltung 201, Ersetzen der Sekundärschaltung 122 durch eine Sekundärschaltung 202 und Ersetzen der Signalübertragungsschaltung 121 durch eine Signalübertragungsschaltung 203 in der Treiberschaltung HVIC2 gemäß der Ausführungsform 10 erhalten.
  • Interne Komponenten jeder Schaltung, die identisch sind oder zu denjenigen in der Ausführungsform 10 korrespondieren, werden dadurch beschrieben, dass ihnen die gleichen Bezugszeichen zugewiesen werden. Die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 10 beschrieben; während die Beschreibungen von Gemeinsamkeiten zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs vereinfacht oder weggelassen werden.
  • In den Ausführungsformen 10 bis 16 können Vergleichssignale MASKHL und MASKHH als ein Ergebnis eines Vergleichs zwischen dem Maskiersignal MASKi und dem Ausgangssignal OUT generiert werden, und das Betriebswiederaufnahmesignal MASKON oder MASKOFF kann nur generiert werden, wenn die Zustände des Vergleichssignals MASKHL oder MASKHH und das Eingangssignal IN voneinander verschieden sind. In der Treiberschaltung HVIC5 gemäß der Ausführungsform 17 wird ein solcher Schaltungsbetrieb realisiert.
  • 42 ist eine Darstellung, die interne Komponenten der Sekundärschaltung 202 gemäß der Ausführungsform 17 der vorliegenden Erfindung zeigt. Die Sekundärschaltung 202 weist sowohl eine Vergleichslogikschaltung 211 für eine Bestimmung des Ausgangssignals OUT als auch die Verriegelungsschaltung 4a und die Treiberschaltung 5 auf. Die Vergleichslogikschaltung 211 berechnet logische Produkte (UND). Die Vergleichslogikschaltung 211 vergleicht das Maskiersignal MASKi und das Ausgangssignal OUT und gibt die Vergleichssignale MASKHH und MASKHL aus.
  • Die Vergleichslogikschaltung 211 weist UND-Schaltungen 211a und 211b und eine NICHT-Schaltung 211c auf. Die UND-Schaltung 211a empfängt als Eingangssignale das Ausgangssignal OUT von der Treiberschaltung 5 und das Maskiersignal MASKi, berechnet das logische Produkt und generiert das Vergleichssignal MASKHH als ein Ausgangssignal. Die UND-Schaltung 211b empfängt als Eingangssignale ein Signal, das durch Invertieren des Ausgangssignals OUT der Treiberschaltung 5 durch die NICHT-Schaltung 211c gebildet wird, und das Maskiersignal MASKi. Die UND-Schaltung 211 berechnet das logische Produkt aus ihnen und generiert das Vergleichssignal MASKHL als ein Ausgangssignal.
  • Das Vergleichssignal MASKHH steigt nur während einer Zeitdauer, wenn ein „High-Pegel des Ausgangssignals OUT“ und ein „High-Pegel des Maskiersignals MASKi“ gleichzeitig miteinander auftreten. Das Vergleichssignal MASKHL steigt nur während einer Zeitdauer, wenn ein „High-Pegel des invertierten Signals, das durch Invertieren des Ausgangssignals OUT gebildet wird“ und ein „High-Pegel des Maskiersignals MASKi“ gleichzeitig miteinander auftreten.
  • Wie in 41 gezeigt, gibt die Signalübertragungsschaltung 203, welche die Vergleichssignale MASKHH und MASKHL empfangen hat, Vergleichssignale MASKLH und MASKLL an die Primärschaltung 201 aus. Die Signalübertragungsschaltung 203 ist eine umgekehrte Pegelverschiebungsschaltung zum umgekehrten Verschieben eines Pegels des Signals von der Sekundärschaltung 202 an die Primärschaltung 201, wie es die Signalübertragungsschaltung 121 ist.
  • 43 ist eine Darstellung, die interne Komponenten der Primärschaltung 201 zeigt. Die Primärschaltung 201 weist eine Maskierlogikschaltung 221 auf, welche die Vergleichssignale MASKLH und MASKLL empfängt. Die Maskierlogikschaltung 221 weist zwei UND-Schaltungen auf, wie in 43 gezeigt. Die Maskierlogikschaltung 221 ist der Logikschaltung 21 ähnlich, unterscheidet sich aber dadurch, dass die in die zwei UND-Schaltungen gegebenen Signale voneinander unabhängig sind. Die erste UND-Schaltung gibt das logische Produkt eines der beiden Ausgangssignale der Eingangsschaltung 1 und dem Vergleichssignal MASKLH aus. Die zweite UND-Schaltung gibt das logische Produkt des anderen Ausgangssignals der Eingangsschaltung 1 und des Vergleichssignals MASKLL aus. Die Primärschaltung 201 führt somit durch die Maskierlogikschaltung 221 Vergleiche zwischen dem Eingangssignal IN und den Vergleichssignalen MASKLH und MASKLL durch. Das Betriebswiederaufnahmesignal MASKON oder MASKOFF wird nur generiert, wenn die Zustände des Eingangssignals IN und des Signals MASKLH oder MASKLL voneinander verschieden sind.
  • 44 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung für ein Halbleiterelement gemäß der Ausführungsform 17 der vorliegenden Erfindung zeigt. Das Eingangssignal IN wird aufgrund der Generierung eines Impulses P441auf den High-Pegel geändert. Entsprechend wird auch das Ausgangssignal OUT durch einen Impuls P442 auf dem High-Pegel gehalten.
  • Ein Impuls P443 steigt nur während einer Zeitdauer an, wenn das Ausgangssignal OUT und das Maskiersignal MASKi zusammen miteinander auftreten. Das heißt, der Impuls P443 nimmt den High-Pegel nur während einer Zeitdauer ein, wenn sowohl das Ausgangssignal OUT als auch das Maskiersignal MASKi den High-Pegel aufweisen.
  • Nur ein ausgewählter Teil des Ausgangssignals OUT, das gleichzeitig mit der Anstiegszeit des Referenzpotentials VS auftritt, wird dadurch als ein Vergleichssignal MASKHH ausgegeben. Dieses Vergleichssignal MASKHH wird mit einiger Verzögerungszeit umgekehrt im Pegel verschoben, während es durch die Signalübertragungsschaltung 203 übertragen wird, sodass es das Vergleichssignal MASKLH generiert.
  • Das heißt, das Maskiersignal MASKi wird gemäß einem Ansteigen des Referenzpotentials VS generiert. Die Vergleichssignale MASKHL und MASKHH werden durch die logische Operation auf das Maskiersignal MASKi und das Ausgangssignal OUT generiert. Die Vergleichssignale MASKLL und MASKLH werden von den Vergleichssignalen MASKHL und MASKHH generiert. Ein Vergleich zwischen zwei Zeiträumen P445 und P446, in welchen das Maskiersignal MASKi ansteigt, wird ausgeführt. Die Zustände in diesen Zeiträumen sind die gleichen bis zu der Generierung der Vergleichssignale MASKLL und MASKLH.
  • Bezüglich des Zeitraums P445 werden Vergleiche zwischen dem Eingangssignal IN und den Vergleichssignalen MASKLL und MASKLH durchgeführt. Zuerst weisen sowohl das Eingangssignal IN als auch das Vergleichssignal MASKLL den Low-Pegel auf. Die Zustände des Eingangssignals IN und des Vergleichssignals MASKLH sind jedoch voneinander verschieden; das Eingangssignal IN weist den Low-Pegel auf, während das Vergleichssignal MASKLH den High-Pegel aufweist. Als eine Folge wird das Betriebswiederaufnahmesignal MASKOFF, welches die gleiche Impulsform aufweist wie das Vergleichssignal MASKLH, synchronisiert mit der steigenden Flanke und der fallenden Flanke des Vergleichssignals MASKLH generiert.
  • Andererseits sind in dem Zeitraum P446 die High-Pegel/Low-Pegel-Zustände des Eingangssignals IN und des Maskiersignals MASKi vor einem dazwischenliegenden Zeitpunkt die gleichen wie diejenigen in dem Zeitraum P445. Der Impuls P441 steigt jedoch von dem dazwischenliegenden Zeitpunkt in dem Zeitraum P446 an. Vergleiche werden zwischen dem Eingangssignal IN und den Vergleichssignalen MASKLL und MASKLH durchgeführt, wenn der Impuls P441 ansteigt. Sowohl das Eingangssignal IN als auch das Vergleichssignal MASKLH weisen den High-Pegel auf.
  • Als eine Folge steigt das Betriebswiederaufnahmesignal MASKOFF, das während des Zeitraums P446 generiert wird, synchronisiert mit der steigenden Flanke des Vergleichssignals MASKLH an, aber fällt synchronisiert mit der steigenden Flanke des Impulses P441.
  • Die somit gebildeten Betriebswiederaufnahmesignale MASKON und MASKOFF werden in der Logikschaltung 22 jeweils mit den Einzelimpulsen ONONESHOT und OFFONESHOT kombiniert, wodurch sie die Impulssignale ONHVIN und OFFHVIN generieren.
  • Ein Impuls P444, der in einer unterbrochenen Linie angezeigt wird, verschwindet als eine Folge der Unterbrechung der logischen Synthese aufgrund der Änderung des Eingangssignals IN auf den High-Pegel durch den Impuls P441.
  • In der Ausführungsform 17 kann ein unnötiger Betrieb der Hochspannungs-Pegelverschiebungsschaltung 3 verhindert werden, und die Erzeugung von Wärme von der Hochspannungs-Pegelverschiebungsschaltung 3 kann unterdrückt werden.
  • Ausführungsform 18
  • 45 ist ein Schaltbild, das eine Anordnung einer Treiberschaltung HVIC6 für ein Halbleiterelement gemäß einer Ausführungsform 18 der vorliegenden Erfindung zeigt. Die Treiberschaltung HVIC6 für ein Halbleiterelement gemäß der Ausführungsform 18 wird durch Ersetzen der Primärschaltung 201 in der Treiberschaltung HVIC5 gemäß der Ausführungsform 17 durch eine Primärschaltung 231 erhalten.
  • Interne Komponenten, die identisch sind oder zu denen in der Ausführungsform 17 korrespondieren, werden dadurch beschrieben, dass ihnen die gleichen Bezugszeichen zugewiesen werden. Die Anordnung wird hauptsächlich in Bezug auf Unterscheidungspunkte von der der Ausführungsform 17 beschrieben, während die Beschreibungen von Gemeinsamkeiten zum Beispiel im Sinne einer Schaltungsanordnung und eines Schaltungsbetriebs vereinfacht oder weggelassen werden.
  • In der Ausführungsform 17 können In-Phase-Teile der Signale MASKLL und MASKLH entfernt werden. In der Treiberschaltung HVIC6 gemäß der Ausführungsform 18 wird ein solcher Schaltungsbetrieb realisiert.
  • 46 ist eine Darstellung, die interne Komponenten in der Primärschaltung 231 gemäß der Ausführungsform 18 der vorliegenden Erfindung zeigt. Wie in 46 gezeigt, weist die Primärschaltung 231 eine Verriegelungsschaltung 241 in einer Stufe vor der Logikschaltung 21 auf.
  • Diese Schaltungsanordnung ist die gleiche wie die der Primärschaltung 127 gemäß der Ausführungsform 11. In der Ausführungsform 11 empfängt die Verriegelungsschaltung 128 die Maskiersignale MASKd und MASKL und gibt das Maskiersignal MASKa aus. In der Ausführungsform 18 empfängt die Verriegelungsschaltung 241 die Vergleichssignale MASKLH und MASKLL und gibt das Maskiersignal MASKa aus.
  • 47 ist ein Zeitdiagramm, das den Betrieb der Treiberschaltung HVIC6 für ein Halbleiterelement gemäß der Ausführungsform 18 der vorliegenden Erfindung zeigt. Ein Impuls P472 in dem Vergleichssignal MASKHH ist ein Auszug aus dem Ausgangssignal OUT, das zu einem High-Pegel-Teil des Maskiersignals MASKi korrespondiert wie in der Ausführungsform 17.
  • Die Vergleichssignale MASKLL und MASKLH weisen beide während eines Zeitraums, der durch Pfeile P473 gekennzeichnet ist, den High-Pegel auf und liegen in Phase zueinander. Die Verriegelungsschaltung 241 gibt das Maskiersignal MASKa nach Entfernen des korrespondierenden In-Phase-Teils aus. Eine unterbrochene Linie P474 kennzeichnet den von der Verriegelungsschaltung 241 entfernten In-Phase-Teil. Das Maskiersignal MASKa wird danach in die Logikschaltung 21 gegeben, um die gleiche Operation zu verwirklichen wie die in der Primärschaltung 127 gemäß der Ausführungsform 11.
  • In 47 werden zur Vereinfachung einer Beschreibung Verzögerungen weggelassen, die zum Beispiel zwischen den Vergleichssignalen MASKHH und MASKHL und den Vergleichssignalen MASKLL und MASKLH verursacht werden.
  • Die Verriegelungsschaltung 241 entfernt In-Phase-Teile der Vergleichssignale MASKLL und MASKLH, um ein Verhindern eines unnötigen Betriebs der Hochspannungs-Pegelverschiebungsschaltung 3 zu ermöglichen. Die Erzeugung von Wärme von der Hochspannungs-Pegelverschiebungsschaltung 3 kann dadurch unterdrückt werden.
  • Ausführungsform 19
  • 48 ist ein Schaltbild, das eine Anordnung einer Halbleitervorrichtung PM1 gemäß einer Ausführungsform 19 der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung PM1 weist die Treiberschaltung HVIC1 gemäß der Ausführungsform auf, die in einem Leistungshalbleitermodul eingebaut ist.
  • Wie in 48 gezeigt, enthält die Halbleitervorrichtung PM1 eine Halbleitervorrichtungstreiberschaltung 251 und Halbleiterschaltelemente 252 und 253. Jedes der Halbleiterschaltelemente 252 und 253 ist ein Bipolartransistor mit isoliertem Gate (IGBT). Diese Komponenten bilden eine Zweigschaltung.
  • Ein Anschluss der Zweigschaltung ist mit einer Leistungsversorgung HVCC verbunden, der andere Anschluss der Zweigschaltung ist mit einem Massepotential HGND verbunden, und ein Zwischenpunkt in der Zweigschaltung ist als eine Ausgangsleistung HOUT mit einer Last verbunden. Eine Freilaufdiode, die in 48 nicht gezeigt ist, kann an jedem der Halbleiterschaltelemente 252 und 253 angebracht sein.
  • Die Halbleitervorrichtungstreiberschaltung 251 ist ein IC mit hoher Spannungsfestigkeit zum Bereitstellen von Treibersignalen an die Gate-Anschlüsse der Halbleiterschaltelemente 252 und 253. Die Treiberschaltung HVIC1 gemäß der Ausführungsform 1 ist in der Halbleitervorrichtungstreiberschaltung 251 eingebaut. Die Treiberschaltung HVIC1 empfängt ein hochseitiges Eingangssignal HIN und gibt ein Ausgangssignal HO aus. Dieses hochseitige Ausgangssignal HO wird an den Gate-Anschluss des Halbleiterschaltelements 252 bereitgestellt.
  • Andererseits weist die Halbleitervorrichtungstreiberschaltung 251 auch eine Schaltung LVIC mit niedriger Spannungsfestigkeit. Die Schaltung LVIC mit niedriger Spannungsfestigkeit empfängt ein niederseitiges Signal LIN und gibt ein Ausgangssignal LO aus. Dieses niederseitige Ausgangssignal LO wird an den Gate-Anschluss des Halbleiterschaltelements 253 bereitgestellt.
  • Die Leistungsversorgung VCC und die Leistungsversorgung VB für die Halbleitervorrichtungstreiberschaltung 251 werden von außerhalb der Halbleitervorrichtung PM1 bereitgestellt. Das erste Referenzpotential GND ist mit der Außenseite der Halbleitervorrichtung PM1 verbunden. Das zweite Referenzpotential VS ist mit einem Verbindungspunkt zwischen dem Emitter-Anschluss des Halbleiterschaltelements 252 und dem Kollektor-Anschluss des Halbleiterschaltelements 253, d.h. dem Zwischenpunkt in der Zweigschaltung verbunden.
  • Obwohl die Leistungsversorgung VB für die Halbleitervorrichtung PM1 von außerhalb der Halbleitervorrichtung PM1 bereitgestellt wird, kann sie alternativ in der Halbleitervorrichtung PM1 generiert werden. Als eine Technik, die sich auf eine solche Leistungsversorgungsgenerierung bezieht, sind verschiedene Techniken, die zum Beispiel eine Bootstrap-Schaltung verwenden gut bekannt, die eine Bootstrap-Diode aufweisen. Solch eine Technik ist keine neue Angelegenheit. Jede der gut bekannten Techniken kann verwendet werden. Deshalb wird die zu verwendende Technik in dieser Beschreibung nicht detailliert beschrieben.
  • In solch einer Schaltung wird das Halbleiterschaltelement 253 eingeschaltet, um das Referenzpotential VS mit der HGND-Seite zu verbinden, und das Schaltelement 252 wird danach eingeschaltet. Dann steigt das Referenzpotential VS an. In Relation dazu weist die Halbleitervorrichtung PM1 gemäß der Ausführungsform 19 die Treiberschaltung HVIC1 gemäß der Ausführungsform 1 auf. Deshalb kann ein Leistungshalbleitermodul zur Verfügung gestellt werden, das in der Lage ist, die Fehlfunktion aufgrund des Ansteigens (Änderung dV/dt) des Referenzpotentials VS zu vermeiden, und eine hohe Zuverlässigkeit aufweist.
  • Die Halbleitervorrichtung PM1 gemäß der Ausführungsform 19 enthält die Treiberschaltung HVIC1, aber die vorliegende Erfindung ist nicht darauf beschränkt. In der Halbleitervorrichtung PM1 kann die Treiberschaltung HVIC1 durch eine der Treiberschaltungen für Halbleiterelemente gemäß den Ausführungsformen 2 bis 18 ersetzt werden.
  • Ausführungsform 20
  • 49 ist ein Schaltbild, das eine Anordnung einer Halbleitervorrichtung PM2 gemäß einer Ausführungsform 20 der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung PM2 weist die Treiberschaltung HVIC1 für ein Halbleiterelement gemäß der vorstehend beschriebenen Ausführungsform 1 auf. Die Halbleitervorrichtung PM2 weist die gleiche Anordnung auf wie die der Halbleitervorrichtung PM1 gemäß der Ausführungsform 19, außer dass Halbleiterschaltelemente 261 und 262 anstelle der Halbleiterschaltelemente 252 und 253 vorgesehen sind.
  • Die Halbleiterschaltelemente 261 und 262 sind Leistungs-MOSFETs, die SiC als ein Halbleitermaterial verwenden. Eine Verwendung der SiC-Vorrichtung ermöglicht, die Halbleitervorrichtung PM2 in einer Größe zu reduzieren.
  • Das heißt, als Halbleiterschaltelemente können Si-Leistungshalbleiterelemente, SiC-Leistungshalbleiterelemente oder Leistungshalbleiterelemente eingesetzt werden, die eines von verschiedenen Verbund-Halbleitermaterialien außer Si verwenden. Die Leistungsschaltelemente können aus einem Halbleiter mit breiter Bandlücke gebildet sein, der eine Bandlücke breiter als die von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist zum Beispiel Siliziumkarbid (SiC), ein auf Galliumnitrid basiertes Material oder Diamant.
  • Schaltelemente oder Diodenelemente, die aus einem solchen Halbleiter mit breiter Bandlücke gebildet sind, weisen eine hohe Spannungsfestigkeit und eine hohe erlaubte Stromdichte auf und können deshalb in einer Größe reduziert werden. Ein Verwenden solcher in der Größe reduzierten Schaltelemente oder Diodenelemente ermöglicht, ein Halbleitermodul, welches die Elemente enthält, in der Größe zu reduzieren.
  • Solche Elemente weisen auch einen hohen Wärmewiderstand auf. Deshalb können Wärmeableitungslamellen eines Kühlkörpers für solch ein Element in der Größe reduziert werden oder ein wassergekühlter Teil eines Kühlkörpers kann zu einem luftgekühlten Teil verändert werden. Als eine Folge kann ein Halbleitermodul, das solche Komponenten aufweist, weiter in der Größe reduziert werden. Außerdem kann, da der Leistungsverlust gering ist, auch eine Verbesserung einer Effizienz der Schaltelemente oder Diodenelemente und somit eine Verbesserung einer Effizienz des Halbleitermoduls erzielt werden. Wenn eine SiC-Vorrichtung verwendet wird, können diese Vorteile erzielt werden.
  • Die Halbleitervorrichtung PM2 gemäß der Ausführungsform 20 enthält die Treiberschaltung HVIC1, aber die vorliegende Erfindung ist nicht darauf beschränkt. In der Halbleitervorrichtung PM2 kann die Treiberschaltung HVIC1 durch eine der Treiberschaltungen für Halbleiterelemente gemäß den Ausführungsformen 2 bis 18 ersetzt werden.
  • Die konkreten Beispiele der Schaltungen in den vorstehend beschriebenen Ausführungsformen, z.B. die Logikgatter oder Ähnliches insbesondere für die Logikschaltungen sind konkret offenbart worden. Die vorliegende Erfindung ist jedoch nicht auf die Schaltungen in den vorstehend beschriebenen Ausführungsformen beschränkt. Jede Logikschaltung, die zu ähnlichen logischen Operationen fähig ist, genügt auch, und Schaltungen, die sich von denjenigen in den Ausführungsformen unterscheiden, können verwendet werden. Andere verschiedene Modifikationen können vorgenommen werden, und unterschiedliche Schaltungen können verwendet werden, ohne von dem Wesentlichen der vorliegenden Erfindung abzuweichen.
  • Bezugszeichenliste
  • 1 Eingangsschaltung, 2 Einzelimpulsschaltung, 3 Hochspannungs-Pegelverschiebungsschaltung, 4, 4a Verriegelungsschaltung, 5 Treiberschaltung, 6, 11 Primärschaltung, 7 Sekundärschaltung, 12 dV/dt-Erfassungsschaltung, 21, 22 Logikschaltung, 252, 253 Halbleiterschaltelement, HVIC0, HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6 Treiberschaltung, PM1, PM2 Halbleitervorrichtung

Claims (19)

  1. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement, aufweisend: eine Primärschaltung (11, 127, 201, 231), die ein Eingangssignal (IN) empfängt und basierend auf einem ersten Referenzpotential (GND) einen ersten EIN-Impuls (ONHVIN), der mit einer steigenden Flanke des Eingangssignals (IN) synchronisiert ist, und einen ersten AUS-Impuls (OFFHVIN), der mit einer fallenden Flanke des Eingangssignals (IN) synchronisiert ist, generiert; eine Pegelverschiebungsschaltung (3), die basierend auf einem zweiten Referenzpotential (VS), das von dem ersten Referenzpotential (GND) verschieden ist, einen zweiten EIN-Impuls (ONHV), der durch ein Verschieben des Spannungspegels des ersten EIN-Impulses (ONHVIN) gebildet wird, und einen zweiten AUS-Impuls (OFFHV), der durch ein Verschieben des Spannungspegels des ersten AUS-Impulses (OFFHVIN) gebildet wird, generiert; eine Sekundärschaltung (7, 122, 124, 202), die als ein Treibersignal (OUT) für das Halbleiterelement einen Ausgangsimpuls ausgibt, der synchronisiert mit dem zweiten EIN-Impuls (ONHV) ansteigt und synchronisiert mit dem zweiten AUS-Impuls (OFFHV) fällt, und die das Ausgangssignal hält, wenn sowohl der zweite EIN-Impuls (ONHV) als auch der zweite AUS-Impuls (OFFHV) einen High-Pegel aufweisen; und eine Maskiersignal-Generierungsschaltung (12, 121, 203), die ein Maskiersignal (MASKd) generiert, welches ein Impulssignal ist, das synchronisiert mit dem Anfang und dem Ende des Ansteigens des zweiten Referenzpotentials (VS) zwischen einem High-Pegel und einem Low-Pegel wechselt, wobei ein Betriebswiederaufnahmesignal (MASKON, MASKOFF) gemäß dem Zustand des Eingangssignals (IN) während des Ansteigens des zweiten Referenzpotentials (VS) durch das Maskiersignal (MASKd) generiert wird, um den ersten EIN-Impuls (ONHVIN) oder den ersten AUS-Impuls (OFFHVIN) zu generieren, die eine fallende Flanke aufweisen, die relativ zu dem Maskiersignal (MASKd) verzögert ist, und entweder der zweite EIN-Impuls (ONHV) oder der zweite AUS-Impuls (OFFHV) dadurch nach dem Ende des Ansteigens des zweiten Referenzpotentials (VS) auf den High-Pegel geschaltet wird, um den Zustand des Eingangssignals (IN) erneut zu übertragen.
  2. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß Anspruch 1, wobei die Maskiersignal-Generierungsschaltung (12, 121, 203) eine Spannungserfassungsschaltung (12) aufweist, die einen Impuls ausgibt, der während eines möglichen Anstiegs in der Pegelverschiebungsschaltung (3) auf einen High-Pegel wechselt, und wobei der von der Spannungserfassungsschaltung (12) ausgegebene Impuls das Maskiersignal (MASKd) ist.
  3. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß Anspruch 1 oder 2, wobei die Primärschaltung (11, 127, 201, 231) aufweist: eine Einzelimpulsschaltung (2, 2a, 151, 161, 171), die das Eingangssignal (IN) empfängt und einen EIN-Einzelimpuls (ONONESHOT), der mit der steigenden Flanke des Eingangssignals (IN) synchronisiert ist, und einen AUS-Einzelimpuls (OFFONESHOT), der mit der fallenden Flanke des Eingangssignals (IN) synchronisiert ist, generiert; und eine Logikschaltung (21, 22, 42, 111), die selektiv das Betriebswiederaufnahmesignal (MASKON, MASKOFF), das zu dem Zustand des Eingangssignals (IN) während des Ansteigens des zweiten Referenzpotentials (VS) korrespondiert, logisch zu dem EIN-Einzelimpuls (ONONESHOT) oder dem AUS-Einzelimpuls (OFFONESHOT) addiert, und wobei die Primärschaltung (11, 127, 201, 231) als den ersten EIN-Impuls (ONHVIN) und den ersten AUS-Impuls (OFFHVIN) jeweils den EIN-Einzelimpuls (ONONESHOT) und den AUS-Einzelimpuls (OFFONESHOT), die nach der selektiven logischen Addition durch die logische Schaltung erhalten wurden, ausgibt.
  4. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß Anspruch 3, wobei das Betriebswiederaufnahmesignal (MASKON, MASKOFF) nur generiert wird, wenn entweder der EIN-Einzelimpuls (ONONESHOT) oder der AUS-Einzelimpuls (OFFONESHOT) mit dem Maskiersignal (MASKd) überlappt.
  5. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß Anspruch 4, wobei das Betriebswiederaufnahmesignal (MASKON, MASKOFF) nur erzeugt wird, wenn das Maskiersignal (MASKd) vollständig mit dem EIN-Einzelimpuls (ONONESHOT) oder dem AUS-Einzelimpuls (OFFONESHOT) überlappt.
  6. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß einem der Ansprüche 1 bis 5, weiter aufweisend eine Verzögerungsschaltung (61, 83, 131, 263), die mit der Maskiersignal-Generierungsschaltung (12, 121, 203) verbunden ist und die ein Signal ausgibt, das durch Verzögern des Maskiersignals (MASKd) gebildet wird, wobei das Betriebswiederaufnahmesignal (MASKON, MASKOFF) durch Verwenden des Ausgangssignals von der Verzögerungsschaltung (61, 83, 131, 263) generiert wird.
  7. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß einem der Ansprüche 1 bis 6, wobei das Betriebswiederaufnahmesignal (MASKON, MASKOFF) nur generiert wird, wenn die Pulsbreite des Maskiersignals (MASKd) gleich oder größer ist als eine vorbestimmte Breite.
  8. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß einem der Ansprüche 1 bis 7, weiter aufweisend eine Einzelimpulssignal-Generierungsschaltung (21, 82, 83), die das Maskiersignal (MASKd) als ein Eingangssignal empfängt und ein Einzelimpuls-Betriebswiederaufnahmesignal generiert, das nach einer fallenden Flanke des Maskiersignals (MASKd) fällt, wobei das Einzelimpuls-Betriebswiederaufnahmesignal das Betriebswiederaufnahmesignal (MASKON, MASKOFF) ist.
  9. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß Anspruch 8, wobei das Einzelimpuls-Betriebswiederaufnahmesignal ein Impuls ist, der eine größere Breite aufweist als die Breite des Maskiersignals (MASKd).
  10. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß Anspruch 8 oder 9, wobei das Einzelimpuls-Betriebswiederaufnahmesignal synchronisiert mit der fallenden Flanke des Maskiersignals (MASKd) generiert wird.
  11. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß einem der Ansprüche 1 bis 10, wobei die Primärschaltung (11, 127, 201, 231) eine Einzelimpulsschaltung (2, 2a, 151, 161, 171) aufweist, die einen Eingangsimpuls empfängt, der durch eine logische Synthese des Eingangssignals (IN) und des Maskiersignals (MASKd) gebildet wird, und einen Einzelimpuls generiert, der mit der fallenden Flanke des Eingangsimpulses synchronisiert ist.
  12. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß einem der Ansprüche 1 bis 11, wobei die Maskiersignal-Generierungsschaltung (12, 121, 203) eine Verriegelungsschaltung (4, 4a, 128, 241) aufweist, die in der Sekundärschaltung (7, 122, 124, 202) vorgesehen ist und die einen Impuls ausgibt, der für eine Zeitdauer einen High-Pegel aufweist, während der sowohl der zweite EIN-Impuls (ONHV) als auch der zweite AUS-Impuls (OFFHV) einen High-Pegel aufweisen, und wobei der von der Verriegelungsschaltung (4, 4a, 128, 241) ausgegebene Impuls das Maskiersignal (MASKd) ist.
  13. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß einem der Ansprüche 1 bis 12, weiter aufweisend: eine Spannungserfassungsschaltung (12), die ein erstes Maskiersignal (MASKd) generiert, das ein Impulssignal ist, das eine Breite gleich der Zeitdauer aufweist, während der das zweite Referenzpotential (VS) ansteigt; und eine Verriegelungsschaltung (4, 4a, 128, 241), die in der Sekundärschaltung (7, 122, 124, 202) vorgesehen ist, einen Impuls erzeugt, der für eine Zeitdauer einen High-Pegel aufweist, während der sowohl der zweite EIN-Impuls (ONHV) als auch der zweite AUS-Impuls (OFFHV) einen High-Pegel aufweisen, und ein zweites Maskiersignal (MASKi) ausgibt, das durch Verzögern des Impulses gebildet wird, wobei Teile des ersten Maskiersignals (MASKd) und des zweiten Maskiersignals (MASKi), die nicht miteinander übereinstimmen, das Betriebswiederaufnahmesignal (MASKON, MASKOFF) sind.
  14. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß einem der Ansprüche 1 bis 13, wobei die Generierung des Betriebswiederaufnahmesignals (MASKON, MASKOFF) unterbrochen wird, wenn das Eingangssignal (IN) an einem Zwischenpunkt in einer Impulswellenform des Maskiersignals (MASKi) geändert wird.
  15. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß einem der Ansprüche 1 bis 14, weiter aufweisend: eine Vergleichslogikschaltung (211), die ein erstes übereinstimmendes Maskiersignal (MASKHH) generiert, das aus übereinstimmenden Teilen von Impulswellenformen des Maskiersignals (MASKi) und des Ausgangssignals von der Sekundärschaltung (7, 122, 124, 202) gebildet wird; eine Signalübertragungsschaltung (203), die das erste übereinstimmende Maskiersignal (MASKHH) von der Vergleichslogikschaltung (211) empfängt und das Signal zu einer nachfolgende Stufe überträgt; und eine Maskierlogikschaltung (221), die ein zweites übereinstimmendes Maskiersignal (MASKLH) gemäß dem ersten übereinstimmenden Maskiersignal (MASKHH) von der Signalübertragungsschaltung (203) empfängt, selektiv das Betriebswiederaufnahmesignal (MASKON, MASKOFF) gemäß den Übereinstimmungen eines High-Pegels und eines Low-Pegels zwischen dem zweiten übereinstimmenden Maskiersignal (MASKLH) und dem Eingangssignal (IN) generiert und die Generierung des Betriebswiederaufnahmesignals (MASKON, MASKOFF) unterbricht, wenn das Eingangssignal (IN) an einem Zwischenpunkt in einer Impulswellenform des Maskiersignals (MASKi) geändert wird.
  16. Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6) für ein Halbleiterelement gemäß Anspruch 15, wobei, wenn zwei des zweiten übereinstimmenden Maskiersignals (MASKLH) simultan von der Signalübertragungsschaltung (203) durch eine andere Ursache als das erste übereinstimmende Maskiersignal (MASKHH) generiert werden, und wenn das zweite übereinstimmende Maskiersignal (MASKLH) übereinstimmende Teile aufweist, die übereinstimmenden Teile von dem zweiten übereinstimmenden Maskiersignal (MASKLH) entfernt werden.
  17. Halbleitervorrichtung, aufweisend: ein Halbleiterschaltelement (252, 253, 261), das einen ersten Anschluss, einen zweiten Anschluss und einen Steueranschluss zum Schalten zwischen einem Leiten und einem Abschalten zwischen dem ersten Anschluss und dem zweiten Anschluss aufweist; einen Eingangsanschluss, durch den ein Eingangssignal (IN) empfangen wird; und eine Treiberschaltung (HVIC1, HVIC2, HVIC3, HVIC4, HVIC5, HVIC6), die das Eingangssignal (IN) empfängt und ein Treibersignal (OUT) an den Steueranschluss bereitstellt, wobei die Treiberschaltung aufweist: eine Primärschaltung (11, 127, 201, 231), die das Eingangssignal (IN) empfängt und basierend auf einem ersten Referenzpotential (GND) einen ersten EIN-Impuls (ONHVIN) synchronisiert mit einer steigenden Flanke des Eingangssignals (IN) und einen ersten AUS-Impuls (OFFHVIN) synchronisiert mit einer fallenden Flanke des Eingangssignals (IN) generiert; eine Pegelverschiebungsschaltung (3), die basierend auf einem von dem ersten Referenzpotential (GND) verschiedenen zweiten Referenzpotential (VS) einen zweiten EIN-Impuls (ONHV), der durch Verschieben des Spannungspegels des ersten EIN-Impulses (ONHVIN) gebildet wird, und einen zweiten AUS-Impuls (OFFHV), der durch Verschieben des Spannungspegels des ersten AUS-Impulses (OFFHVIN) gebildet wird, generiert; eine Sekundärschaltung (7, 122, 124, 202), die als das Treibersignal (OUT) einen Ausgangsimpuls ausgibt, der synchronisiert mit dem zweiten EIN-Impuls (ONHV) ansteigt und synchronisiert mit dem zweiten AUS-Impuls (OFFHV) abfällt, und die das Ausgangssignal hält, wenn sowohl der zweite EIN-Impuls (ONHV) als auch der zweite AUS-Impuls (OFFHV) den High-Pegel aufweisen; und eine Maskiersignal-Generierungsschaltung (12, 121, 203), die ein Maskiersignal (MASKd) generiert, welches ein Impulssignal ist, das synchronisiert mit dem Anfang und dem Ende des Ansteigens des zweiten Referenzpotentials (VS) zwischen einem High-Pegel und einem Low-Pegel wechselt, wobei ein Betriebswiederaufnahmesignal (MASKON, MASKOFF) gemäß dem Zustand des Eingangssignals (IN) während des Ansteigens des zweiten Referenzpotentials (VS) durch das Maskiersignal (MASKd) generiert wird, um den ersten EIN-Impuls (ONHVIN) oder den ersten AUS-Impuls (OFFHVIN), die relativ zu dem Maskiersignal (MASKd) eine verzögerte fallende Flanke aufweisen, zu generieren, und entweder der zweite EIN-Impuls (ONHV) oder der zweite AUS-Impuls (OFFHV) dadurch nach dem Ende des Ansteigens des zweiten Referenzpotentials (VS) auf den High-Pegel geschaltet wird, um den Zustand des Eingangssignals (IN) erneut zu übertragen.
  18. Halbleitervorrichtung gemäß Anspruch 17, wobei das Halbleiterschaltelement (252, 253, 261) ein Bipolartransistor mit isoliertem Gate ist.
  19. Halbleitervorrichtung gemäß Anspruch 17, wobei das Halbleiterschaltelement (252, 253, 261) Siliziumkarbid als sein Halbleitermaterial verwendet.
DE112013007245.9T 2013-07-16 2013-07-16 Treiberschaltung für ein Halbleiterelement und Halbleitervorrichtung Active DE112013007245B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/069308 WO2015008331A1 (ja) 2013-07-16 2013-07-16 半導体素子の駆動回路および半導体装置

Publications (2)

Publication Number Publication Date
DE112013007245T5 DE112013007245T5 (de) 2016-04-07
DE112013007245B4 true DE112013007245B4 (de) 2019-08-14

Family

ID=52345827

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013007245.9T Active DE112013007245B4 (de) 2013-07-16 2013-07-16 Treiberschaltung für ein Halbleiterelement und Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9755637B2 (de)
JP (1) JP6028865B2 (de)
CN (1) CN105393444B (de)
DE (1) DE112013007245B4 (de)
WO (1) WO2015008331A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6289673B2 (ja) * 2014-12-17 2018-03-07 三菱電機株式会社 レベルシフト回路、集積回路、およびパワー半導体モジュール
WO2017208668A1 (ja) * 2016-06-03 2017-12-07 富士電機株式会社 半導体素子の駆動装置
JP6753301B2 (ja) * 2016-12-19 2020-09-09 三菱電機株式会社 駆動回路
JP6731884B2 (ja) * 2017-05-19 2020-07-29 三菱電機株式会社 ハイサイドゲート駆動回路、半導体モジュール、および３相インバータシステム
EP3813261A1 (de) 2019-10-25 2021-04-28 Nxp B.V. Vorrichtung mit einem pegelschieber

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10232972A1 (de) 2001-07-19 2003-05-22 Mitsubishi Electric Corp Halbleitervorrichtung
JP2006319884A (ja) 2005-05-16 2006-11-24 Mitsubishi Electric Corp 駆動装置及び電力半導体装置
US20110227626A1 (en) 2010-03-17 2011-09-22 Hitachi, Ltd. Level shift circuit and power conversion unit
JP2012075267A (ja) 2010-09-29 2012-04-12 Mitsubishi Electric Corp スイッチング素子の駆動回路
JP2012130209A (ja) 2010-12-17 2012-07-05 Mitsubishi Electric Corp 半導体回路および半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3863474B2 (ja) * 2002-09-25 2006-12-27 三菱電機株式会社 駆動回路及び半導体装置
JP4157010B2 (ja) * 2003-10-27 2008-09-24 三菱電機株式会社 駆動回路及び半導体装置
JP2007243254A (ja) * 2006-03-06 2007-09-20 Matsushita Electric Ind Co Ltd スイッチ素子駆動回路
JP2009117917A (ja) * 2007-11-01 2009-05-28 Denso Corp レベルシフト回路
JP5267402B2 (ja) * 2009-09-29 2013-08-21 三菱電機株式会社 半導体回路
EP2763320A4 (de) * 2011-09-30 2015-04-15 Sharp Kk Pegelschieberschaltung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10232972A1 (de) 2001-07-19 2003-05-22 Mitsubishi Electric Corp Halbleitervorrichtung
JP2006319884A (ja) 2005-05-16 2006-11-24 Mitsubishi Electric Corp 駆動装置及び電力半導体装置
US20110227626A1 (en) 2010-03-17 2011-09-22 Hitachi, Ltd. Level shift circuit and power conversion unit
JP2011193419A (ja) 2010-03-17 2011-09-29 Hitachi Ltd レベルシフト回路、および電力変換装置
JP2012075267A (ja) 2010-09-29 2012-04-12 Mitsubishi Electric Corp スイッチング素子の駆動回路
JP2012130209A (ja) 2010-12-17 2012-07-05 Mitsubishi Electric Corp 半導体回路および半導体装置

Also Published As

Publication number Publication date
WO2015008331A1 (ja) 2015-01-22
CN105393444B (zh) 2018-05-04
US9755637B2 (en) 2017-09-05
JP6028865B2 (ja) 2016-11-24
DE112013007245T5 (de) 2016-04-07
JPWO2015008331A1 (ja) 2017-03-02
US20160118979A1 (en) 2016-04-28
CN105393444A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
DE112013007245B4 (de) Treiberschaltung für ein Halbleiterelement und Halbleitervorrichtung
DE112016003609B4 (de) Energie-Schaltvorrichtung
DE4206082C1 (de)
DE102010039141B4 (de) Halbleiterschaltung
DE10344572B4 (de) Gateansteuerungseinrichtung zur Reduktion einer Stoßspannung und einem Schaltverlust
DE102018206424B4 (de) Ansteuervorrichtung und schaltvorrichtung
DE10257438A1 (de) Treibervorrichtung
DE102007009848B4 (de) Ansteuerschaltung
DE10235444A1 (de) Treibersteuerungseinrichtung, Leistungsumformungseinrichtung, Verfahren zur Steuerung einer Leistungsumformungseinrichtung und Verfahren zum Gebrauch einer Leistungsumformungseinrichtung
DE112016000392B4 (de) Signalübertragungs-Einrichtung
DE102018123509A1 (de) Spannungspegelumsetzerschaltung und Verfahren
DE102016124524A1 (de) Fehlerdetektionsschaltung für einen PWM-Treiber, ein in Beziehung dazu stehendes System und integrierte Schaltung
DE2109936A1 (de) Mehrphasentaktsignalgenerator unter Ver Wendung frequenzbezogener und phasengetrenn ter Signale
DE112014001233T5 (de) Treiberschaltkreis und Halbleitervorrichtung
DE2611863A1 (de) Pegelumsetzer fuer binaersignale
DE202018003362U1 (de) Treiberschaltung für Leistungshalbleitervorrichtungen
DE19882086B4 (de) Verfahren und Vorrichtung zum Implementieren einer adiabatischen Logikfamilie
DE112015007039B4 (de) Treiberschaltungen für eine halbleiteranordnung und inverteranordnungen
DE112009003600T5 (de) Elektrisch isolierte schaltelem entansteuerungsvor-richtung und verfahren zur steuerung derselben
DE102017124748A1 (de) Konfigurierbare klemmschaltung
DE2225315B2 (de) Mehrphasen-taktgeber
DE102011085266B4 (de) Halbleiterschaltung und Halbleitervorrichtung
DE102006056602B4 (de) Treiberschaltung zum Treiben einer Leistungsvorrichtung
DE102004062224A1 (de) Halbleitervorrichtung und Halbleitervorrichtungsmodul
DE102013201067A1 (de) Totzeit-erzeugungsschaltung und lastansteuervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final