JP6289673B2 - レベルシフト回路、集積回路、およびパワー半導体モジュール - Google Patents
レベルシフト回路、集積回路、およびパワー半導体モジュール Download PDFInfo
- Publication number
- JP6289673B2 JP6289673B2 JP2016564506A JP2016564506A JP6289673B2 JP 6289673 B2 JP6289673 B2 JP 6289673B2 JP 2016564506 A JP2016564506 A JP 2016564506A JP 2016564506 A JP2016564506 A JP 2016564506A JP 6289673 B2 JP6289673 B2 JP 6289673B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- rectifying element
- potential
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000001514 detection method Methods 0.000 claims description 132
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 description 43
- 230000007257 malfunction Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 10
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 10
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
Description
図1を参照して、はじめに、本発明の各実施の形態におけるレベルシフト回路が適用され得るインバータ装置900(パワー半導体モジュール)について、以下に説明する。
図16を参照して、参考例のレベルシフト回路590は、1次側信号伝達回路2と、レベルシフト主回路3と、2次側信号伝達回路4とを有する。1次側信号伝達回路2は、入力回路5と、ONワンショットパルス回路6と、OFFワンショットパルス回路7とを有する。2次側信号伝達回路4は、インターロック回路8と、駆動回路9とを有する。1次側信号伝達回路2は入力信号INからパルス信号ONLVおよびOFFLVを生成する回路である。レベルシフト主回路3はパルス信号ONLVおよびOFFLVのそれぞれをパルス信号ONHVおよびOFFHVとして2次側信号伝達回路4に伝達する回路である。2次側信号伝達回路4は出力信号OUTを生成する回路である。
図3を参照して、はじめに、レベルシフト回路501の概要について説明する。レベルシフト回路501は、1次側回路2aと、レベルシフト主回路3と、2次側回路4aと、整流性素子回路23とを有する。
前述したように実施の形態1において、基準電位VSに対応する電位VE2が負電位であることを検知したことを表す負電位検知信号VmVSLVおよびVmVSHVの少なくともいずれかが生成される。本実施の形態においては、検知信号VmVSLVを用いて、入力信号INのON状態およびOFF状態のうち少なくともいずれか一方を伝達する信号が生成される。
前述したように実施の形態1または2において、基準電位VSに対応する電位VE2が負電位であることを検知したことを表す負電位検知信号VmVSLVおよびVmVSHVの少なくともいずれかが生成される。本実施の形態においては、この検知信号を用いて、出力信号OUTの状態のうち少なくともいずれかが、2次側回路から1次側回路に伝達される。該信号により、入力信号INの状態のうち少なくともいずれかを伝達する信号を、出力信号OUTの状態を加味して生成可能である。
本実施の形態においては、実施の形態1で説明した整流性素子回路23に流れる電流値が、1次側回路または2次側回路における任意の信号に応じて可変とされる。これにより、電位VE2が負電位であるときに、1次側回路と2次側回路との間で、任意の信号の状態のうち少なくともいずれかを伝達可能である。
本実施の形態においては、実施の形態4で説明した、電流可変回路を有する負電位検知回路を用いることにより、電位VE2が負電位である期間に出力信号OUTの状態のうち少なくともいずれかが2次側回路から1次側回路へ伝達される。該信号により入力信号の状態のうち少なくともいずれかを伝達する信号を、出力信号の状態を加味して生成可能である。
本実施の形態においては、実施の形態4で説明した、電流可変回路を有する負電位検知回路を用いることにより、電位VE2が負電位である期間に入力信号INの状態のうち少なくともいずれかが1次側回路から2次側回路へ伝達される。
図11を参照して、レベルシフト回路507が有する負電位検知部22gは、負電位検知部22b(図5:実施の形態2)と、負電位検知部22f(図10:実施の形態6)とを含む。よって、負電位検知部22bの整流性素子回路231(第1の整流性素子回路)と、負電位検知部22fの整流性素子回路232(第2の整流性素子回路)とが配置されている。整流性素子回路231の電流変化は、1次側負電位検知回路24b(第1の検知回路)によって検知される。整流性素子回路232の電流変化は、2次側負電位検知回路25f(第2の検知回路)によって検知される。
図12を参照して、レベルシフト回路508が有する負電位検知部22hは、電流可変回路26e(第1の電流可変回路)を有する負電位検知部22e(図9:実施の形態5)と、電流可変回路26f(第2の電流可変回路)を有する負電位検知部22f(図10:実施の形態6)とを含む。よって、負電位検知部22eの整流性素子回路231(第1の整流性素子回路)と、負電位検知部22fの整流性素子回路232(第2の整流性素子回路)とが配置されている。整流性素子回路231の電流変化は、1次側回路2hが有する1次側負電位検知回路24e(第1の検知回路)によって検知される。整流性素子回路232の電流変化は、2次側回路4hが有する2次側負電位検知回路25f(第2の検知回路)によって検知される。
図13を参照して、レベルシフト回路509の1次側回路2iは入力回路5cを有する。入力回路5cは、入力信号INに同期して信号INONおよびINOFFを生成し、かつ負電位検知部22eの1次側負電位検知回路24eからの信号VmVSOUTsigによっても信号INON,INOFFまたはVmVSINLVを生成する回路である。
本実施の形態においては、駆動回路9a(図10〜図13:実施の形態6〜9)にて、出力信号OUTに反映させる信号に優先順位が設けられる。電位VE2が電位VE1以下でありかつレベルシフト主回路3にて信号伝達可能な状態、つまりレベルシフト主回路3において電源電圧VBによる電位が基準電位GNDより高い状態においては、レベルシフト主回路3を介して伝達される信号OUTONおよびOUTOFFと、整流性素子回路23,231または232を介して伝達される信号とが同時に駆動回路9aに入力される場合がある。このとき、レベルシフト主回路3を介して伝達される信号OUTONおよびOUTOFFの状態と、整流性素子回路23,231または232を介して伝達される信号の状態とが異なると、駆動回路9aが誤動作し得る。
図14を参照して、レベルシフト回路511の負電位検知部22jは、レベルシフト回路504の負電位検知部22d(図7:実施の形態4)の構成に加えて、負電位検知部22cと、2次側信号生成回路51とを含む。本実施の形態においては、2次側信号生成回路51は2次側回路4jに含まれる。
図15を参照して、レベルシフト回路512は、レベルシフト回路504(図7:実施の形態4)における負電位検知部22dの代わりに、負電位検知部22kを有する。負電位検知部22kは、電流可変回路26kと、整流性素子回路231(第1の整流性素子回路)および232(第2の整流性素子回路)と、2次側負電位検知回路25kとを有する。
再び図2を参照して、本実施の形態のHVIC(集積回路)600は、レベルシフト回路500と、配線によってそれに接続された他の回路400とを有する。レベルシフト回路500としては、具体的には、上述した各実施の形態のレベルシフト回路501〜509,511,512のいずれかを用い得る。他の回路400は、信頼性を確保するための保護回路を含んでもよい。また他の回路400は、LVIC700(図1)と同様の機能を有する回路を含んでもよい。
再び図1を参照して、本実施の形態のインバータ装置900(パワー半導体モジュール)は、実施の形態13のHVIC600(集積回路)と、LVIC700と、高電位側スイッチング素子102(半導体スイッチング素子)と、低電位側スイッチング素子103とを有する。高電位側スイッチング素子102はHVIC600により駆動され、低電位側スイッチング素子103はLVIC700により駆動される。
本実施の形態においては、高電位側スイッチング素子102(図1)および低電位側スイッチング素子103(図1)の少なくともいずれかの少なくとも一部が、炭化珪素(SiC)半導体素子によって構成される。たとえばIGBTおよび還流ダイオードによって高電位側スイッチング素子102が構成されている場合、少なくともいずれかが炭化珪素(SiC)半導体素子であり、好ましくは、少なくともスイッチング機能を担う素子(上記例ではIGBT)がSiC半導体素子である。
Claims (15)
- 受け付けた入力信号(IN)に対応して、第1の基準電位(GND)での第1の信号を出力する1次側回路(2a〜2k)と、
前記1次側回路から受け付けた前記第1の信号の基準電位を前記第1の基準電位から第2の基準電位(VS)へ変換することにより、前記第2の基準電位での第2の信号を出力するレベルシフト主回路(3)と、
前記レベルシフト主回路から受け付けた前記第2の信号を用いることにより、前記入力信号に対応して、前記第2の基準電位での出力信号(OUT)を生成する2次側回路(4a〜4h,4j,4k)と、
前記1次側回路と前記2次側回路との間に設けられた少なくとも1つの整流性素子回路(23,231,232)とを備え、前記1次側回路および前記2次側回路の少なくともいずれかは、前記整流性素子回路に流れる電流の変化を検知することにより前記第2の基準電位に対応する電位(VE2)が前記第1の基準電位に対応する電位(VE1)以下であるか否かを検知する少なくとも1つの検知回路(24,24b,24e,25,25c,25f,25k,25z)を有する、レベルシフト回路(501〜509,511,512)。 - 前記検知回路(24b)は、前記第2の基準電位に対応する電位が前記第1の基準電位に対応する電位以下であるか否かを表す検知信号を生成し、
前記1次側回路(2b)は、前記入力信号が取り得る複数の状態のそれぞれに対応した複数の信号を生成し、前記複数の信号の少なくともいずれかは、前記検知信号によっても生成される、請求項1に記載のレベルシフト回路(502)。 - 前記検知回路(25c)は、前記第2の基準電位に対応する電位が前記第1の基準電位に対応する電位以下であるか否かを表す検知信号を生成し、
前記レベルシフト回路(501)は、前記検知信号を用いて前記出力信号の状態のうち少なくともいずれかを表す信号を前記1次側回路(2c)へ伝達する逆レベルシフト主回路(41)をさらに備え、前記1次側回路は、前記逆レベルシフト主回路から伝達された前記信号によっても前記入力信号の状態のうち少なくともいずれかを伝達する信号を生成する、請求項1に記載のレベルシフト回路(503)。 - 前記1次側回路(2d〜2f)および前記2次側回路(4d〜4f)のうち、一方は前記検知回路(24e,25)を有し、他方は、前記整流性素子回路に流れる電流値を任意の信号に応じて可変とする電流可変回路(26d,26e)を有する、請求項1に記載のレベルシフト回路(504〜506)。
- 前記電流可変回路(26e)は前記2次側回路(4e)に含まれ、前記電流可変回路における前記任意の信号は前記出力信号の状態のうち少なくともいずれかを表す信号であり、
前記1次側回路(2e)は、前記検知回路(24e)によって生成された信号によっても前記入力信号の状態の少なくともいずれかを伝達する信号を生成する、請求項4に記載のレベルシフト回路(505)。 - 前記電流可変回路(26f)は前記1次側回路(2f)に含まれ、前記電流可変回路における前記任意の信号は前記入力信号の状態のうち少なくともいずれかを表す信号である、請求項4に記載のレベルシフト回路(506)。
- 前記少なくとも1つの整流性素子回路は、第1の整流性素子回路(231)および第2の整流性素子回路(232)を含み、
前記少なくとも1つの検知回路は、前記第1の整流性素子回路に流れる電流の変化を検知する第1の検知回路(24b)と、前記第2の整流性素子回路に流れる電流の変化を検知する第2の検知回路(25f)とを含み、
前記第1の検知回路は、前記第2の基準電位に対応する電位が前記第1の基準電位に対応する電位以下であるか否かを表す検知信号を生成し、
前記1次側回路(2g)は、前記入力信号が取り得る複数の状態のそれぞれに対応した複数の信号を生成し、前記複数の信号の少なくともいずれかは、前記検知信号によっても生成され、
前記1次側回路は、前記第2の整流性素子回路に流れる電流値を、前記入力信号の状態のうち少なくともいずれかを表す信号に応じて可変とする、電流可変回路(26f)を有する、請求項1に記載のレベルシフト回路(507)。 - 前記少なくとも1つの整流性素子回路は、第1の整流性素子回路(231)および第2の整流性素子回路(232)を含み、
前記少なくとも1つの検知回路は、前記第1の整流性素子回路に流れる電流の変化を検知する第1の検知回路(24e)と、前記第2の整流性素子回路に流れる電流の変化を検知する第2の検知回路(25f)とを含み、
前記2次側回路(4h)は、前記第1の整流性素子回路に流れる電流値を、前記出力信号の状態のうち少なくともいずれかを表す信号に応じて可変とする、第1の電流可変回路(26e)を有し、
前記1次側回路(2h)は、前記第1の検知回路によって生成された信号によっても前記入力信号の状態の少なくともいずれかを伝達する信号を生成し、
前記1次側回路は、前記第2の整流性素子回路に流れる電流値を、前記入力信号の状態のうち少なくともいずれかを表す信号に応じて可変とする、第2の電流可変回路(26f)を有する、請求項1に記載のレベルシフト回路(508)。 - 前記少なくとも1つの整流性素子回路は、第1の整流性素子回路(231)および第2の整流性素子回路(232)を含み、
前記少なくとも1つの検知回路は、前記第1の整流性素子回路に流れる電流の変化を検知する第1の検知回路(24e)と、前記第2の整流性素子回路に流れる電流の変化を検知する第2の検知回路(25f)とを含み、
前記2次側回路(4h)は、前記第1の整流性素子回路に流れる電流値を、前記出力信号の状態のうち少なくともいずれかを表す信号に応じて可変とする、第1の電流可変回路(26e)を有し、
前記1次側回路(2i)は、前記第1の検知回路によって生成された信号によっても前記入力信号の状態の少なくともいずれかを伝達する信号を生成する入力回路(5c)を有し、
前記1次側回路は、前記第2の整流性素子回路に流れる電流値を、前記入力回路によって生成された前記信号に応じて可変とする、第2の電流可変回路(26f)を有する、請求項1に記載のレベルシフト回路(509)。 - 前記2次側回路(4f〜4h)は、前記レベルシフト主回路を介して伝達される信号と、前記整流性素子回路を介して伝達される信号とのいずれかに基づいて前記出力信号を生成する駆動回路(9a)を有し、前記駆動回路は、前記レベルシフト主回路を介して伝達される信号と、前記整流性素子回路を介して伝達される信号との両方が入力された場合、前記レベルシフト主回路を介して伝達される信号に基づいて前記出力信号を生成する、請求項6から9のいずれか1項に記載のレベルシフト回路(506〜509)。
- 前記1次側回路(2j)および前記2次側回路(4j)のうち、一方は前記検知回路(25)と信号生成回路(51)とを有し、他方は、整流性素子回路(232)に流れる電流値を任意の信号の第1の状態に応じて可変とする電流可変回路(26d)を有し、前記任意の信号は前記第1の状態と、前記第1の状態と異なる第2の状態とのいずれか一方の状態を取るものであり、
前記検知回路(25)は、前記任意の信号の前記第1の状態を表す一の信号を生成し、
前記信号生成回路は前記一の信号を用いて、前記第1の状態を表す信号と、前記第2の状態を表す信号との各々を生成する、請求項1に記載のレベルシフト回路(511)。 - 前記少なくとも1つの整流性素子回路は、第1の整流性素子回路(231)および第2の整流性素子回路(232)を含み、
前記1次側回路(2k)および前記2次側回路(4k)の一方は、第1の状態および第2の状態のいずれか一方の状態を取る任意の信号の前記第1の状態を表す信号に応じて、前記第1の整流性素子回路に流れる電流値を可変とし、かつ、前記第2の状態を表す信号に応じて、前記第2の整流性素子回路に流れる電流値を可変とする、電流可変回路(26k)を含み、
前記1次側回路および前記2次側回路の他方は前記検知回路(25k)を含み、前記検知回路は、前記第1の整流性素子回路および前記第2の整流性素子回路の各々に流れる電流の変化を検知することにより、前記任意の信号の前記第1の状態を表す信号と前記任意の信号の前記第2の状態を表す信号とを生成する、請求項1に記載のレベルシフト回路(512)。 - 請求項1から12のいずれか1項に記載のレベルシフト回路と、前記レベルシフト回路に配線によって接続された他の回路(400)とを備える、集積回路(600)。
- 請求項13に記載の集積回路と、前記集積回路によって駆動される半導体スイッチング素子(102)とを備える、パワー半導体モジュール(900)。
- 前記半導体スイッチング素子は炭化珪素半導体素子を含む、請求項14に記載のパワー半導体モジュール(900)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/083404 WO2016098196A1 (ja) | 2014-12-17 | 2014-12-17 | レベルシフト回路、集積回路、およびパワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016098196A1 JPWO2016098196A1 (ja) | 2017-04-27 |
JP6289673B2 true JP6289673B2 (ja) | 2018-03-07 |
Family
ID=56126119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016564506A Active JP6289673B2 (ja) | 2014-12-17 | 2014-12-17 | レベルシフト回路、集積回路、およびパワー半導体モジュール |
Country Status (5)
Country | Link |
---|---|
US (1) | US10116310B2 (ja) |
JP (1) | JP6289673B2 (ja) |
CN (1) | CN107112995B (ja) |
DE (1) | DE112014007270B4 (ja) |
WO (1) | WO2016098196A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6753301B2 (ja) * | 2016-12-19 | 2020-09-09 | 三菱電機株式会社 | 駆動回路 |
CN107896103B (zh) * | 2017-12-21 | 2021-12-03 | 广东美的制冷设备有限公司 | 电平转接电路及包含其的集成电路芯片、空调器 |
CN108616269B (zh) * | 2018-07-27 | 2023-12-29 | 无锡安趋电子有限公司 | 一种低工作电压的下行电平移位电路 |
JP7076398B2 (ja) * | 2019-04-12 | 2022-05-27 | 三菱電機株式会社 | 半導体装置 |
CN118191566B (zh) * | 2024-05-16 | 2024-07-12 | 广东汇智精密制造有限公司 | 一种高压集成电路的互锁功能测试电路及方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000092824A (ja) * | 1998-09-10 | 2000-03-31 | Matsushita Electric Ind Co Ltd | スイッチングレギュレータおよびlsiシステム |
WO2001059918A1 (fr) | 2000-02-09 | 2001-08-16 | Mitsubishi Denki Kabushiki Kaisha | Dispositif onduleur |
JP2003033040A (ja) * | 2001-07-19 | 2003-01-31 | Sanyo Electric Co Ltd | ハーフブリッジ形インバータ回路 |
JP4094984B2 (ja) | 2003-04-24 | 2008-06-04 | 三菱電機株式会社 | 半導体装置 |
JP4671275B2 (ja) * | 2005-01-26 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 電源制御装置、電源用電子部品及び電源装置 |
JP2007006048A (ja) * | 2005-06-23 | 2007-01-11 | Matsushita Electric Ind Co Ltd | パワー用半導体装置 |
JP2007201595A (ja) | 2006-01-24 | 2007-08-09 | Fuji Electric Device Technology Co Ltd | ドライブ装置 |
US7940035B2 (en) * | 2007-01-19 | 2011-05-10 | System General Corp. | Control circuit having an impedance modulation controlling power converter for saving power |
JP4985003B2 (ja) * | 2007-03-19 | 2012-07-25 | 富士電機株式会社 | Dc−dcコンバータ |
JP5503897B2 (ja) * | 2009-05-08 | 2014-05-28 | 三菱電機株式会社 | 半導体装置 |
JP5530669B2 (ja) | 2009-07-01 | 2014-06-25 | 三菱電機株式会社 | 半導体回路 |
JP5473511B2 (ja) * | 2009-09-18 | 2014-04-16 | 三菱電機株式会社 | 電力用半導体装置 |
JP5267402B2 (ja) * | 2009-09-29 | 2013-08-21 | 三菱電機株式会社 | 半導体回路 |
JP5471862B2 (ja) * | 2010-06-11 | 2014-04-16 | サンケン電気株式会社 | レベルシフト回路及びスイッチング電源装置 |
JP5360261B2 (ja) * | 2012-05-15 | 2013-12-04 | 三菱電機株式会社 | 半導体回路 |
US9755637B2 (en) * | 2013-07-16 | 2017-09-05 | Mitsubishi Electric Corporation | Drive circuit for semiconductor element and semiconductor device |
-
2014
- 2014-12-17 WO PCT/JP2014/083404 patent/WO2016098196A1/ja active Application Filing
- 2014-12-17 DE DE112014007270.2T patent/DE112014007270B4/de active Active
- 2014-12-17 JP JP2016564506A patent/JP6289673B2/ja active Active
- 2014-12-17 US US15/504,446 patent/US10116310B2/en active Active
- 2014-12-17 CN CN201480084149.0A patent/CN107112995B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2016098196A1 (ja) | 2017-04-27 |
CN107112995A (zh) | 2017-08-29 |
DE112014007270B4 (de) | 2024-05-23 |
WO2016098196A1 (ja) | 2016-06-23 |
DE112014007270T5 (de) | 2017-10-12 |
CN107112995B (zh) | 2020-11-03 |
US20170237436A1 (en) | 2017-08-17 |
US10116310B2 (en) | 2018-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6289673B2 (ja) | レベルシフト回路、集積回路、およびパワー半導体モジュール | |
US9843311B2 (en) | Integrated level shifter circuit | |
JP5303167B2 (ja) | スイッチ制御装置及びこれを用いたモータ駆動装置 | |
US9590529B2 (en) | Power conversion device | |
JP2006166691A (ja) | 電力用半導体装置 | |
US9444249B2 (en) | Semiconductor driving device and semiconductor device | |
US9531263B2 (en) | Semiconductor device | |
US9705502B2 (en) | Power switch control between USB and wireless power system | |
US10411691B2 (en) | Semiconductor device driving circuit | |
JP2008199607A (ja) | 入力信号を伝達するためのtopレベルシフタを有する駆動回路及びそれに付属の方法 | |
US10547309B2 (en) | Totem-pole circuit driver | |
US20130320956A1 (en) | Level shifter circuit and gate driver circuit including the same | |
US9859885B2 (en) | Electronic circuit and semiconductor device | |
KR100744123B1 (ko) | 정전기 방전에 대한 내성을 향상시킨 esd 보호회로 | |
JP6398411B2 (ja) | 半導体装置および電力変換装置 | |
US9825634B2 (en) | Level shifting circuit and method for the same | |
US9520804B2 (en) | Power converter and matrix converter | |
CN108206685B (zh) | 电平移位电路及驱动电路 | |
US20210184562A1 (en) | Power module and level conversion circuit thereof | |
JP2007174781A (ja) | インバータ回路の駆動保護装置 | |
JP6314823B2 (ja) | 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置 | |
TW201904194A (zh) | 電壓切換裝置及方法 | |
JP2024064106A (ja) | 半導体装置及びその駆動方法 | |
JP2013223212A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6289673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |