JP2007174781A

JP2007174781A - インバータ回路の駆動保護装置

Info

Publication number: JP2007174781A
Application number: JP2005367651A
Authority: JP
Inventors: Raita Nakanishi; 雷太中西
Original assignee: Nichicon Corp
Current assignee: Nichicon Corp
Priority date: 2005-12-21
Filing date: 2005-12-21
Publication date: 2007-07-05

Abstract

【課題】アームを停止させているときに半導体スイッチング素子が誤作動するのを防止する。
【解決手段】アームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮが半導体スイッチング素子２１〜２６及びドライバ３１〜３６を含んでいる。電圧供給回路２が、半導体スイッチング素子２１〜２６に駆動信号を絶縁供給するための駆動用フォトカプラにおける発光素子側アノード端子に駆動電圧を供給する。そして、コントローラ１０が、発光素子側カソード端子に逆論理の駆動信号を供給する。ドライバ３１〜３６から異常信号が出力されたとき、保護回路４が、電圧供給回路２に駆動電圧の供給を停止させるとともに、短絡回路５に発光素子側アノード端子とグランドとを短絡させる。
【選択図】図１

Description

本発明は、半導体スイッチング素子を有するインバータ回路の駆動保護装置に関する。

半導体スイッチング素子及びこれを駆動するドライバを含むアームを１又は複数有するインバータ回路がある。アームにおいて短絡、過電流、過温度、制御電源電圧低下などの異常が発生したときに、ドライバがその異常を検出するとともに保護用フォトカプラを介して異常信号を出力する。そして、これらの異常信号を検出してドライバの駆動を停止させるインバータ回路の駆動保護装置が知られている。
この駆動保護装置を有するインバータ回路の一例として、図６に示すように、三相インバータの各アームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮと、ドライバ３１〜３６からの異常信号を伝達する保護用フォトカプラＰＣ１２、ＰＣ２２、ＰＣ３２、ＰＣ４２、ＰＣ５２、ＰＣ６２と、異常検出回路３とを有しており、保護用フォトカプラＰＣ１２、ＰＣ２２、ＰＣ３２、ＰＣ４２、ＰＣ５２、ＰＣ６２のトランジスタ側端子を各々直列接続して直列アレイを構成するとともに、その両端に電源と異常検出回路３とを接続したものがある（例えば、特許文献１参照）。
異常検出回路３は、ドライバ３１〜３６からの異常信号を検出可能となっている。これは、図７に示すように、保護用フォトカプラＰＣ１２、ＰＣ２２、ＰＣ３２、ＰＣ４２、ＰＣ５２、ＰＣ６２の出力を論理和演算することにより、ドライバ３１〜３６からの異常信号を検出可能にしたものと等価である。なお、異常信号は安全性を考慮して逆論理となっている。

このようなインバータ回路においては、半導体スイッチング素子２１〜２６を駆動するための駆動信号がコントローラ１０から駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１を介してドライバ３１〜３６に供給される（例えば、特許文献２参照）。具体的には、電圧供給回路２からの駆動電圧が駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子に供給され、発光素子側カソード端子にコントローラ１０からの駆動信号が供給される。
そして、駆動信号の電圧値がＬｏｗ（ＶＬ）となったときに、発光素子に電流が流れて駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１のトランジスタがＯＮされる。これにより、ドライバ３１〜３６が駆動し、半導体スイッチング素子２１〜２６がＯＮする。
また、駆動信号の電圧値がＨｉｇｈ（ＶＨ）となったときに、発光素子に電流が流れなくなり駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１のトランジスタがＯＦＦされる。これにより、ドライバ３１〜３６が駆動を停止し、半導体スイッチング素子２１〜２６がＯＦＦする。つまり、駆動信号は逆論理となっている。

図８に示すように、異常検出回路３が異常信号を検知していないときは、異常検出回路３からの出力電圧値がＶＨとなり、トランジスタＱ２が駆動される。そして、電圧供給回路２におけるトランジスタＱ２のコレクタ電圧値（Ａ点）がＶＬとなり、ＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）Ｑ１がＯＮする。これにより、Ｂ点の電圧値がＶＨとなり、電圧供給回路２から駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子に電圧が供給される。
一方、異常検出回路３が異常信号を検出したときは、異常検出回路３からの出力電圧値がＶＬとなり、トランジスタＱ２の駆動が停止される。そして、電圧供給回路２におけるＭＯＳＦＥＴＱ１のゲート電圧値がＶＨとなり、ＭＯＳＦＥＴＱ１がＯＦＦする。これにより、Ｂ点の電圧値が低下し、電圧供給回路２から駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子に対する電圧の供給が停止する。
また、このとき、コントローラ１０が、発光素子側カソード端子に電圧値がＶＨの駆動信号を供給する。これにより、ドライバ３１〜３６の駆動が停止し、インバータ回路が保護される。

特開２００１−２５２６７号公報（図１）特開平９―２３６４４号公報（図１）

図７に示すように、駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１を用いる場合には、発光素子に流れる電流を制限するために、発光素子側カソード端子とコントローラ１０との間に電流制限抵抗Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１、Ｒ５１、Ｒ６１を接続するとともに、アノード端子とカソード端子との間に電流制限抵抗Ｒ１２、Ｒ２２、Ｒ３２、Ｒ４２、Ｒ５２、Ｒ６２を接続することがある。この状態で、異常検出回路３が異常信号を検出したときのことを考える。
図９は、図７に示したインバータ回路１相（Ｕ相）の拡大図である。また、図１０は、図９に示した各点（Ａ点〜Ｄ点）の電圧波形図である。

図９及び図１０に示すように、異常検出回路３が異常信号を検出すると、異常検出回路３からトランジスタＱ２への出力電圧値がＶＬになり、トランジスタＱ２がＯＦＦする。これにより、ＭＯＳＦＥＴＱ１のゲート電圧値がＶＨとなり、ＭＯＳＦＥＴＱ１がＯＦＦする。したがって、このとき、理想的にはＢ点の電圧値がＶＬとなることが好ましい。
しかしながら、コントローラ１０が駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側カソード端子に電圧値がＶＨの駆動信号を供給している（Ｃ点及びＤ点の電圧値がＶＨ）ため、アノード端子の接続点であるＢ点にコントローラ１０から電流制限抵抗を介して電圧が供給され続ける。この結果、Ｂ点の電圧値がＶＬとＶＨとの中間電圧であるＶＴＨよりも高いＶＨ’となる。なお、ＶＨ’＝ＶＨ×Ｒ３／（Ｒ０＋Ｒ３）であり、Ｒ０は（Ｒ１１＋Ｒ１２）、（Ｒ２１＋Ｒ２２）、（Ｒ３１＋Ｒ３２）、（Ｒ４１＋Ｒ４２）、（Ｒ５１＋Ｒ５２）、（Ｒ６１＋Ｒ６２）を並列接続した合成抵抗である。

このとき、例えば、ノイズなどの影響により、Ｃ点の電圧値がＶＨからＶＴＨ（ＶＨ’−フォトカプラ順方向電圧降下分）よりも低くなった場合、駆動用フォトカプラＰＣ２１のダイオードが発光し、ドライバ３１が駆動されて半導体スイッチング素子２１が誤作動してしまうことがある。

そこで、本発明の主たる目的は、アームを停止させているときに、半導体スイッチング素子が誤作動するのを防止するインバータ回路の駆動保護装置を提供することである。

本発明のインバータ回路の駆動保護装置は、半導体スイッチング素子及びこれを駆動するためのスイッチング駆動回路を有するアーム、前記スイッチング駆動回路に駆動信号を絶縁供給するための駆動用フォトカプラ、前記駆動用フォトカプラの発光素子側アノード端子に駆動電圧を供給する電圧供給手段、及び、前記駆動用フォトカプラの発光素子側カソード端子に前記駆動信号を供給するコントローラを有するインバータ回路の駆動保護装置である。そして、前記アームからの異常信号を検出する異常検出回路と、前記異常検出回路が前記アームからの異常信号を検出したとき、前記電圧供給手段に駆動電圧の供給を停止させるとともに、前記駆動用フォトカプラの発光素子側アノード端子をグランドと短絡させる保護手段とを備えている。

また、本発明においては、前記保護手段が、前記電圧供給手段による駆動電圧の供給が完全に停止した事を検知した後に、前記駆動用フォトカプラの発光素子側アノード端子をグランドに短絡させることが好ましい。

本発明によると、異常検出回路がアームからの異常信号を検出したときに、保護手段が、電圧供給手段に駆動電圧の供給を停止させるとともに、駆動用フォトカプラの発光素子側アノード端子をグランドと短絡させるため、駆動用フォトカプラの発光素子側カソード端子に供給されている駆動信号の電圧が、電流制限抵抗などを介して発光素子側アノード端子に供給される場合であっても、供給された電圧が直接グランドに流れることによって発光素子側アノード端子に係る電圧が確実に低くなる。
これにより、アームに異常が発生することによって半導体スイッチング素子の作動を停止させたときに、ノイズなどの影響によって発光素子側カソード端子に係る電圧が低くなっても、発光素子に電流が流れないため、半導体スイッチング素子が誤作動するのを防止することができる。

また、本発明において、前記保護手段が、前記電圧供給手段による駆動電圧の供給が完全に停止した事を検知した後に、前記駆動用フォトカプラの発光素子側アノード端子をグランドに短絡させることによって、電圧供給手段による駆動電圧の供給が完全に停止する前に、駆動用フォトカプラの発光素子側アノード端子がグランドに短絡することがなくなる。
このため、発光素子側アノード端子をグランドと短絡させたときに、過電流が流れるのを防止することができる。

＜第１実施形態＞
以下、本発明の好適な実施形態について、図面を参照しつつ説明する。図１は本発明の好適な実施形態であるインバータ回路の回路図である。
インバータ回路１は、三相（Ｕ相、Ｖ相、Ｗ相）交流電源となるインバータ回路であって、図１に示すように、半導体スイッチング素子２１〜２６及び対応する半導体スイッチング素子２１〜２６を駆動するためのドライバ（スイッチング駆動回路）３１〜３６を含む６つのアームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮと、各アームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮに駆動信号を絶縁供給するための駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１と、各駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子に駆動電圧を供給する電圧供給回路（電圧供給手段）２と、発光素子側カソード端子に駆動信号を供給する（ラベルＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮ参照）コントローラ１０とを有している。

また、インバータ回路１は、各アームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮにおいて、短絡、過電流、過温度、制御電源電圧低下などの異常を検出するための異常検出回路３と、保護回路（保護手段）４とをさらに有している。

各アームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮにおいて、短絡、過電流、過温度、制御電源電圧低下などの異常が発生したときに、各ドライバ３１、３２、３３、３４、３５、３６から対応する保護用フォトカプラＰＣ１２、ＰＣ２２、ＰＣ３２、ＰＣ４２、ＰＣ５２、ＰＣ６２を介して異常信号が出力される。
この異常信号は、逆論理となっており、正常時にＨｉｇｈ（以下、Ｈｉｇｈ時の電圧値をＶＨと称す）、異常時にＬｏｗ（以下、Ｌｏｗ時の電圧値をＶＬと称す）となる。
保護用フォトカプラＰＣ１２、ＰＣ２２、ＰＣ３２、ＰＣ４２、ＰＣ５２、ＰＣ６２の２次側出力が異常検出回路３にそれぞれ入力されている。

コントローラ１０と各駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側カソード端子との間に電流制限抵抗Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１、Ｒ５１、Ｒ６１が接続されている。また、各駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子とカソード端子との間に電流制限抵抗Ｒ１２、Ｒ２２、Ｒ３２、Ｒ４２、Ｒ５２、Ｒ６２が接続されている。

コントローラ１０は、逆論理の駆動信号を出力する。つまり、半導体スイッチング素子２１〜２６をＯＮさせるときは駆動信号の電圧値がＶＬとなり、ＯＦＦさせるときは駆動信号の電圧値がＶＨとなる。

電圧供給回路２、異常検出回路３及び保護回路４について図２を参照しつつ説明する。
図２は、電圧供給回路２、異常検出回路３及び保護回路４の回路図である。図２に示すように、異常検出回路３は、ドライバ３１〜３６から保護用フォトカプラＰＣ１２、ＰＣ２２、ＰＣ３２、ＰＣ４２、ＰＣ５２、ＰＣ６２を介して入力された異常信号の論理和（逆論理の論理積）の値を検出し、その検出結果を保護回路４に出力する。
具体的には、６つのアームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮのいずれかに異常が発生したときは、電圧値がＶＬの信号を保護回路４に出力し、これらに異常がないときは、電圧値がＶＨの信号を保護回路４に出力する。

保護回路４は、トランジスタＱ２と、短絡回路５とを有している。トランジスタＱ２のベース端子が異常検出回路３からの出力にドライブ抵抗を介して接続されている。トランジスタＱ２のエミッタ端子がグランドに接続されており、コレクタ端子が電圧供給回路２及び短絡回路５に接続されている。
トランジスタＱ２のベース端子の電圧値がＶＨになると、トランジスタＱ２がＯＮとなり、コレクタ端子の電圧値がＶＬとなる。トランジスタＱ２のベース端子の電圧値がＶＬになると、トランジスタＱ２がＯＦＦとなり、コレクタ端子の電圧値がＶＨとなる。

短絡回路５は、トランジスタＱ３と、ダイオードＤ１とを有している。トランジスタＱ３のベース端子がトランジスタＱ２のコレクタ端子にドライブ抵抗を介して接続されている。トランジスタＱ３のエミッタ端子がグランドに接続されており、コレクタ端子がダイオードＤ１のカソード端子に接続されている。そして、ダイオードＤ１のアノード端子が、電圧供給回路２から駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子に電圧を供給するための電圧供給線に接続されている。
トランジスタＱ３のベース端子の電圧値がＶＨになると、トランジスタＱ３がＯＮとなり、電圧供給線とグランドとがダイオードＤ１を介して短絡される。トランジスタＱ３のベース端子の電圧値がＶＬになると、トランジスタＱ３がＯＦＦとなり、電圧供給線とグランドとが短絡しない。

電圧供給回路２は、ＭＯＳＦＥＴＱ１を有している。ＭＯＳＦＥＴＱ１のゲート端子が保護回路４におけるトランジスタＱ２のコレクタ端子及び電源にそれぞれ抵抗を介して接続されている。ＭＯＳＦＥＴＱ１のソース端子が電源に直接接続されており、ドレイン端子がグランドに抵抗を介して接続されているとともに電圧供給線に接続されている。
ＭＯＳＦＥＴＱ１のゲート端子の電圧値がＶＬになるとＭＯＳＦＥＴＱ１がＯＮとなり、電圧供給線に電圧が供給される。ＭＯＳＦＥＴＱ１のゲート端子の電圧値がＶＨになるとＭＯＳＦＥＴＱ１がＯＦＦとなり、電圧供給線に電圧が供給されなくなる。

次に、インバータ回路の動作について説明する。異常検出回路３が異常信号を検出していないときは、異常検出回路３が、電圧値がＶＨの信号を保護回路４に出力する。これにより、保護回路４におけるトランジスタＱ２がＯＮする。このとき、Ａ点の電圧であるトランジスタＱ２のコレクタ端子電圧値がＶＬとなり、ＭＯＳＦＥＴＱ１がＯＮとなる。これにより、Ｂ点の電圧であるドレイン端子の電圧値がＶＨとなる。そして、電圧供給回路２が電圧供給線を介して駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子に電圧を供給する。

一方、コントローラ１０において、電圧値がＶＬの駆動信号を各アームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮに対応する信号線に出力すると、信号線に対応する駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子に電流が流れ、各ドライバ３１〜３６が駆動される。これにより、対応する半導体スイッチング素子２１〜２６がＯＮとなる。
逆に、電圧値がＶＨの駆動信号を各アームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮに対応する信号線に出力すると、信号線に対応する駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子に電流が流れなくなり、各ドライバ３１〜３６の駆動が停止する。これにより、対応する半導体スイッチング素子２１〜２６がＯＦＦとなる。

次に、異常検出回路３が異常信号を検出したときにおけるインバータ回路１の動作について図３をさらに参照しつつ説明する。図３は、図１及び図２に示した各点（Ａ点〜Ｄ点）の電圧波形図である。
各アームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮにおいて、短絡、過電流、過温度、制御電源電圧低下などの異常が発生すると、各ドライバ３１〜３６から対応する保護用フォトカプラＰＣ１２、ＰＣ２２、ＰＣ３２、ＰＣ４２、ＰＣ５２、ＰＣ６２を介して逆論理の異常信号が異常検出回路３に出力される。これにより、異常検出回路３は電圧値がＶＬの信号を保護回路４に出力する。このため、保護回路４のトランジスタＱ２がＯＦＦとなる。このとき、電圧供給回路２において、Ａ点の電圧であるトランジスタＱ２のコレクタ端子電圧値がＶＨとなり、ＭＯＳＦＥＴＱ１がＯＦＦする。これにより、Ｂ点の電圧であるドレイン端子の電圧値がＶＬになろうとする。つまり、電圧供給線を介して駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子に電圧が供給されなくなる。

このとき、短絡回路５において、トランジスタＱ３のベース端子の電圧値がＶＨとなることによって、トランジスタＱ３がＯＮとなり、電圧供給線とグランドとが短絡される。このように、異常検出回路３が異常信号を検出すると、保護回路４が電圧供給回路２に駆動電圧の供給を停止させるとともに、短絡回路５に駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子をグランドに短絡させる。同時に、トランジスタＱ３のコレクタ端子の電圧値が異常信号としてコントローラ１０に出力する。

一方、コントローラ１０が駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側カソード端子に電圧値がＶＨの駆動信号が供給されている（例えば、Ｃ点及びＤ点の電圧がＶＨ）ため、アノード端子の接続点であるＢ点にコントローラ１０から電流制限抵抗Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１、Ｒ５１、Ｒ６１、Ｒ１２、Ｒ２２、Ｒ３２、Ｒ４２、Ｒ５２、Ｒ６２を介して電圧が供給され続けることになる。しかしながら、供給された電圧はダイオードＤ１を介してグランドに流されるため、Ｂ点の電圧値はＶＬとＶＨとの中間電圧であるＶＴＨより低いＶＨ’’（ダイオードＤ１の順方向電圧降下分に相当）となる。

以上説明した本実施形態によると、異常検出回路３が各ドライバ３１〜３６からの異常信号を検出したときに、保護回路４が、電圧供給回路２に駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子に対する駆動電圧の供給を停止させるとともに、短絡回路５に発光素子側アノード端子とグランドとを短絡させるため、コントローラ１０が駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側カソード端子に供給している駆動信号の電圧が、電流制限抵抗Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１、Ｒ５１、Ｒ６１、Ｒ１２、Ｒ２２、Ｒ３２、Ｒ４２、Ｒ５２、Ｒ６２を介して発光素子側アノード端子に供給される場合であっても、発光素子側アノード端子に係る電圧がＶＴＨより低いＶＨ’’となる。これにより、アームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮに異常が発生することによって半導体スイッチング素子２１〜２６をＯＦＦにしたときに、ノイズなどの影響によってコントローラ１０からの駆動信号の電圧が低下しても（図３のＣ点参照）、発光素子に電流が流れることなく、半導体スイッチング素子２１〜２６が誤作動するのを防止することができる。

＜第２実施形態＞
次に、本発明に係る第２実施形態について図４を参照しつつ説明する。図４は、第２実施形態のインバータ回路における保護回路１０４の回路図である。なお、第１実施形態と実質的に同じ回路については同一の符号を付して説明を省略する。
図４に示すように、保護回路１０４は、トランジスタＱ２と、短絡回路５と、ＡＮＤ回路６とを有している。トランジスタＱ２のベース端子が異常検出回路３からの出力にドライブ抵抗を介して接続されている。トランジスタＱ２のエミッタ端子がグランドに接続されており、コレクタ端子が電圧供給回路２及びＡＮＤ回路６の入力端子に接続されている。
トランジスタＱ２のベース端子の電圧値がＶＨになると、トランジスタＱ２がＯＮとなり、コレクタ端子の電圧値がＶＬとなる。トランジスタＱ２のベース端子の電圧値がＶＬになると、トランジスタＱ２がＯＦＦとなり、コレクタ端子の電圧値がＶＨとなる。

ＡＮＤ回路６は、トランジスタＱ２のコレクタ端子の電圧値と、電圧供給線の電圧値の逆論理値との論理積を短絡回路５に出力するものである。つまり、ＡＮＤ回路６は、トランジスタＱ２のコレクタ端子の電圧値がＶＨとなっているとともに、電圧供給線の電圧値がＶＬとなっているときに、電圧値がＶＨの信号を短絡回路５に出力する。

短絡回路５は、トランジスタＱ３と、ダイオードＤ１とを有している。トランジスタＱ３のベース端子がＡＮＤ回路６の出力端子にドライブ抵抗を介して接続されている。トランジスタＱ３のエミッタ端子がグランドに接続されており、コレクタ端子がダイオードＤ１のカソード端子に接続されている。そして、ダイオードＤ１のアノード端子が電圧供給線に接続されている。

次に、異常検出回路３が異常信号を検出したときにおけるインバータ回路の動作について図５をさらに参照しつつ説明する。図５は、図４に示した各点（Ａ点Ｂ点、Ｅ点及びＦ点）の電圧波形図である。なお、第１実施形態と実質的に同一の動作については説明を省略する。
各アームＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮにおいて異常が発生すると、異常検出回路３は電圧値がＶＬの信号を保護回路１０４に出力する。これにより、保護回路１０４のトランジスタＱ２がＯＦＦとなる。このとき、電圧供給回路２において、Ａ点の電圧であるトランジスタＱ２のコレクタ端子電圧値がＶＨとなり、ＭＯＳＦＥＴＱ１がＯＦＦとなる。これにより、Ｂ点の電圧であるドレイン端子の電圧値がＶＬとなる。つまり、電圧供給線の電圧値がＶＬとなる。
したがって、ＡＮＤ回路６は、電圧供給回路２による駆動電圧の供給が完全に停止した後に、Ｅ点である短絡回路５におけるトランジスタＱ３のベース端子に電圧値がＶＨの信号を出力する。これにより、トランジスタＱ３がＯＮとなり、電圧供給線とグランドとが短絡する。そして、Ｆ点であるダイオードＤ１のカソード端子の電圧値がＶＬとなる。トランジスタＱ３のコレクタ端子の電圧値が異常信号としてコントローラ１０に出力される。

本実施形態によると、異常検出回路３が異常信号を検出すると、電圧供給回路２が駆動電圧の供給を完全に停止した後に、短絡回路５が駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子をグランドに短絡させる。このため、電圧供給回路２による駆動電圧の供給が完全に停止する前に、駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子がグランドに短絡することがない。これにより、発光素子側アノード端子をグランドと短絡させたときに、過電流が流れるのを防止することができる。

以上、本発明の好適な実施形態について説明したが、本発明はその趣旨を超えない範囲において変更が可能である。例えば、上述の実施形態においては、短絡回路５が、ダイオードＤ１を介して駆動用フォトカプラＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１の発光素子側アノード端子をグランドと短絡する構成であるが、ダイオードＤ１を介さず発光素子側アノード端子をグランドと短絡する構成であってもよい。

また、上述の実施の形態においては、インバータ回路が６つのアームを有する構成であるが、インバータ回路は５つ以下又は７つ以上のアームを有する構成であってもよい。

本発明に係る第１実施形態であるインバータ回路の回路図である。図１に示す電圧供給回路、異常検出回路及び保護回路の回路図である。図１及び図２に示した各点の電圧波形図である。本発明に係る第２実施形態の保護回路の回路図である。図４に示した各点の電圧波形図である。従来例のインバータ回路の回路図である。従来例のインバータ回路の回路図である。従来例の異常検知回路の回路図である。従来例のインバータ回路の拡大図である。図９に示した各点の電圧波形図である。

符号の説明

１インバータ回路
２電圧供給回路
３異常検出回路
４保護回路
５短絡回路
６ＡＮＤ回路
１０コントローラ
２１〜２６半導体スイッチング素子
３１〜３６ドライバ
１０４保護回路
Ｄ１ダイオード
ＰＣ１１、ＰＣ２１、ＰＣ３１、ＰＣ４１、ＰＣ５１、ＰＣ６１駆動用フォトカプラ
ＰＣ１２、ＰＣ２２、ＰＣ３２、ＰＣ４２、ＰＣ５２、ＰＣ６２保護用フォトカプラ
Ｑ１ＭＯＳＦＥＴ
Ｑ２、Ｑ３トランジスタ
Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１、Ｒ５１、Ｒ６１電流制限抵抗
Ｒ１２、Ｒ２２、Ｒ３２、Ｒ４２、Ｒ５２、Ｒ６２電流制限抵抗
ＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮアーム

Claims

半導体スイッチング素子及びこれを駆動するためのスイッチング駆動回路を有するアーム、前記スイッチング駆動回路に駆動信号を絶縁供給するための駆動用フォトカプラ、前記駆動用フォトカプラの発光素子側アノード端子に駆動電圧を供給する電圧供給手段、及び、前記駆動用フォトカプラの発光素子側カソード端子に前記駆動信号を供給するコントローラを有するインバータ回路の駆動保護装置であって、
前記アームからの異常信号を検出する異常検出回路と、
前記異常検出回路が前記アームからの異常信号を検出したとき、前記電圧供給手段に駆動電圧の供給を停止させるとともに、前記駆動用フォトカプラの発光素子側アノード端子をグランドと短絡させる保護手段とを備えていることを特徴とするインバータ回路の駆動保護装置。
前記保護手段が、前記電圧供給手段による駆動電圧の供給が完全に停止した事を検知した後に、前記駆動用フォトカプラの発光素子側アノード端子をグランドに短絡させることを特徴とする請求項１に記載のインバータ回路の駆動保護装置。