CN107112995A - 电平移位电路、集成电路及功率半导体模块 - Google Patents

电平移位电路、集成电路及功率半导体模块 Download PDF

Info

Publication number
CN107112995A
CN107112995A CN201480084149.0A CN201480084149A CN107112995A CN 107112995 A CN107112995 A CN 107112995A CN 201480084149 A CN201480084149 A CN 201480084149A CN 107112995 A CN107112995 A CN 107112995A
Authority
CN
China
Prior art keywords
signal
circuit
circuitry
current
level shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480084149.0A
Other languages
English (en)
Other versions
CN107112995B (zh
Inventor
外园和也
山本晃央
王东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107112995A publication Critical patent/CN107112995A/zh
Application granted granted Critical
Publication of CN107112995B publication Critical patent/CN107112995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Power Conversion In General (AREA)
  • Logic Circuits (AREA)

Abstract

初级侧电路(2a)对应于输入信号(IN)而输出第1基准电位(GND)下的第1信号。电平移位主电路(3)通过将从初级侧电路(2a)接收到的第1信号的基准电位(GND)向第2基准电位(VS)变换，从而输出第2基准电位(VS)下的第2信号。次级侧电路(4a)通过使用第2信号而生成第2基准电位(VS)下的输出信号(OUT)。至少1个整流性元件电路(23)设置在初级侧电路(2a)和次级侧电路(4a)之间。初级侧电路(2a)及次级侧电路(4a)的至少任一者具有至少1个检测电路(24、25)，该至少1个检测电路(24、25)通过对在整流性元件电路(23)流动的电流的变化进行检测，从而对与第2基准电位(VS)相对应的电位(VE2)是否小于或等于与第1基准电位(GND)相对应的电位(VE1)进行检测。

Description

电平移位电路、集成电路及功率半导体模块
技术领域
本发明涉及电平移位电路、集成电路及功率半导体模块。
背景技术
作为代表性的电力用半导体装置的逆变器装置，在具有该装置的基准电位(还称为基准电位HGND)的端子、和相对于此而被施加正的高电压(还称为电压HVCC)的端子之间，具有相互串联连接的高电位侧开关元件及低电位侧开关元件。将高电位侧开关元件及低电位侧开关元件之间的中点电位用作逆变器装置的输出电压(还称为电压HVO)。如上所述的配线构造的结果是，低电位侧开关元件的动作的基准电位为基准电位HGND，另一方面，高电位侧开关元件的基准电位是相对于基准电位HGND而随着电压HVO变动的基准电位VS。因此，需要使向高电位侧开关元件输入的驱动信号(典型来说，是栅极信号)的基准电位与基准电位VS匹配。
为了得到基准电位VS下的驱动信号，在驱动高电位侧开关元件的集成电路(所谓的HVIC(High Voltage IC))，设置对信号的基准电位进行变换的电平移位电路。电平移位电路具有：初级侧电路，其接收表示高电位侧开关元件的通断定时的输入信号；对来自初级侧电路的信号的基准电位进行变换的电路(下面，称为电平移位主电路)；以及次级侧电路，其使用通过电平移位主电路变换了基准电位的信号，输出实际上驱动高电位侧开关元件的驱动信号。次级侧电路以上述的基准电位VS作为基准通过电源电压VB而动作。另一方面，初级侧电路以基准电位GND作为基准通过电源电压VCC而动作。
如上述所示，在对正的电压HVCC进行处理的逆变器装置的动作中，在高电位侧半导体开关元件截止时，由于电流的急剧的变化和配线的电感，次级侧电路的基准电位VS发生负浪涌。次级侧电路的基准电位VS由于负浪涌而降低，其结果，次级侧电路中的由电源电压VB形成的电位也降低。如果次级侧电路的由电源电压VB形成的电位变得低于初级侧电路的基准电位GND，则不能进行由电平移位主电路实现的从初级侧电路向次级侧电路的信号传递。另外，即使在没有发生上述程度的电位降低的情况下，如果两个电位之间的差异变得不充分，则电平移位主电路中的逻辑电路也变得不能正常地动作，从而依然有可能无法进行信号传递。
在不能进行信号传递的期间，即使切换了向HVIC的输入信号，其输出信号也不进行切换，发生电平移位电路的闩锁误动作。然后，直至次级侧电路的由电源电压VB形成的电位变得比初级侧电路的基准电位GND充分高、且输入信号再次被切换为止，该闩锁误动作得以继续，有时会妨碍逆变器装置的正常的动作。
根据日本特开2010－263116号公报(专利文献1)，作为负浪涌对策，在基准电位VS和基准电位GND之间插入钳位二极管。该钳位二极管的阳极与基准电位GND连接，阴极与基准电位VS连接。在基准电位VS变得低于基准电位GND的情况下，该钳位二极管通过使电流从基准电位GND向基准电位VS流动，从而将基准电位VS钳位于比基准电位GND低出钳位二极管的正向电压的量的电压。另外，根据国际公开第01/59918号(专利文献2)，钳位二极管及保护电路设置于HVIC的外部。
专利文献1：日本特开2010－263116号公报
专利文献2：国际公开第01/59918号
发明内容
在上述日本特开2010－263116号公报的技术中，如果基准电位VS的每单位时间的变动dV/dt大，则有时不能充分地抑制基准电位VS的降低。另外，根据上述国际公开第01/59918号的技术，保护电路设置于HVIC的外部，因此封装的限制成为问题。另外，如上所述的向HVIC外部的配线导致电感的增大，其本身成为发生负浪涌的主要原因。
如上所述，在现有技术中，针对由于负浪涌(在受到控制的高电压为负的情况下，是作为反向浪涌的正浪涌)而无法进行电平移位电路的信号传递这一情况的对策并不充分。如果能够对无法进行信号传递这样的状态的发生进行检测，则对于其对策是有用的。如上所述，为了进行由电平移位电路实现的信号传递，需要次级侧电路的基准电位相对于初级侧电路的基准电位是适当的，至少需要次级侧电路的基准电位的相对于初级侧电路的基准电位的符号(正/负)处于适当的状态。因而，对初级侧电路的基准电位和次级侧电路的基准电位之间的关系进行检测是有用的。但是，对于上述方法，至今为止并未进行充分的研究。
本发明是为了解决上述课题而提出的，其目的之一在于，提供能够对初级侧电路的基准电位和次级侧电路的基准电位之间的关系进行检测的电平移位电路。
本发明的电平移位电路具有初级侧电路、电平移位主电路、次级侧电路以及至少1个整流性元件电路。初级侧电路对应于接收到的输入信号，输出第1基准电位下的第1信号。电平移位主电路通过将从初级侧电路接收到的第1信号的基准电位从第1基准电位向第2基准电位变换，从而输出第2基准电位下的第2信号。次级侧电路通过使用从电平移位主电路接收到的第2信号，从而对应于输入信号，生成第2基准电位下的输出信号。整流性元件电路设置在初级侧电路和次级侧电路之间。初级侧电路及次级侧电路的至少任一者具有至少1个检测电路，该至少1个检测电路通过对在整流性元件电路流动的电流的变化进行检测，从而对与第2基准电位相对应的电位是否小于或等于与第1基准电位相对应的电位进行检测。
此外，“与第1基准电位相对应的电位”是指，与第1基准电位的变化相对应地变化的电位，也可以是第1基准电位本身。另外，“与第2基准电位相对应的电位”是指，与第2基准电位的变化相对应地变化的电位，也可以是第2基准电位本身。
另外，“整流性元件电路”可以由一个元件构成，或者也可以由多个元件构成。
发明的效果
根据本发明，在初级侧电路和次级侧电路之间设置整流性元件电路，对在该整流性元件电路流动的电流的变化进行检测。由此，能够对与次级侧电路的基准电位相对应的电位是否小于或等于与初级侧电路的基准电位相对应的电位进行检测。因而，能够对初级侧电路的基准电位和次级侧电路的基准电位之间的关系进行检测。
附图说明
图1是表示作为功率半导体模块的逆变器装置的结构的一个例子的电路图，该逆变器装置能够应用本发明的各实施方式中的电平移位电路。
图2是表示图1的逆变器装置所具有的HVIC的结构的一个例子的电路图。
图3是表示本发明的实施方式1中的电平移位电路的结构的一个例子的框图。
图4是表示图3的电平移位电路所具有的负电位检测电路的结构的一个例子的电路图。
图5是表示本发明的实施方式2中的电平移位电路的结构的一个例子的框图。
图6是表示本发明的实施方式3中的电平移位电路的结构的一个例子的框图。
图7是表示本发明的实施方式4中的电平移位电路的结构的一个例子的框图。
图8是表示图7的电平移位电路所具有的负电位检测电路的结构的一个例子的电路图。
图9是表示本发明的实施方式5中的电平移位电路的结构的一个例子的框图。
图10是表示本发明的实施方式6中的电平移位电路的结构的一个例子的框图。
图11是表示本发明的实施方式7中的电平移位电路的结构的一个例子的框图。
图12是表示本发明的实施方式8中的电平移位电路的结构的一个例子的框图。
图13是表示本发明的实施方式9中的电平移位电路的结构的一个例子的框图。
图14是表示本发明的实施方式11中的电平移位电路的结构的一个例子的框图。
图15是表示本发明的实施方式12中的电平移位电路的结构的一个例子的框图。
图16是表示参考例的电平移位电路的结构的框图。
图17是表示图16的电平移位电路所具有的电平移位主电路的结构的电路图。
具体实施方式
下面，基于附图，进行本发明的实施方式的说明和为了使其理解变得容易的预备性说明。此外，在以下的附图中对相同或相应的部分标注相同的参照编号，不重复其说明。
(功率半导体模块)
首先参照图1，在下面对能够应用本发明的各实施方式中的电平移位电路的逆变器装置900(功率半导体模块)进行说明。
逆变器装置900具有高电位侧开关元件102、低电位侧开关元件103和驱动模块800。典型来说，这些结构由绝缘性的封装材料(未图示)进行封装而被一体化。
逆变器装置900具有：被施加成为其控制对象的正的电压HVCC的端子；被施加该电压HVCC的基准电位HGND的端子；以及作为逆变器输出而输出电压HVO的端子。高电位侧开关元件102及低电位侧开关元件103相互串联连接，设置在基准电位HGND的端子和电压HVCC的端子之间。电压HVO的端子是高电位侧开关元件102及低电位侧开关元件103之间的中点电位的端子。高电位侧开关元件102及低电位侧开关元件103分别是例如设置有续流二极管的IGBT(Insulated Gate Bipolar Transistor)。
驱动模块800具有HVIC 600和LVIC(Low Voltage IC)芯片700。即，在本例子中，HVIC 600和LVIC 700作为彼此独立的芯片而形成。此外，作为变形例，也可以是HVIC 600和LVIC 700形成于一个芯片。
驱动模块800具有：作为向HVIC 600的输入信号IN而接收输入信号HIN的端子；以及作为向LVIC 700的输入信号IN而接收输入信号LIN的端子。另外，驱动模块800具有：被施加基准电位GND的端子和以基准电位GND作为基准电位而被施加电源电压VCC的端子。另外，驱动模块800具有：被施加随着逆变器装置900的电压HVO而变动的基准电位VS的端子和以基准电位VS作为基准电位而被施加电源电压VB的端子。另外，驱动模块800具有：将来自HVIC 600的输出信号OUT作为向高电位侧开关元件102的驱动电压HO而输出的端子；以及将来自LVIC 700的输出信号OUT作为向低电位侧开关元件103的驱动电压LO而输出的端子。驱动电压HO的基准电位是基准电位VS，驱动电压LO的基准电位是基准电位HGND。此外，基准电位HGND也可以与基准电位GND相同。
参照图2，在HVIC 600设置有用于上述的输入信号IN、输出信号OUT、基准电位GND及VS、电源电压VCC及VB的端子。在HVIC 600设置有电平移位电路500，该电平移位电路500为了从基准电位GND下的输入信号IN得到基准电位VS下的输出信号OUT而对基准电位进行变换。
下面，对能够用作电平移位电路500的作为参考例的电平移位电路、和本发明的各实施方式中的电平移位电路具体地进行说明。
(电平移位电路的参考例)
参照图16，参考例的电平移位电路590具有初级侧信号传递电路2、电平移位主电路3以及次级侧信号传递电路4。初级侧信号传递电路2具有输入电路5、ON单触发脉冲电路6和OFF单触发脉冲电路7。次级侧信号传递电路4具有联锁电路8和驱动电路9。初级侧信号传递电路2是根据输入信号IN生成脉冲信号ONLV及OFFLV的电路。电平移位主电路3是将脉冲信号ONLV及OFFLV分别作为脉冲信号ONHV及OFFHV而传递至次级侧信号传递电路4的电路。次级侧信号传递电路4是生成输出信号OUT的电路。
初级侧信号传递电路2以基准电位GND为基准由电源电压VCC进行驱动。初级侧信号传递电路2是与输入信号IN同步地产生脉冲信号ONLV及OFFLV的电路。脉冲信号ONLV与输入信号IN的上升沿同步地上升，脉冲信号OFFLV与输入信号IN的下降沿同步地上升。
输入电路5是与输入信号IN同步地生成信号INON及INOFF的电路。信号INON是与输入信号IN同步的信号，信号INOFF是与使输入信号IN反转而得到的信号同步的信号。即，对于取ON状态或者OFF状态中的任一个状态的输入信号IN的信息，ON状态通过信号INON表示，OFF状态通过信号INOFF表示。在信号INON及INOFF这两者正确地反映出输入信号IN的内容的情况下，信号INON与信号INOFF的反转信号相对应，信号INOFF与信号INON的反转信号相对应。
ON单触发脉冲电路6是与信号INON同步地产生脉冲信号ONLV的电路。脉冲信号ONLV是与信号INON的上升沿同步地上升的信号。OFF单触发脉冲电路7是与信号INOFF同步地产生脉冲信号OFFLV的电路。脉冲信号OFFLV是与信号INOFF的上升沿同步地上升的信号。
电平移位主电路3是与脉冲信号ONLV及OFFLV分别同步地，将与基准电位GND不同的基准电位VS作为基准，生成脉冲信号ONHV及OFFHV的电路。
次级侧信号传递电路4以基准电位VS为基准由电源电压VB进行驱动。次级侧信号传递电路4是与脉冲信号ONHV及OFFHV同步地生成输出信号OUT的电路。输出信号OUT与脉冲信号ONHV的上升沿同步地上升，且与脉冲信号OFFHV的上升沿同步地下降。
联锁电路8是与脉冲信号ONHV及OFFHV分别同步地生成脉冲信号OUTON及OUTOFF的电路。具体地说，与脉冲信号ONHV的H(高电平)及L(低电平)相对应地，切换脉冲信号OUTON的H及L，同样地，与脉冲信号OFFHV的H及L相对应地，切换脉冲信号OUTOFF的H及L。但是，在脉冲信号ONHV及OFFHV均为H的情况下，脉冲信号OUTON及OUTOFF双方均为L。
驱动电路9是与脉冲信号OUTON及OUTOFF同步地，生成基准电位VS下的输出信号OUT的电路。具体地说，输出信号OUT是与脉冲信号OUTON的上升沿同步地上升，与脉冲信号OUTOFF的上升沿同步地下降的信号。
参照图17，上述的电平移位主电路3具有高耐压NMOSFET(n-channel Metal OxideSemiconductor Field Effect Transistor)11、12及电阻13、14。通过脉冲信号ONLV及OFFLV分别对高耐压NMOSFET 11及12的ON/OFF进行切换，从而从初级侧信号传递电路2向次级侧信号传递电路4传递信号。
在高耐压NMOSFET 11、12为OFF时，电流不会流过高耐压NMOSFET 11、12及电阻13、14。因此，电阻13和高耐压NMOSFET 11的中间点电位通过电阻13被上拉，另外同样地，电阻14和高耐压NMOSFET 12的中间点电位通过电阻14被上拉。其结果，反相器15及16各自的输入电压信号成为H。因而，从反相器15及16各自输出的脉冲信号ONHV及OFFHV成为L。
另一方面，在高耐压NMOSFET 11、12为ON时，经由高耐压NMOSFET 11及12各自和电阻13及14，电流从电源电压VB向基准电位GND流动。因此，电阻13和高耐压NMOSFET 11的中间点电位、以及电阻14和高耐压NMOSFET 12的中间点电位各自降低。其结果，反相器15及16各自的输入电压信号成为L。因此，从反相器15及16各自输出的脉冲信号ONHV及OFFHV成为H。
因此，在电平移位主电路3中为了对基于脉冲信号ONLV及OFFLV的信号进行传递，需要对电阻13及14供给电流。因而，电源电压VB必须高于基准电位GND。在电源电压VB低于基准电位GND的情况下，电流不会从电源电压VB向基准电位GND流动，因此不能进行信号传递。如前述所示，上述的状况有可能由于在逆变器装置900(图1)的动作中向基准电位VS产生负浪涌而发生。
接下来，下面适当省略针对与上述的电平移位电路590(图16)相同或者相应的部分的说明而对本发明的各实施方式进行说明。
(实施方式1)
首先参照图3，对电平移位电路501的概要进行说明。电平移位电路501具有初级侧电路2a、电平移位主电路3、次级侧电路4a和整流性元件电路23。
初级侧电路2a以基准电位GND(第1基准电位)为基准由电源电压VCC(第1电源电压)进行驱动，该初级侧电路2a接收输入信号IN。次级侧电路4a以基准电位VS(第2基准电位)为基准由电源电压VB(第2电源电压)进行驱动，该次级侧电路4a生成输出信号OUT。这些情况在其他实施方式中也相同。
初级侧电路2a是包含初级侧信号传递电路2(图16)，且与接收到的输入信号IN相对应地，输出基准电位GND下的脉冲信号ONLV及OFFLV(第1信号)的电路。电平移位主电路3是与参考例(图16)同样地，将从初级侧信号传递电路2接收到的脉冲信号ONLV及OFFLV的基准电位从基准电位GND向基准电位VS进行变换，由此输出基准电位VS下的脉冲信号ONHV及OFFHV(第2信号)的电路。次级侧电路是包含前述的次级侧信号传递电路4(图16)、且通过使用从电平移位主电路3接收到的脉冲信号ONHV及OFFHV而与输入信号IN相对应地生成基准电位VS下的输出信号OUT的电路。
整流性元件电路23包含具有整流性的元件，将初级侧电路2a和次级侧电路4a之间连接。由此，整流性元件电路23具有在初级侧电路2a和次级侧电路4a之间与一个方向的电流的流动相比而对另一个方向的电流的流动进行阻碍的整流性。在如逆变器装置900(图1)所示地以基准电位HGND为基准而处理正的电压HVCC的情况下，换言之在没有发生由逆变器装置900的动作引起的反向浪涌的通常状态下使用比基准电位GND高的基准电位VS的情况下，优选上述的整流性的方向是容许从初级侧电路2a向次级侧电路4a的电流的流动，换言之阻碍从次级侧电路4a向初级侧电路2a的电流的流动。此外，在以基准电位HGND为基准而处理负的电压HVCC的情况下，整流性的方向也设为相反。
初级侧电路2a及次级侧电路4a的至少任一者具有检测电路，该检测电路通过对在整流性元件电路23流动的电流的变化进行检测而对作为次级侧电路4a的基准电位的基准电位VS是否小于或等于作为初级侧电路2a的基准电位的基准电位GND进行检测。作为该检测电路，在图3的结构中，设置有初级侧电路2a所包含的初级侧负电位检测电路24、和次级侧电路4a所包含的次级侧负电位检测电路25。整流性元件电路23、初级侧负电位检测电路24和次级侧负电位检测电路25构成负电位检测部22。此外，能够省略初级侧负电位检测电路24及次级侧负电位检测电路25中的任一者。
对于负电位检测部22，详细内容会参照图4而在后面记述，该负电位检测部22是对与次级侧电路4a的基准电位VS相对应的电位VE2为小于或等于与初级侧电路2a的基准电位GND相对应的电位VE1的电位(下面，为了方便而称为“负电位”)这一情况进行检测，生成负电位检测信号VmVSLV及VmVSHV中的至少任一者的电路。整流性元件电路23插入于初级侧电路2a和次级侧电路4a之间，与初级侧负电位检测电路24及次级侧负电位检测电路25中的至少任一者连接。初级侧负电位检测电路24及次级侧负电位检测电路25中的某一个是对在整流性元件电路23流动的电流进行检测的电路，但在负电位检测部22具有初级侧负电位检测电路24及次级侧负电位检测电路25这两者的情况下，能够将任一者设为对在整流性元件电路23流动的电流进行控制的电路。对在整流性元件电路23流动的电流进行检测的方式可以是任意方式，例如也可以是将电流变换为电压等而进行检测，但至少是对电位VE2为负电位时和正电位(大于或等于电位VE1的电位)时在整流性元件电路23流动的电流的变化进行检测。
根据本实施方式，能够通过初级侧负电位检测电路24或者次级侧负电位检测电路25，对电位VE2为负电位时和正电位时在整流性元件电路23流动的电流的变化进行检测，从而对电位VE2为负电位这一情况进行检测，生成负电位检测信号VmVSLV及VmVSHV中的至少任一者。例如，在通过初级侧电路2a对负电位进行检测的情况下，通过初级侧负电位检测电路24对供给至整流性元件电路23的电流进行检测，由此生成负电位检测信号VmVSLV，另外，在通过次级侧电路4a对负电位进行检测的情况下，通过次级侧负电位检测电路25对供给至整流性元件电路23的电流进行检测，由此生成负电位检测信号VmVSHV。此时，也可以通过另一个负电位检测电路对在整流性元件电路23流动的电流的值进行控制。
所生成的负电位检测信号VmVSLV及VmVSHV既可以如图3所示，在电平移位电路501内部进行处理，也可以通过外部端子(未图示)而输出至外部。例如，也能够将检测出负电位的信号输出至微机，通过该微机对电平移位电路501进行控制。
特别是在负电位检测电路22(图3)如负电位检测电路22z(图4)那样设置在电位GND和电位VS之间的情况下，能够直接检测基准电位GND和基准电位VS之间的关系。该情况对于其他实施方式中的负电位检测电路也相同。
此外，在图3中，示出在电平移位电路501内具有整流性元件电路23的实施例。由此，能够缓和封装限制，另外能够抑制配线的电感的影响。但是在它们不会特别成为问题的情况下，整流性元件电路也可以设置在电平移位电路的外部。在其他实施方式中也相同。
并且，接下来参照图4，在下面对作为负电位检测部22的具体例的负电位检测部22z进行说明。
负电位检测部22z具有上述的初级侧负电位检测电路24及次级侧负电位检测电路25中的后者。负电位检测部22z是在电位VE2为负电位时生成成为H的次级侧负电位检测信号VmVSHV的电路。在本例子中作为整流性元件电路23而使用高耐压二极管23z。高耐压二极管23z的阳极电位设为电位VE1，阴极电位设为电位VE2。高耐压二极管23z的阳极部与基准电位GND连接，阴极部经由电阻31与基准电位VS连接。在电位VE2高于电位VE1的情况下，高耐压二极管23z成为反向偏置，因此在初级侧电路2a及次级侧电路4a之间不流过电流，高耐压二极管23z的阴极电位VE2通过电阻31被下拉至基准电位VS。即，电位VE2变得与基准电位VS相等。在该情况下，NMOSFET 32处于OFF状态，因此NMOSFET 32的漏极电位通过电阻33被上拉至电源电压VB，反相器34的输出VmVSHV成为L。如果由于基准电位VS降低而使电位VE2小于或等于电位VE1，则高耐压二极管23z成为正向偏置，从而电流从基准电位GND向基准电位VS流动。高耐压二极管23z的阴极电位VE2成为比基准电位VS高出电阻31的电压降的量的电位，因此将源极电位作为基准电位VS的NMOSFET 32成为ON，反相器34的输出VmVSHV成为H。通过上述电路动作，能够检测出与基准电位VS相对应的电位VE2为负电位这一情况。此外，虽然未图示，但负电位检测部22z也可以具有对在NMOSFET 32的栅极和源极之间施加过大的电压进行阻止的保护元件。例如，也可以具有阳极部与NMOSFET 32的栅极连接、阴极部与电源电压VB连接的二极管，或者阳极部与基准电位VS连接、阴极部与NMOSFET 32的栅极连接的齐纳二极管。
此外，在图4中，示出作为整流性元件电路23而使用高耐压二极管23z的例子，但整流性元件电路23也可以由多个元件构成，例如也可以是通过二极管和用于对其耐压性进行补偿的高耐压电阻串联连接而构成。另外，也可以使用二极管以外的半导体元件，例如还能够使用高耐压MOSFET等。此外，“高耐压”是指能够承受电平移位电路501所处理的电压的程度的耐压，例如大于或等于100V左右。
另外，在图4中，不经由初级侧负电位检测电路24(图2)而是将高耐压二极管23z的阳极部连接于基准电位GND，但也可以通过在初级侧负电位检测电路24的位置插入恒定电流源等，从而对在高耐压二极管23z流动的电流进行控制。
此外，上述的负电位检测部22z(图4)的电路只是负电位检测部22(图3)的电路的一个例子，也可以使用其他电路结构。
(实施方式2)
如上所述，在实施方式1中，生成负电位检测信号VmVSLV及VmVSHV中的至少任一者，该负电位检测信号VmVSLV及VmVSHV表示检测到与基准电位VS相对应的电位VE2为负电位这一情况。在本实施方式中，使用检测信号VmVSLV，生成对输入信号IN的ON状态及OFF状态的至少任一者进行传递的信号。
参照图5，电平移位电路502的负电位检测部22b具有初级侧负电位检测电路24b，该初级侧负电位检测电路24b生成负电位检测信号VmVSLV，该负电位检测信号VmVSLV表示与基准电位VS相对应的电位VE2为负电位这一情况。输入电路5a与输入电路5(图16)同样地，与输入信号IN同步地生成信号INON及INOFF。即，生成与输入信号IN的ON状态及OFF状态分别对应的信号INON及INOFF。信号INON及INOFF中的至少任一者还通过负电位检测信号VmVSLV生成。即，信号INON及INOFF中的至少任一者还通过与输入信号IN不同的至少1个信号生成。
根据本实施方式，通过向输入电路5a输入负电位检测信号VmVSLV，从而通过负电位检测信号VmVSLV也能够生成信号INON及INOFF中的至少任一者。例如，在电位VE2为负电位、且不能通过电平移位主电路3进行信号传递时，生成负电位检测信号VmVSLV。该负电位检测信号VmVSLV也可以是如果由于电位VE2上升而变得能够通过电平移位主电路3进行信号传递则反转的信号，例如是，不能通过电平移位主电路3进行信号传递时成为H、能够进行信号传递时成为L的信号(在具有相同结构的其他实施方式中也相同)。在该情况下，输入电路5a是在输入信号IN为H、且负电位检测信号VmVSLV进行了反转时生成信号INON，或者在输入信号IN为L、且负电位检测信号VmVSLV进行了反转时生成信号INOFF的电路。由此，可以在电位VE2上升，变得能够通过电平移位主电路3进行信号传递时，产生与输入信号同步的信号ONLV及OFFLV中的至少任一者。由此，能够将输入信号的状态中的至少任一者经由电平移位主电路3向次级侧电路4b传递。由此，在对电位VE2的负电位进行检测后，变得能够通过电平移位主电路3进行信号传递时，无需等待输入信号IN的切换，即可将输入信号IN的状态传递至次级侧电路4a。例如，在电位VE2为负电位时发生了闩锁误动作的情况下，能够缩短误动作的期间。
此外，在图5中，示出通过初级侧负电位检测电路24b生成负电位检测信号VmVSLV的例子，但也可以是将在次级侧电路4b中由次级侧负电位检测电路25生成的负电位检测信号VmVSHV传递至初级侧电路2b。另外，输入至输入电路5a的负电位检测信号VmVSLV的形式可以是任意形式，例如也可以设为脉冲信号。在具有相同结构的其他实施方式中也相同。
(实施方式3)
如上所述，在实施方式1或者2中，生成负电位检测信号VmVSLV及VmVSHV中的至少任一者，该负电位检测信号VmVSLV及VmVSHV表示检测到与基准电位VS相对应的电位VE2为负电位这一情况。在本实施方式中，使用该检测信号将输出信号OUT的状态中的至少任一者从次级侧电路传递至初级侧电路。通过该信号，能够考虑输出信号OUT的状态而生成对输入信号IN的状态中的至少任一者进行传递的信号。
参照图6，电平移位电路503为了从次级侧电路4c向初级侧电路2c传递输出信号OUT的状态中的至少任一者，具有反向电平移位驱动电路42和反向电平移位主电路41。
反向电平移位驱动电路42是生成对输出信号OUT的ON状态及OFF状态中的至少任一个状态进行传递的信号的电路。具体地说，反向电平移位驱动电路42使用来自次级侧负电位检测电路25c的负电位检测信号VmVSHV，生成信号OUTONHV及OUTOFFHV中的至少任一者。在图6中，信号OUTONHV表示输出信号OUT的状态为H，信号OUTOFFHV表示输出信号OUT的状态为L。
反向电平移位主电路41是将以基准电位VS作为基准电位的信号向以基准电位GND作为基准电位的信号进行电平移位的电路。反向电平移位主电路41对次级侧信号OUTONHV及OUTOFFHV中的至少任一者进行电平移位，生成初级侧信号OUTONLV及OUTOFFLV中的至少任一者。
输入电路5b与输入信号IN同步地生成信号INON及INOFF。另外，输入电路5b是还通过从反向电平移位主电路41传递来的初级侧信号OUTONLV及OUTOFFLV的至少任一者，生成信号INON及INOFF中的至少任一者的电路。即，输入电路5b是还通过与输入信号IN不同的至少1个信号，生成信号INON及INOFF中的至少任一者的电路。
根据本实施方式，能够通过将电位VE2为负电位时的输出信号OUT的状态向初级侧电路2c传递，从而实施考虑了输出信号OUT的状态后的控制。例如，在电位VE2为负电位且无法通过电平移位主电路3及反向电平移位主电路41进行信号传递时，生成负电位检测信号VmVSHV。该负电位检测信号VmVSHV也可以是如果由于电位VE2上升而变得能够通过电平移位主电路3及反向电平移位主电路41进行信号传递则反转的信号。将该信号的反转作为触发而生成信号OUTONHV及OUTOFFHV中的至少任一者，由此能够将该信号的反转时的输出信号OUT的状态传递至初级侧电路2c。另外，将传递至初级侧电路2c的信号OUTONLV及OUTOFFLV中的至少任一者输入至输入电路5b，由此能够生成信号INON及INOFF中的至少任一者，传递至次级侧电路4c。
并且，通过将输入电路5b设为在输入信号IN＝H时使用信号OUTOFFLV而生成信号INON，在输入信号IN＝L时使用信号OUTONLV而生成信号INOFF的电路，从而能够在输入信号IN和输出信号OUT的状态不同的情况下，生成信号INON及INOFF中的至少任一者。由此，在电位VE2为负电位且发生了闩锁误动作的情况下，能够缩短误动作的期间。并且，与此同时，在输入信号IN及输出信号OUT的状态相同的情况、即没有发生闩锁误动作的情况下，能够抑制电平移位主电路3的不必要的动作，因此能够抑制消耗电流及发热。
此外，在图6中作为表示输出信号OUT的状态的信号而将输出信号OUT本身输入至反向电平移位驱动电路42，但作为表示输出信号OUT的状态的信号，也能够使用信号OUTON及OUTOFF。该情况在包含相同结构的其他实施方式中也相同。
(实施方式4)
在本实施方式中，使在实施方式1中说明的整流性元件电路23流动的电流的值可相应于初级侧电路或者次级侧电路中的任意信号而变化。由此，在电位VE2为负电位时，在初级侧电路和次级侧电路之间能够传递任意信号状态中的至少任一者。
参照图7，电平移位电路504的负电位检测部22d具有整流性元件电路23、次级侧负电位检测电路25及电流可变电路26d。电流可变电路26d是将可相应于被赋予的任意信号Vab而变化的电流供给至整流性元件电路23的电路。该电路只要能够与信号Vab的不同的状态相对应地对整流性元件电路23供给不同值的电流，则可以是任意的电路。另外，次级侧负电位检测电路25只要能够对与信号Vab的不同状态相对应地供给至整流性元件电路23的电流的变化进行检测，则可以是任意的电路。
根据本实施方式，通过电流可变电路26d，将可相应于信号Vab的状态而变化的电流向整流性元件电路23供给，通过次级侧负电位检测电路25，在电位VE2为负电位时检测该电流的变化。因此，在电位VE2为负电位的期间能够将信号Vab的状态中的至少任一者从初级侧电路2d向次级侧电路4d传递。即，即使在电位VE2为负电位且无法通过电平移位主电路3进行信号传递的情况下，也能够经由整流性元件电路23从初级侧电路2d向次级侧电路4d进行信号传递。
此外，在上述结构中，使用的是次级侧负电位检测电路25和设置于初级侧电路2d的电流可变电路26d，但也可以使该结构逆转。即，也可以使用初级侧负电位检测电路24(图3)和设置于次级侧电路4d的电流可变电路26d。在该情况下，能够从次级侧电路4d向初级侧电路2d进行与上述同样的信号传递。
并且，接下来参照图8，在下面对作为负电位检测部22d(图7)的具体例的负电位检测部22y进行说明。
负电位检测部22y是在电位VE2小于或等于电位VE1、且信号Vab＝L时将检测信号VmVSHV设为H的电路。关于负电位检测部22y，向实施方式1例示出的负电位检测部22z连接有PMOSFET 26z而作为电流可变电路26d(图7)，该PMOSFET 26z将以基准电位GND作为基准的电源电压VCC(也可以是通过初级侧电路生成的内部电源电压VREG)的电位作为源极电位。对PMOSFET 26z的栅极输入任意信号Vab。
根据本例子，在电位VE2小于或等于电位VE1时，高耐压二极管23z成为正向偏置，电流能够从初级侧电路2d向次级侧电路4d流动。此时，根据输入至PMOSFET 26z的栅极的任意信号Vab而使供给至高耐压二极管23z的电流变化，由此能够将信号Vab的状态中的至少任一者从初级侧电路2d向次级侧电路4d传递。
在电位VE2小于或等于电位VE1、且信号Vab＝L的情况下，高耐压二极管23z成为正向偏置、且PMOSFET 26z成为ON状态。因而，电流从初级侧电路2d向次级侧电路4d流动，因此通过次级侧负电位检测电路25z，检测信号VmVSHV＝H。在电位VE2小于或等于电位VE1、且信号Vab＝H的情况下，高耐压二极管23z为正向偏置，但PMOSFET 26z为OFF状态，因此电流不会从初级侧电路2d向次级侧电路4d供给。因此，通过次级侧负电位检测电路25z，检测信号VmVSHV＝L。在电位VE2大于或等于电位VE1的情况下，高耐压二极管23z为反向偏置，因此不依赖于信号Vab的状态，检测信号VmVSHV＝L。通过上述电路动作，在图8的例子中，仅在电位VE2小于或等于电位VE1、且信号Vab＝L的情况下，检测信号VmVSHV＝H。因此，在电位VE2为负电位时能够传递信号Vab＝L的状态。
此外，当然，只要是在信号Vab＝H时PMOSFET 26z成为ON状态的电路结构，就能够在电位VE2为负电位时传递信号Vab＝H的状态。
(实施方式5)
在本实施方式中，通过使用在实施方式4中说明的具有电流可变电路的负电位检测电路，从而在电位VE2为负电位的期间将输出信号OUT的状态中的至少任一者从次级侧电路向初级侧电路传递。能够根据该信号，考虑输出信号的状态而生成对输入信号的状态中的至少任一者进行传递的信号。
参照图9，电平移位电路505的负电位检测部22e具有初级侧负电位检测电路24e和电流可变电路26e。
电流可变电路26e是相对于输出信号OUT的状态而使在整流性元件电路23流动的电流的值变化的电路。初级侧负电位检测电路24e是通过对该电流值的变化进行检测，从而在电位VE2为负电位的期间检测出输出信号OUT的状态中的至少任一者作为信号VmVSOUTsig的电路。通过向输入电路5a输入从次级侧电路4e传递来的信号VmVSOUTsig，从而通过信号VmVSOUTsig也能够生成信号INON及INOFF中的至少任一者。信号VmVSOUTsig设为例如下述信号，即，在电位VE2为负电位、且无法通过电平移位主电路3进行信号传递时产生，如果电位VE2上升，变为能够通过电平移位主电路3进行信号传递，则反转。将该信号的反转作为触发而生成信号INON及INOFF中的至少任一者，由此能够将输入信号IN的状态中的至少任一者传递至次级侧电路4e。
输入电路5a也可以是在信号VmVSOUTsig表示的是输出信号OUT＝L的状态、且输入信号IN＝H时，使用信号VmVSOUTsig而生成信号INON的电路。或者，输入电路5a也可以是在信号VmVSOUTsig表示的是输出信号OUT＝H的状态、且输入信号IN＝L时，使用信号VmVSOUTsig而生成信号INOFF。由此，能够在输入信号IN的状态和输出信号OUT的状态不同的情况下，生成信号INON及INOFF中的至少任一者。
根据本实施方式，在电位VE2为负电位的期间将输出信号OUT的状态中的至少任一者从次级侧电路4e传递至初级侧电路2e，将该信号的反转作为触发而生成对输入信号IN的状态中的至少任一者进行传递的信号。由此，能够抑制输入信号IN的状态和输出信号OUT的状态相同的情况、即没有发生闩锁误动作的情况下的电平移位电路505的不必要的动作。另外，与此同时，在电位VE2为负电位时的闩锁误动作中，能够比实施方式3缩短闩锁误动作的期间。
(实施方式6)
在本实施方式中，通过使用在实施方式4说明的具有电流可变电路的负电位检测电路，从而在电位VE2为负电位的期间将输入信号IN的状态中的至少任一者从初级侧电路向次级侧电路传递。
参照图10，电平移位电路506的负电位检测部22f具有电流可变电路26f和次级侧负电位检测电路25f。电流可变电路26f是使在整流性元件电路23流动的电流的值相应于输入信号IN的状态而变化的电路。次级侧负电位检测电路25f是通过对该电流值的变化进行检测，从而在电位VE2为负电位期间检测出输入信号IN的状态中的至少任一者作为信号VmVSINsig的电路。
驱动电路9a是与脉冲信号OUTON及OUTOFF同步地生成输出信号OUT的电路。特别地，本实施方式的驱动电路9a还通过与脉冲信号OUTON及OUTOFF不同的至少1个信号，生成输出信号OUT的状态中的至少任一者。具体地说，驱动电路9a是还通过信号VmVSINsig，生成输出信号OUT的状态中的至少任一者的电路。由此，能够将信号VmVSINsig反映至输出信号OUT。
例如，驱动电路9a构成为，在电位VE2为负电位、且检测出VmVSINsig时，将信号VmVSINsig反映至输出信号OUT。具体地说，驱动电路9a构成为，在信号VmVSINsig表示输入信号IN＝H的情况下设为输出信号OUT＝H，或者，在信号VmVSINsig表示输入信号IN＝L的情况下设为输出信号OUT＝L。由此，能够在电位VE2为负电位的期间将输入信号IN的状态中的至少任一者反映至输出信号OUT。
根据本实施方式，即使在电位VE2为负电位且无法通过电平移位主电路3进行信号传递的情况下，也能够从初级侧电路2f向次级侧电路4f经由整流性元件电路23而传递输入信号IN。因而，能够实现在电位VE2为负电位时的闩锁误动作的防止或者误动作期间的缩短。
(实施方式7)
参照图11，电平移位电路507所具有的负电位检测部22g包含负电位检测部22b(图5：实施方式2)和负电位检测部22f(图10：实施方式6)。由此，配置有负电位检测部22b的整流性元件电路231(第1整流性元件电路)和负电位检测部22f的整流性元件电路232(第2整流性元件电路)。整流性元件电路231的电流变化是通过初级侧负电位检测电路24b(第1检测电路)进行检测的。整流性元件电路232的电流变化是通过次级侧负电位检测电路25f(第2检测电路)进行检测的。
此外，整流性元件电路231的端部的电位VE1和整流性元件电路232的端部的电位VE1并不需要相互相同。对于电位VE2也同样如此。
根据本实施方式，与实施方式6同样地，即使在不能进行电平移位主电路3的信号传递的状态下，也从初级侧电路2g向次级侧电路4g经由整流性元件电路232而传递输入信号IN。另外，即使不能进行该传递，也与实施方式2同样地，在解除了不能进行电平移位主电路3的信号传递的状态时，无需等待输入信号IN的切换，即可将输入信号IN的状态传递至次级侧电路4g。因而，能够更可靠地实现电平移位主电路3的闩锁误动作的防止或者误动作期间的缩短。
(实施方式8)
参照图12，电平移位电路508所具有的负电位检测部22h包含：具有电流可变电路26e(第1电流可变电路)的负电位检测部22e(图9：实施方式5)；以及具有电流可变电路26f(第2电流可变电路)的负电位检测部22f(图10：实施方式6)。由此，配置有负电位检测部22e的整流性元件电路231(第1整流性元件电路)和负电位检测部22f的整流性元件电路232(第2整流性元件电路)。整流性元件电路231的电流变化是通过初级侧电路2h所具有的初级侧负电位检测电路24e(第1检测电路)进行检测的。整流性元件电路232的电流变化是通过次级侧电路4h所具有的次级侧负电位检测电路25f(第2检测电路)进行检测的。
此外，整流性元件电路231的端部的电位VE1和整流性元件电路232的端部的电位VE1并不需要相互相同。对于电位VE2也同样如此。
根据本实施方式，通过负电位检测部22e检测出负电位期间中的输出信号的状态作为信号VmVSOUTsig。由此，能够对负电位检测部22f在负电位期间中的输入信号的传递的有无进行检测。因而，能够使用该信息而对检测出负电位后的动作进行控制。
例如，当通过负电位检测部22f在负电位期间中传递了输入信号IN的情况下，在负电位期间结束时成为输入信号IN和输出信号OUT相同的状态，因此不生成信号INON、INOFF。另外，当没有通过负电位检测部22f在负电位期间中传递输入信号、且在负电位期间结束时成为输入信号IN和输出信号OUT不同的状态的情况下，生成信号INON、INOFF。由此，在负电位期间中没能解除闩锁误动作的情况下，能够经由电平移位主电路3而传递输入信号。由此，能够在负电位期间中实现闩锁误动作的防止或者误动作期间的缩短，并且能够在负电位期间中对解除了闩锁误动作的情况下的不必要的动作进行抑制。
(实施方式9)
参照图13，电平移位电路509的初级侧电路2i具有输入电路5c。输入电路5c是与输入信号IN同步地生成信号INON及INOFF，且还通过来自负电位检测部22e的初级侧负电位检测电路24e的信号VmVSOUTsig生成信号INON、INOFF或者VmVSINLV的电路。
此外，对于上述以外的结构，与上述的实施方式8的结构大致相同，因此，对相同或者相应的要素标注相同标号，不重复其说明。
根据本实施方式，通过负电位检测部22e将负电位期间中的输出信号OUT的状态传递至初级侧电路2i，由此能够仅在处于负电位状态、且输入信号IN和输出信号OUT的状态不同的情况下，通过负电位检测部22f传递输入信号IN。由此，能够对没有闩锁误动作的情况下的不必要的动作进行抑制。
例如，仅在通过信号VmVSOUTsig传递的输出信号OUT的状态和输入信号IN的状态不同的情况下，由输入电路5c生成对输入信号IN的状态进行传递的信号VmVSINLV。信号VmVSINLV由负电位检测部22f传递至次级侧电路4h，由此能够抑制不必要的动作，并且实现闩锁误动作的防止或者误动作期间的缩短。
另外，与实施方式8同样地，能够通过负电位检测部22e对由负电位检测部22f实现的信号传递的有无进行确认。因此，在负电位期间中没能消除闩锁误动作的情况下，能够经由电平移位主电路3传递输入信号。
(实施方式10)
在本实施方式中，由驱动电路9a(图10～图13：实施方式6～9)对反映至输出信号OUT的信号设置优先级。在电位VE2小于或等于电位VE1且能够通过电平移位主电路3进行信号传递的状态、即在电平移位主电路3中由电源电压VB形成的电位高于基准电位GND的状态下，有时经由电平移位主电路3传递的信号OUTON、OUTOFF与经由整流性元件电路23、231或者232传递的信号同时输入至驱动电路9a。此时，如果经由电平移位主电路3传递的信号OUTON及OUTOFF的状态与经由整流性元件电路23、231或者232传递的信号的状态不同，则驱动电路9a有可能进行误动作。
在本实施方式中，通过将经由电平移位主电路3传递的信号OUTON及OUTOFF优先地反映至输出信号OUT，从而能够防止驱动电路9a的误动作。具体地说，仅在没有向驱动电路9a输入脉冲信号OUTON、OUTOFF的情况下，将信号VmVSINsig反映至输出信号OUT。由此，在经由电平移位主电路3传递来的输入信号、和经由负电位检测部22f传递来的输入信号同时输入的情况下，能够将经由电平移位主电路3传递的信号优先地反映至输出信号OUT。
根据本实施方式，能够实现电位VE2为负电位时的信号传递，并且能够防止与该信号传递相伴的误动作。
(实施方式11)
参照图14，电平移位电路511的负电位检测部22j在电平移位电路504的负电位检测部22d(图7：实施方式4)的结构的基础上，包含负电位检测部22c和次级侧信号生成电路51。在本实施方式中，次级侧信号生成电路51包含于次级侧电路4j。
负电位检测部22j是在负电位检测部22c及22d各自的电位VE2均为负电位时，将表示任意信号Vab的信号从初级侧电路2j向次级侧电路4j传递的电路。在这里，任意信号Vab是取H状态及L状态(第1及第2状态)中的任一状态的信号。负电位检测部22d的次级侧负电位检测电路25是生成表示上述H状态及L状态中的一者的信号(一个信号)的电路。次级侧信号生成电路51是使用该信号而生成分别表示H状态及L状态的信号VmVSONHV及VmVSOFFHV的电路。通过次级侧信号生成电路51进行的信号VmVSONHV及VmVSOFFHV的生成是在不仅负电位检测部22d的电位VE2为负电位，而且负电位检测部22c的电位VE2也为负电位时进行的。基于上述目的，次级侧信号生成电路51还参照负电位检测部22c中的次级侧负电位检测电路25c的检测信号VmVS。
例如，信号VmVSHV设为表示信号Vab＝H的状态的信号。在该情况下，与信号VmVSHV同步地生成信号VmVSONHV，另外，与使信号VmVSHV反转得到的信号同步地生成信号VmVSOFFHV。由此，在负电位检测部22c及22d各自的电位VE2均为负电位时，能够在信号Vab＝H的情况下生成信号VmVSONHV，在信号Vab＝L的情况下生成信号VmVSOFFHV。
根据本实施方式，在次级侧电路4j的基准电位VS为负电位、且无法通过电平移位主电路3进行信号传递的情况下，能够经由整流性元件电路232而在初级侧电路2j和次级侧电路4j之间，传递取2个状态中的任一者(H或者L)的任意信号Vab的信息。
此外，在上面对任意信号Vab从初级侧电路2j向次级侧电路4j传递的情况详细地进行了说明，但与实施方式4同样地，也能够将任意信号从次级侧电路4j向初级侧电路2j传递。
(实施方式12)
参照图15，电平移位电路512具有负电位检测部22k以取代电平移位电路504(图7：实施方式4)中的负电位检测部22d。负电位检测部22k具有电流可变电路26k、整流性元件电路231(第1整流性元件电路)及232(第2整流性元件电路)、和次级侧负电位检测电路25k。
整流性元件电路231及232设置在电流可变电路26k及次级侧负电位检测电路25k之间。电流可变电路26k从初级侧信号传递电路2接收分别表示任意信号的H状态(第1状态)及L状态(第2状态)的信号VabON及VabOFF。而且，相应于信号VabON及VabOFF各自而使在整流性元件电路231及232流动的电流变化。次级侧负电位检测电路25k通过对在整流性元件电路231及232各自中流动的电流进行检测，从而将信号VmVSONHV及VmVSOFFHV向次级侧信号传递电路4输出。
通过上述结构，负电位检测部22k具有分别传递任意信号的H状态及L状态的路径。具体地说，在整流性元件电路231的电位VE2为负电位、且上述任意信号为H状态时，电流在整流性元件电路231流动，另外，在整流性元件电路232的电位VE2为负电位、且上述任意信号为L状态时，电流在整流性元件电路232流动。通过分别对这些电流进行检测，从而将任意信号的H状态及L状态这两者向次级侧电路4k分别传递。
根据本实施方式，即使在次级侧电路4k的基准电位VS为负电位、且无法通过电平移位主电路3进行信号传递的情况下，也能够经由整流性元件电路231及232而从初级侧电路2k向次级侧电路4k传递任意信号。
另外，也可以是由本实施方式的负电位检测部22k，替换前述的实施方式11的电平移位电路511中的负电位检测部22d。由此，用于传递任意信号的信息的路径成为2个。由此，即使一个路径发生故障，也能进行通过另一个路径实现的传递。另外，通过经由另一个路径得到的信号，能够对本应通过一个路径进行传递的信号进行补充。
此外，在上面对任意信号的信息从初级侧电路2k向次级侧电路4k传递的情况详细地进行了说明，但与实施方式4或11同样，也能够将任意信号从次级侧电路4k向初级侧电路2k传递。
(实施方式13)
再次参照图2，本实施方式的HVIC(集成电路)600具有电平移位电路500、和通过配线而与该电平移位电路500连接的其他电路400。作为电平移位电路500，具体地说，能够使用上述的各实施方式的电平移位电路501～509、511、512中的任意者。其他电路400也可以包含用于确保可靠性的保护电路。另外，其他电路400也可以包含具有与LVIC 700(图1)相同的功能的电路。
根据本实施方式，能够缩短电平移位电路500和其他电路400之间的配线。由此，能够抑制配线的电感。因此，能够对负浪涌的发生进行抑制。
另外，在HVIC 600中，也可以使电平移位电路500和其他电路400所具有的保护电路进行联动。由此，能够进一步提高集成电路的可靠性。
(实施方式14)
再次参照图1，本实施方式的逆变器装置900(功率半导体模块)具有：实施方式13的HVIC 600(集成电路)；LVIC 700；高电位侧开关元件102(半导体开关元件)；以及低电位侧开关元件103。高电位侧开关元件102由HVIC 600驱动，低电位侧开关元件103由LVIC 700驱动。
根据本实施方式，高电位侧开关元件102和HVIC 600成为一体，因此能够缩短两者之间的配线。由此，能够对配线的电感进行抑制。因此，能够对负浪涌的发生进行抑制。
此外，功率半导体模块并不限定于上述模块，只要包含具有在上述实施方式中说明的电平移位电路的集成电路和通过该集成电路进行驱动的半导体开关元件即可。
(实施方式15)
在本实施方式中，高电位侧开关元件102(图1)及低电位侧开关元件103(图1)的至少任一者的至少一部分是由碳化硅(SiC)半导体元件构成的。例如，在由IGBT及续流二极管构成高电位侧开关元件102的情况下，至少任一者是碳化硅(SiC)半导体元件，优选，至少承担开关功能的元件(上述例子中IGBT)是SiC半导体元件。
搭载有SiC半导体元件的装置大多在前述的基准电位VS的每单位时间的变动dV/dt剧烈的条件下动作。因此，具有负浪涌变大的倾向，另外，还具有其发生期间变长的倾向。因而，在实施方式14叙述的负浪涌的抑制的益处增大。另外，电平移位主电路3的通过通常动作进行的信号传递由于负浪涌而变得不能进行的期间变长，因此当设置有即使在负浪涌时也能进行信号传递的电平移位电路的情况下，其有效性增大。
此外，也可以使用对正负与在上述各实施方式的结构中处理的信号的正负相反的信号进行处理的结构。在该情况下，将各实施方式的说明中的“正”及“负”相互替换这一作法大致成立。
本发明能够在其发明的范围内，将各实施方式自由地组合，或将各实施方式适当变形、省略。对本发明详细地进行了说明，但上述的说明在所有方面都是例示，本发明并不限定于此。可解释为在没有脱离本发明的范围能够设想出没有例示的无数的变形例。
标号的说明
2初级侧信号传递电路，2a～2k初级侧电路，3电平移位主电路，4次级侧信号传递电路，4a～4h、4j、4k次级侧电路，5、5a～5c输入电路，6ON单触发脉冲电路，7OFF单触发脉冲电路，8联锁电路，9、9a驱动电路，11、12高耐压NMOSFET，13、14、31、33电阻，15、16、34反相器，22、22b～22h、22j、22k、22y、22z负电位检测部，23、231、232整流性元件电路，23z高耐压二极管，24、24b、24e初级侧负电位检测电路，25、25c、25f、25k、25z次级侧负电位检测电路，26d、26e、26f、26k电流可变电路，26z PMOSFET，32NMOSFET，41反向电平移位主电路，42反向电平移位驱动电路，51次级侧信号生成电路，102高电位侧开关元件(半导体开关元件)，103低电位侧开关元件，500～508、511、512、590电平移位电路，600HVIC(集成电路)，700LVIC，800驱动模块，900逆变器装置(功率半导体模块)。

Claims (15)

1.一种电平移位电路(501～509、511、512)，其具有：
初级侧电路(2a～2k)，其对应于接收到的输入信号(IN)，输出第1基准电位(GND)下的第1信号；
电平移位主电路(3)，其通过将从所述初级侧电路接收到的所述第1信号的基准电位从所述第1基准电位向第2基准电位(VS)变换，从而输出所述第2基准电位下的第2信号；
次级侧电路(4a～4h、4j、4k)，其通过使用从所述电平移位主电路接收到的所述第2信号，从而对应于所述输入信号，生成所述第2基准电位下的输出信号(OUT)；以及
至少1个整流性元件电路(23、231、232)，其设置在所述初级侧电路和所述次级侧电路之间，
所述初级侧电路及所述次级侧电路的至少任一者具有至少1个检测电路(24、24b、24e、25、25c、25f、25k、25z)，该检测电路(24、24b、24e、25、25c、25f、25k、25z)通过对在所述整流性元件电路流动的电流的变化进行检测，从而对与所述第2基准电位相对应的电位(VE2)是否小于或等于与所述第1基准电位相对应的电位(VE1)进行检测。
2.根据权利要求1所述的电平移位电路(502)，其中，
所述检测电路(24b)生成检测信号，该检测信号表示与所述第2基准电位相对应的电位是否小于或等于与所述第1基准电位相对应的电位，
所述初级侧电路(2b)生成与所述输入信号可取的多个状态分别相对应的多个信号，所述多个信号中的至少任一个还通过所述检测信号生成。
3.根据权利要求1所述的电平移位电路(503)，其中，
所述检测电路(25c)生成检测信号，该检测信号表示与所述第2基准电位相对应的电位是否小于或等于与所述第1基准电位相对应的电位，
所述电平移位电路(501)还具有反向电平移位主电路(41)，该反向电平移位主电路(41)使用所述检测信号而将表示所述输出信号的状态中的至少任一者的信号向所述初级侧电路(2c)传递，所述初级侧电路还通过从所述反向电平移位主电路传递来的所述信号生成对所述输入信号的状态中的至少任一者进行传递的信号。
4.根据权利要求1所述的电平移位电路(504～506)，其中，
所述初级侧电路(2d～2f)及所述次级侧电路(4d～4f)中的一方具有所述检测电路(24e、25)，另一方具有电流可变电路(26d、26e)，该电流可变电路(26d、26e)使在所述整流性元件电路流动的电流的值可相应于任意信号而变化。
5.根据权利要求4所述的电平移位电路(505)，其中，
所述电流可变电路(26e)包含于所述次级侧电路(4e)，所述电流可变电路中的所述任意信号是表示所述输出信号的状态中的至少任一者的信号，
所述初级侧电路(2e)还通过由所述检测电路(24e)生成的信号而生成对所述输入信号的状态的至少任一者进行传递的信号。
6.根据权利要求4所述的电平移位电路(506)，其中，
所述电流可变电路(26f)包含于所述初级侧电路(2f)，所述电流可变电路中的所述任意信号是表示所述输入信号的状态中的至少任一者的信号。
7.根据权利要求1所述的电平移位电路(507)，其中，
所述至少1个整流性元件电路包含第1整流性元件电路(231)及第2整流性元件电路(232)，
所述至少1个检测电路包含：第1检测电路(24b)，其对在所述第1整流性元件电路流动的电流的变化进行检测；以及第2检测电路(25f)，其对在所述第2整流性元件电路流动的电流的变化进行检测，
所述第1检测电路生成检测信号，该检测信号表示与所述第2基准电位相对应的电位是否小于或等于与所述第1基准电位相对应的电位，
所述初级侧电路(2g)生成与所述输入信号可取的多个状态分别相对应的多个信号，所述多个信号中的至少任一个还通过所述检测信号生成，
所述初级侧电路具有电流可变电路(26f)，该电流可变电路(26f)使在所述第2整流性元件电路流动的电流的值可相应于表示所述输入信号的状态中的至少任一者的信号而变化。
8.根据权利要求1所述的电平移位电路(508)，其中，
所述至少1个整流性元件电路包含第1整流性元件电路(231)及第2整流性元件电路(232)，
所述至少1个检测电路包含：第1检测电路(24e)，其对在所述第1整流性元件电路流动的电流的变化进行检测；以及第2检测电路(25f)，其对在所述第2整流性元件电路流动的电流的变化进行检测，
所述次级侧电路(4h)具有第1电流可变电路(26e)，该第1电流可变电路(26e)使在所述第1整流性元件电路流动的电流的值可相应于表示所述输出信号的状态中的至少任一者的信号而变化，
所述初级侧电路(2h)还通过由所述第1检测电路生成的信号而生成对所述输入信号的状态中的至少任一者进行传递的信号，
所述初级侧电路还具有第2电流可变电路(26f)，该第2电流可变电路(26f)使在所述第2整流性元件电路流动的电流的值可相应于表示所述输入信号的状态中的至少任一者的信号而变化。
9.根据权利要求1所述的电平移位电路(509)，其中，
所述至少1个整流性元件电路包含第1整流性元件电路(231)及第2整流性元件电路(232)，
所述至少1个检测电路包含：第1检测电路(24e)，其对在所述第1整流性元件电路流动的电流的变化进行检测；以及第2检测电路(25f)，其对在所述第2整流性元件电路流动的电流的变化进行检测，
所述次级侧电路(4h)具有第1电流可变电路(26e)，该第1电流可变电路(26e)使在所述第1整流性元件电路流动的电流的值可相应于表示所述输出信号的状态中的至少任一者的信号而变化，
所述初级侧电路(2i)具有输入电路(5c)，该输入电路(5c)还通过由所述第1检测电路生成的信号而生成对所述输入信号的状态中的至少任一者进行传递的信号，
所述初级侧电路具有第2电流可变电路(26f)，该第2电流可变电路(26f)使在所述第2整流性元件电路流动的电流的值可相应于由所述输入电路生成的所述信号而变化。
10.根据权利要求6至9中任一项所述的电平移位电路(506～509)，其中，
所述次级侧电路(4f～4h)具有驱动电路(9a)，该驱动电路(9a)基于经由所述电平移位主电路传递的信号和经由所述整流性元件电路传递的信号中的任意者，生成所述输出信号，所述驱动电路在被输入了经由所述电平移位主电路传递的信号和经由所述整流性元件电路传递的信号这两者的情况下，基于经由所述电平移位主电路传递的信号，生成所述输出信号。
11.根据权利要求1所述的电平移位电路(511)，其中，
所述初级侧电路(2j)及所述次级侧电路(4j)中的一方具有所述检测电路(25)和信号生成电路(51)，另一方具有电流可变电路(26d)，该电流可变电路(26d)使在整流性元件电路(232)流动的电流的值可相应于任意信号的第1状态而变化，所述任意信号是取所述第1状态和与所述第1状态不同的第2状态中的任一状态的信号，
所述检测电路(25)生成表示所述任意信号的所述第1状态的一个信号，
所述信号生成电路使用所述一个信号，分别生成表示所述第1状态的信号和表示所述第2状态的信号。
12.根据权利要求1所述的电平移位电路(512)，其中，
所述至少1个整流性元件电路包含第1整流性元件电路(231)及第2整流性元件电路(232)，
所述初级侧电路(2k)及所述次级侧电路(4k)中的一方包含电流可变电路(26k)，该电流可变电路(26k)使在所述第1整流性元件电路流动的电流的值可相应于表示任意信号的第1状态的信号而变化，并且，使在所述第2整流性元件电路流动的电流的值可相应于表示所述任意信号的第2状态的信号而变化，其中，该任意信号取所述第1状态及所述第2状态中的任一状态，
所述初级侧电路及所述次级侧电路的另一方包含所述检测电路(25k)，所述检测电路通过对在所述第1整流性元件电路及所述第2整流性元件电路各自流动的电流的变化进行检测，从而生成表示所述任意信号的所述第1状态的信号和表示所述任意信号的所述第2状态的信号。
13.一种集成电路(600)，其具有：
权利要求1至12中任一项所述的电平移位电路；以及
其他电路(400)，其与所述电平移位电路通过配线而连接。
14.一种功率半导体模块(900)，其具有：
权利要求13所述的集成电路；以及
半导体开关元件(102)，其由所述集成电路进行驱动。
15.根据权利要求14所述功率半导体模块(900)，其中，
所述半导体开关元件包含碳化硅半导体元件。
CN201480084149.0A 2014-12-17 2014-12-17 电平移位电路、集成电路及功率半导体模块 Active CN107112995B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/083404 WO2016098196A1 (ja) 2014-12-17 2014-12-17 レベルシフト回路、集積回路、およびパワー半導体モジュール

Publications (2)

Publication Number Publication Date
CN107112995A true CN107112995A (zh) 2017-08-29
CN107112995B CN107112995B (zh) 2020-11-03

Family

ID=56126119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480084149.0A Active CN107112995B (zh) 2014-12-17 2014-12-17 电平移位电路、集成电路及功率半导体模块

Country Status (5)

Country Link
US (1) US10116310B2 (zh)
JP (1) JP6289673B2 (zh)
CN (1) CN107112995B (zh)
DE (1) DE112014007270B4 (zh)
WO (1) WO2016098196A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816648A (zh) * 2019-04-12 2020-10-23 三菱电机株式会社 半导体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6753301B2 (ja) * 2016-12-19 2020-09-09 三菱電機株式会社 駆動回路
CN107896103B (zh) * 2017-12-21 2021-12-03 广东美的制冷设备有限公司 电平转接电路及包含其的集成电路芯片、空调器
CN108616269B (zh) * 2018-07-27 2023-12-29 无锡安趋电子有限公司 一种低工作电压的下行电平移位电路
CN118191566B (zh) * 2024-05-16 2024-07-12 广东汇智精密制造有限公司 一种高压集成电路的互锁功能测试电路及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090235A (zh) * 2007-01-19 2007-12-19 崇贸科技股份有限公司 电源转换器的控制器及备用电路
US20080231244A1 (en) * 2007-03-19 2008-09-25 Fuji Electric Device Technology Co., Ltd. Dc-dc converter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000092824A (ja) * 1998-09-10 2000-03-31 Matsushita Electric Ind Co Ltd スイッチングレギュレータおよびｌｓｉシステム
EP1178596B1 (en) 2000-02-09 2009-02-04 Mitsubishi Denki Kabushiki Kaisha Inverter device
JP2003033040A (ja) * 2001-07-19 2003-01-31 Sanyo Electric Co Ltd ハーフブリッジ形インバータ回路
JP4094984B2 (ja) * 2003-04-24 2008-06-04 三菱電機株式会社 半導体装置
JP4671275B2 (ja) * 2005-01-26 2011-04-13 ルネサスエレクトロニクス株式会社 電源制御装置、電源用電子部品及び電源装置
JP2007006048A (ja) * 2005-06-23 2007-01-11 Matsushita Electric Ind Co Ltd パワー用半導体装置
JP2007201595A (ja) * 2006-01-24 2007-08-09 Fuji Electric Device Technology Co Ltd ドライブ装置
JP5503897B2 (ja) 2009-05-08 2014-05-28 三菱電機株式会社 半導体装置
JP5530669B2 (ja) * 2009-07-01 2014-06-25 三菱電機株式会社 半導体回路
JP5473511B2 (ja) * 2009-09-18 2014-04-16 三菱電機株式会社 電力用半導体装置
JP5267402B2 (ja) * 2009-09-29 2013-08-21 三菱電機株式会社 半導体回路
JP5471862B2 (ja) * 2010-06-11 2014-04-16 サンケン電気株式会社 レベルシフト回路及びスイッチング電源装置
JP5360261B2 (ja) * 2012-05-15 2013-12-04 三菱電機株式会社 半導体回路
CN105393444B (zh) * 2013-07-16 2018-05-04 三菱电机株式会社 半导体元件的驱动电路以及半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090235A (zh) * 2007-01-19 2007-12-19 崇贸科技股份有限公司 电源转换器的控制器及备用电路
US20080231244A1 (en) * 2007-03-19 2008-09-25 Fuji Electric Device Technology Co., Ltd. Dc-dc converter

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KAIJIE WU等: "Algorithm-Level Recomputing With Shifted Operands—A Register Transfer Level Concurrent Error Detection Technique", 《 IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》 *
刘焱等: "同步降压ＤＣ－ＤＣ转换器驱动级设计", 《微电子学》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816648A (zh) * 2019-04-12 2020-10-23 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
JPWO2016098196A1 (ja) 2017-04-27
JP6289673B2 (ja) 2018-03-07
WO2016098196A1 (ja) 2016-06-23
US20170237436A1 (en) 2017-08-17
DE112014007270T5 (de) 2017-10-12
US10116310B2 (en) 2018-10-30
CN107112995B (zh) 2020-11-03
DE112014007270B4 (de) 2024-05-23

Similar Documents

Publication Publication Date Title
CN107112995A (zh) 电平移位电路、集成电路及功率半导体模块
CN104348338B (zh) 半导体元件模块和栅极驱动电路
CN105337272B (zh) 静电释放保护电路
TW201301758A (zh) 包含常關型及常開型裝置的疊接開關以及包括該等開關的電路
CN109075721A (zh) 用于多电平转换器的模块
CN106104993A (zh) 电力用半导体元件的驱动电路
CN103840821A (zh) 共源共栅半导体设备
CN104137418B (zh) 开关电路
CN106911250A (zh) 电力转换系统、功率模块及半导体器件
CN110311664A (zh) 驱动装置以及功率模块
Dimarino et al. A wire-bond-less 10 kV SiC MOSFET power module with reduced common-mode noise and electric field
CN104054253A (zh) 电力变换装置
CN109039046B (zh) 一种模块化多电平换流器半全桥子模块的缓冲电路
CN108702083B (zh) 用于hvdc功率站的转换器模块
CN108337922A (zh) 半导体器件驱动电路及逆变器装置
CN107925352A (zh) 功率转换装置
US8638134B2 (en) Gate drive circuit and power semiconductor module
CN109951064A (zh) 高电压启动电路及开关模式电源
CN106972740A (zh) 一种开关电路及其控制方法
Watanabe et al. Investigation of the circuit parameters design in a power converter by using high-frequency power devices
CN108809296A (zh) 高压电平移位电路及驱动装置
CN110268617A (zh) 具有全桥控制的dc/dc转换器
Buetow et al. High power, high frequency SiC-MOSFET system with outstanding performance, power density and reliability
EP3539215A1 (en) Switching of paralleled reverse conducting igbt and wide bandgap switch
CN105493407B (zh) 半导体开关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant