CN108809296A - 高压电平移位电路及驱动装置 - Google Patents

高压电平移位电路及驱动装置 Download PDF

Info

Publication number
CN108809296A
CN108809296A CN201810385733.XA CN201810385733A CN108809296A CN 108809296 A CN108809296 A CN 108809296A CN 201810385733 A CN201810385733 A CN 201810385733A CN 108809296 A CN108809296 A CN 108809296A
Authority
CN
China
Prior art keywords
current
current mirroring
pmos
circuits
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810385733.XA
Other languages
English (en)
Other versions
CN108809296B (zh
Inventor
吉田宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108809296A publication Critical patent/CN108809296A/zh
Application granted granted Critical
Publication of CN108809296B publication Critical patent/CN108809296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

得到能够防止错误信号的传送，并且降低电流的高压电平移位电路及驱动装置。分别将第1高耐压NMOS晶体管(T1)及第2高耐压NMOS晶体管(T2)的漏极电流输入至第1 PMOS电流镜电路(CM 1)及第2 PMOS电流镜电路(CM 2)的基准侧。将第2 PMOS电流镜电路(CM 2)的输出电流输入至第1 NMOS电流镜电路(CM 3)的基准侧。I/V信号变换电路(1)被输入第1 PMOS电流镜电路(CM 1)的输出和第1 NMOS电流镜电路(CM 3)的输出而得到输出控制电压信号。

Description

高压电平移位电路及驱动装置
技术领域
本发明涉及对IGBT或MOSFET等功率器件进行驱动的驱动装置及其所使用的高压电平移位电路。
背景技术
图9是表示以往的驱动电路的图。驱动电路具备高压电平移位电路100、传送电路101、以及驱动器电路102。高压电平移位电路100具有电阻R1、R2、以及高耐压场效应晶体管(下面称为“HNMOS晶体管”)T1、T2。传送电路101具有RS型触发器103、NOR门104、105、NAND门106、107、I/V信号变换电路门108、109、以及由AND门构成的屏蔽信号电路110。驱动器电路102与功率器件连接，该驱动器电路102通过其输出信号对功率器件进行驱动。
用于对功率器件的通断动作进行控制的高电位侧信号被输入至高压电平移位电路100。高电位侧信号为脉冲状的信号，输入至高压电平移位电路100的T1、T2，被电平移位为高电位。电平移位后的接通信号、断开信号经由传送电路101从驱动器电路102传送至功率器件。
通常，由驱动电路驱动的功率器件的负载大多为电动机等电感负载。由于电感负载、或由印刷基板之上的配线等引起的寄生电感成分等的影响，在通断时驱动电路的高电位侧基准电位VS相对于低电位侧接地GND向负侧变动。在该变动至负侧的高电位侧基准向低电位侧基准进行恢复时等，高电位侧信号成为错误信号。另外，该错误信号有时是由于高电位侧基准电位从低电位向高电位转变时的dV/dt而产生的。
由于错误信号，在经由T1、T2的寄生电容或寄生二极管等而与高电位侧电源连接的电平移位电阻R1、R2中流过电流。由此，产生压降，错误信号被传送至后级的传送电路101，引起功率器件的误动作。
作为该误动作对策，在以往的驱动电路中使用了逻辑滤波器方式。即，设置有生成将错误信号抵消的信号的屏蔽信号电路110。具体而言，屏蔽信号电路110生成屏蔽信号，该屏蔽信号用于以在接通信号、断开信号均变为有效(active)时使得这些信号不会传送至RS型触发器103的方式进行屏蔽。使用该屏蔽信号，将从NAND门106、107输出的主信号屏蔽。此时，主信号和屏蔽信号的动作区域被设定为相同，但在各自的动作区域产生了波动的情况下，错误信号有时会被向后级的传送电路101传送。
图10是表示以往的驱动电路的动作的时序图。此处，考虑的是如下情况，即，高压电平移位电路100的输出即接通信号、断开信号由于dV/dt等的影响而急剧降低，NAND门106、107的阈值和屏蔽信号电路110的阈值由于波动等而不同。用虚线B’表示NAND门106、107的阈值，用虚线A’表示屏蔽信号电路110的AND门的阈值。在该情况下，屏蔽信号变为有效(高电平)的范围比主信号由于故障变为无效(低电平)的范围窄。因此，错误地成为无效的主信号即错误信号没有被充分地屏蔽。因此，在RS型触发器103的置位(set)输入信号即锁存输入信号中产生错误信号。
与此相对，公开了一种提供稳定的动作的电平移位电路(例如，参照专利文献1)。但是，除了使电平移位电流得以产生的HVNMOS之外，为了稳定动作而进一步通过其它恒流源使电流稳定地流过电平移位电路。
专利文献1：日本特开2010-161753号公报
发明内容
在600V或1200V这样的高压系统中进行电平移位的情况下，为了降低发热量，需要尽量排除与高压电平移位相关的电流。因此，期望不使用现有技术中所需要的其它恒流源、降低了电流的高压电平移位电路。
本发明就是为了解决上述课题而提出的，其目的在于得到能够防止错误信号的传送，并且降低电流的高压电平移位电路及驱动装置。
本发明涉及的高压电平移位电路的特征在于，具备：第1高耐压NMOS晶体管，其由接通指令进行驱动；第2高耐压NMOS晶体管，其由断开指令进行驱动；第1PMOS电流镜电路，所述第1高耐压NMOS晶体管的漏极电流被输入至所述第1PMOS电流镜电路的基准侧；第2PMOS电流镜电路，所述第2高耐压NMOS晶体管的漏极电流被输入至所述第2PMOS电流镜电路的基准侧；第1NMOS电流镜电路，所述第2PMOS电流镜电路的输出电流被输入至所述第1NMOS电流镜电路的基准侧；以及I/V信号变换电路，其被输入所述第1PMOS电流镜电路的输出和所述第1NMOS电流镜电路的输出而得到输出控制电压信号。
发明的效果
在本发明中，分别将第1及第2高耐压NMOS晶体管的漏极电流输入至第1及第2PMOS电流镜电路的基准侧，将第2PMOS电流镜电路的输出电流输入至第1NMOS电流镜电路的基准侧，I/V信号变换电路被输入第1PMOS电流镜电路的输出和第1NMOS电流镜电路的输出而得到输出控制电压信号。由此，能够防止错误信号的传送，并且降低电流。
附图说明
图1是表示本发明的实施方式1涉及的高压电平移位电路的图。
图2是表示本发明的实施方式1涉及的I/V信号变换电路的图。
图3是表示本发明的实施方式1涉及的I/V信号变换电路的变形例的图。
图4是表示本发明的实施方式1涉及的高压电平移位电路的变形例的图。
图5是表示本发明的实施方式2涉及的高压电平移位电路的图。
图6是表示本发明的实施方式3涉及的高压电平移位电路的图。
图7是表示本发明的实施方式4涉及的高压电平移位电路的图。
图8是表示本发明的实施方式5涉及的高压电平移位电路的图。
图9是表示以往的驱动电路的图。
图10是表示以往的驱动电路的动作的时序图。
标号的说明
1I/V信号变换电路，CM 1电流镜电路(第1PMOS电流镜电路)，CM 2电流镜电路(第2PMOS电流镜电路)，CM 3电流镜电路(第1NMOS电流镜电路)，CM 4电流镜电路(第2NMOS电流镜电路)，CM 5电流镜电路(第3PMOS电流镜电路)，PMOS 10PMOS晶体管(第1PMOS晶体管)，PMOS 11PMOS晶体管(第2PMOS晶体管)，T1高耐压场效应晶体管(第1高耐压NMOS晶体管)，T2高耐压场效应晶体管(第2高耐压NMOS晶体管)
具体实施方式
参照附图对本发明的实施方式涉及的高压电平移位电路及驱动装置进行说明。对相同或对应的结构要素标注相同标号，有时省略重复说明。
实施方式1.
图1是表示本发明的实施方式1涉及的高压电平移位电路的图。向高压电平移位电路输入高电位侧信号，该高电位侧信号用于进行功率器件的接通、断开动作的指示。该高电位侧信号为直流信号，分别输入至作为高耐压场效应效果(HNMOS)晶体管的T1、T2，成为电流信号而被电平移位为高电位。即，T1由接通指令驱动，输出用于将功率器件控制为接通的接通信号。T2由断开指令驱动，输出用于将功率器件控制为断开的断开信号。将接通信号、断开信号总称为主信号。
电流镜电路CM 1具有作为PMOS晶体管的PMOS 1、PMOS 2，T1的漏极电流被输入至电流镜电路CM 1的基准侧。PMOS 1的栅极和漏极彼此连接，并且连接于PMOS 2的栅极。在PMOS 2流动相对于PMOS 1的漏极电流为规定比率的漏极电流。
电流镜电路CM 2具有作为PMOS晶体管的PMOS 3、PMOS 4，T2的漏极电流被输入至电流镜电路CM 2的基准侧。PMOS 3的栅极和漏极彼此连接，并且连接于PMOS 4的栅极。在PMOS 4流动相对于PMOS 3的漏极电流为规定比率的漏极电流。
电流镜电路CM 3具有作为NMOS晶体管的NMOS 1、NMOS 2，电流镜电路CM 2的输出电流被输入至电流镜电路CM 3的基准侧。NMOS 1的栅极和漏极彼此连接，并且连接于PMOS4的漏极。
PMOS 2的漏极和NMOS 2的漏极的连接点连接于I/V信号变换电路1的输入。I/V信号变换电路1被输入电流镜电路CM 1的输出和电流镜电路CM 3的输出而得到输出控制电压信号。
接下来，对本实施方式涉及的高压电平移位电路的动作进行说明。T1成为接通状态而产生的接通信号会由于电流镜电路CM 1的动作，导致以规定的比率在PMOS 2流过漏极电流。此时，T2为断开状态，在PMOS 3、PMOS 4、NMOS 1中没有流过电流，因此NMOS 2为电流不能流动的高阻抗状态。因此，在PMOS 2的漏极和NMOS 2的漏极的连接部没有流过稳态的电流，其电压电平与电源大致相等。I/V信号变换电路1将此作为接通信号的输出控制电压信号而输出。另一方面，在T2为接通状态的情况下，NMOS 2试图使规定电流流动，但PMOS 2为高阻抗，因此在PMOS 2的漏极和NMOS 2的漏极的连接部仍然没有流过稳态电流，I/V信号变换电路1输出断开信号的输出控制电压信号。
对即便T1、T2由于高压电位转变等而没有接收到主信号，也在PMOS 1和PMOS 3同时流过电流的情况下的动作进行说明。在PMOS 1、PMOS 3这两者流过了电流的情况下，通过电流镜电路CM 1、CM 2、CM 3的动作，在PMOS 2和NMOS 2分别流过电流。
在稳态状态下，T1、T2中的一者为接通状态，另一者为断开状态。例如，在T1为接通状态的情况下，PMOS 2与NMOS 2相比为低阻抗，I/V信号变换电路1的输入为H电平。在该状态下，即使由于高压电位转变等而在PMOS 1、PMOS 3这两者中流过电流，在PMOS 1流过的电流也比在PMOS 3流过的电流多出主信号的电流的量。即，PMOS 2的电流多于NMOS 2的电流，因此向I/V信号变换电路1的输入保持H电平，输出逻辑不会误反转。另一方面，在T2为接通状态的情况下，与上述相反，NMOS 2的电流多于PMOS 2的电流，因此I/V信号变换电路1的输入保持L电平，输出逻辑仍然不会误反转。
即使在对主信号进行脉冲驱动的情况下也能够得到同样的效果。在脉冲驱动的情况下，在稳态状态下PMOS 2和NMOS 2均为高阻抗，I/V信号变换电路1的输入电压是由处于以下哪种状况而决定的，即，是向高压电平移位电路输入了接通信号之后，还是向高压电平移位电路输入了断开信号之后。如果在该状态下在PMOS 1和PMOS 3同时流过电流，则I/V信号变换电路1的输入电压由于PMOS 2和NMOS 2的阻抗的差值而引起电位转变。因此，与像现有技术那样的不依赖于差值的方式相比，错误信号本身减弱，不易产生输出误反转。换言之，现有技术中成为问题的、对于根据接通信号和断开信号生成的屏蔽信号产生所要求的配对得到缓和。
另外，在通过功率器件的通断等，高压侧电源的电位与低压侧基准电位相比成为低电位时，PMOS 1、PMOS 2、PMOS 3、PMOS 4、NMOS 1、NMOS 2全部成为高阻抗。由于向I/V信号变换电路1的输入电压保持之前的状态，因此仍然能够防止输出的误反转。另外，在本实施方式中，与现有技术相比能够更容易地将高压侧基准电位降低至比低压侧基准电位更低时的信号可传送区域扩大。
如果使高压侧电源电压恒定，高压侧基准电位变得比低压侧基准电位更低，则高压电平移位电路的两端的电位差，即高压侧电源与低压侧基准电位的电位差变窄，在T1、T2没有流过充分的电流。这是因为，与如现有技术所示接收被高压电平移位后的主信号作为电压信号的I/V信号变换电路的阈值相比，如本实施方式所示在MOS晶体管流过电流所需的栅极-漏极电压通常更低。因此，能够将基于产生了高电压转变时等的位移电流而产生的错误信号去除，能够防止意料外的输出逻辑反转。
如上述说明所示，在本实施方式中，分别将T1、T2的漏极电流输入至电流镜电路CM1、CM 2的基准侧，将电流镜电路CM 2的输出电流输入至电流镜电路CM 3的基准侧，I/V信号变换电路1被输入电流镜电路CM 1的输出和电流镜电路CM 3的输出而得到输出控制电压信号。由此，能够防止错误信号的传送，并且降低电流。
图2是表示本发明的实施方式1涉及的I/V信号变换电路的图。I/V信号变换电路1为将2个反相器2、3逆并联连接的锁存电路。由于该锁存效果，即使在上述高阻抗状态持续的情况下，向I/V信号变换电路1的输入也不会变得不稳定。
图3是表示本发明的实施方式1涉及的I/V信号变换电路的变形例的图。I/V信号变换电路1为具有反相器2、3和晶体管4～9的施密特触发电路。由于施密特触发电路的输入阈值电压具有迟滞，因此稳定性进一步增加。
图4是表示本发明的实施方式1涉及的高压电平移位电路的变形例的图。将I/V信号变换电路1的反馈侧的反相器3由三态缓冲器构成。通过被输入T1、T2的漏极电压的AND电路10对反相器3进行控制，仅在成为高阻抗的无信号输入时使I/V信号变换电路1进行锁存动作。由此，在对高压电平移位电路进行脉冲驱动的情况下，不会妨碍由锁存电路进行的输出接通信号和断开信号的传送，在无信号输入时通过锁存而能够使输出稳定化。另外，能够将消耗电流降低。另外，在直流驱动中，在电流不再流动时也能够使输出稳定化。
实施方式2.
图5是表示本发明的实施方式2涉及的高压电平移位电路的图。向实施方式1的结构追加有电流镜电路CM 4、CM 5。电流镜电路CM 4具有作为NMOS晶体管的NMOS 3、NMOS 4，电流镜电路CM 1的输出电流被输入至电流镜电路CM 4的基准侧。电流镜电路CM 5具有作为PMOS晶体管的PMOS 5、PMOS 6，电流镜电路CM 4的输出电流被输入至电流镜电路CM 5的基准侧。I/V信号变换电路1被输入电流镜电路CM 3的输出和电流镜电路CM 5的输出而得到输出控制电压信号。
在错误信号电流流过PMOS 1、PMOS 3及T1、T2等时，对应于电流强度，PMOS 1、PMOS3的栅极电位及漏极电位大幅产生影响。此时，如果例如增加NMOS 1、NMOS 2的晶体管尺寸，并且抑制PMOS 3和PMOS 4的电流比，从而抑制NMOS 1、NMOS 2的电流密度，则与电流密度高的情况相比能够将NMOS 1、NMOS 2的栅极电位及漏极电位降低。进而，PMOS 3、4的栅极电位及漏极电压能够在作为电流镜电路而保持PMOS 3的漏极电流和PMOS 4的漏极电流的比率的同时使更多的电流流动。
在实施方式1的结构中，PMOS 2的漏极与NMOS 2的漏极直接连接。因此，在基于所产生的错误信号电流的电流从PMOS 2流至NMOS 2时，存在如下风险，即，施加于PMOS 2的漏极电压对应于错误信号的电流值而过度增加，I/V信号变换电路1的输入电压降低，输出被误反转。
与此相对，在本实施方式中追加有电流镜电路CM 4、CM 5。因此，PMOS 1、PMOS 2也与PMOS 3、PMOS 4同样地，能够相对于更多的电流而保持I/V信号变换电路1的输入信号。因此，与实施方式1相比能够使在高压电位转变时等产生的错误的电流信号更多地流过，因此能够提高误动作防止功能。
实施方式3.
图6是表示本发明的实施方式3涉及的高压电平移位电路的图。作为与实施方式1的区别点，电流镜电路CM 3为对NMOS 1、NMOS 2追加了作为NMOS晶体管的NMOS 5的威尔逊型电流镜电路。在威尔逊型电流镜电路中，输出电流被反馈至基准侧电流。由于在输出侧进行NMOS 1、2的栅极偏置，因此如果输出侧的电流不流动，则基准侧的电流也不流动。
在实施方式1、2中，在对直流信号进行电平移位的情况下，存在在PMOS 4和NMOS 1的部分流过稳态电流的状态。另一方面，在本实施方式中，由于使用威尔逊型电流镜电路，因此能够消除该部分的稳态电流。向高压内部的电流供给很多也是使用在高压内部处于低压状态的期间充电于从低压侧电源至高压侧电源并联的电容器的电荷。根据本实施方式，能够降低高压内部处的电流消耗。
实施方式4.
图7是表示本发明的实施方式4涉及的高压电平移位电路的图。在实施方式3的结构的基础上，电流镜电路CM 1是对PMOS 1、PMOS 2追加了作为PMOS晶体管的PMOS 7的威尔逊型电流镜电路。并且，电流镜电路CM 2也是对PMOS 3、PMOS 4追加了作为PMOS晶体管的PMOS 8的威尔逊型电流镜电路。从高压侧电源向T1、T2供给电流，但在本实施方式中还能够降低该稳态电流。例如，如果追加阳极与高压侧电源连接、阴极与T1、T2的漏极连接的二极管，则能够防止对高压侧元件施加过大的电压，并且抑制高压侧电源的电流消耗。
实施方式5.
图8是表示本发明的实施方式5涉及的高压电平移位电路的图。在实施方式1的结构的基础上，追加有作为PMOS晶体管的PMOS 10、PMOS 11。PMOS 10并联连接于电流镜电路CM 1的基准侧PMOS 晶体管即PMOS 1的源极及漏极。PMOS 11并联连接于电流镜电路CM 2的基准侧PMOS晶体管即PMOS 3的源极及漏极。PMOS 10的栅极与PMOS 3的漏极及栅极连接，由电流镜电路CM 2的栅极电位驱动。PMOS 11的栅极与PMOS 1的漏极及栅极连接，由电流镜电路CM 1的栅极电位驱动。
例如，在将接通信号输入至高压电平移位电路的情况下，PMOS 1的栅极、漏极被偏置，PMOS 11也同样地被偏置。但是，由于没有将断开信号输入至T2，因此不会流动经由PMOS11的电流。
如果由于高压电位转变等而产生错误信号电流，则在实施方式1中，在PMOS 3作为错误信号电流而流过电流，该错误信号电流在与I/V信号变换电路1连接的部分被PMOS 2及NMOS 2抵消。另一方面，在本实施方式中，错误信号电流的一部分经由被进行了栅极偏置的PMOS 11流入T2等。因此，经由PMOS 3传送至NMOS 2的错误信号电流已在PMOS 3的部分被降低。另一方面，直到在PMOS 11或PMOS 3流过错误信号电流为止，PMOS 10没有被栅极偏置，错误信号电流全部经由PMOS 1流入T1等。由于接通信号被输入至T1及PMOS 1，因此电流以进一步增强接通信号的方式流动。即，由于通过PMOS 11仅将错误信号电流减弱，因此能够强化防止输出的误反转这一效果。此外，在将断开信号输入至高压电平移位电路的情况下也同样地强化了防止输出的误反转这一效果。
另外，在本实施方式中，功率器件的通常的驱动时的逻辑传送与实施方式1相同，但能够加快主信号的传送速度。即，在T1、T2从接通状态成为断开状态时需要对T1、T2的漏极-源极之间的背栅电容等寄生电容进行充电，但由于该充电能够通过被偏置的PMOS 10、PMOS 11进行，因此会提高响应速度。
此外，在本实施方式中将PMOS 10、PMOS 11与PMOS 1、PMOS 3并联连接，但向NMOS1、NMOS 2等其它电流镜电路应用同样的结构也能够得到同样的效果。
另外，作为由驱动电路驱动的功率器件，由SiC材料构成的MOSFET与由Si材料构成的IGBT或MOSFET相比动作速度快，dV/dt更大。因此，优选向对SiMOSFET等由SiC材料构成的功率器件进行驱动的驱动装置应用实施方式1～5涉及的高压电平移位电路而防止误动作。

Claims (8)

1.一种高压电平移位电路，其特征在于，具备：
第1高耐压NMOS晶体管，其由接通指令进行驱动；
第2高耐压NMOS晶体管，其由断开指令进行驱动；
第1PMOS电流镜电路，所述第1高耐压NMOS晶体管的漏极电流被输入至所述第1PMOS电流镜电路的基准侧；
第2PMOS电流镜电路，所述第2高耐压NMOS晶体管的漏极电流被输入至所述第2PMOS电流镜电路的基准侧；
第1NMOS电流镜电路，所述第2PMOS电流镜电路的输出电流被输入至所述第1NMOS电流镜电路的基准侧；以及
I/V信号变换电路，其被输入所述第1PMOS电流镜电路的输出和所述第1NMOS电流镜电路的输出而得到输出控制电压信号。
2.根据权利要求1所述的高压电平移位电路，其特征在于，还具备：
第2NMOS电流镜电路，所述第1PMOS电流镜电路的输出电流被输入至所述第2NMOS电流镜电路的基准侧；以及
第3PMOS电流镜电路，所述第2NMOS电流镜电路的输出电流被输入至所述第3PMOS电流镜电路的基准侧，
所述I/V信号变换电路被输入所述第1NMOS电流镜电路的输出和所述第3PMOS电流镜电路的输出而得到输出控制电压信号。
3.根据权利要求1或2所述的高压电平移位电路，其特征在于，
所述第1NMOS电流镜电路为将输出电流反馈至基准侧电流的威尔逊型电流镜电路。
4.根据权利要求1～3中任一项所述的高压电平移位电路，其特征在于，
所述第1及第2PMOS电流镜电路为将输出电流反馈至基准侧电流的威尔逊型电流镜电路。
5.根据权利要求1～4中任一项所述的高压电平移位电路，其特征在于，还具备：
第1PMOS晶体管，其并联连接于所述第1PMOS电流镜电路的基准侧PMOS晶体管的源极及漏极；以及
第2PMOS晶体管，其并联连接于所述第2PMOS电流镜电路的基准侧PMOS晶体管的源极及漏极，
所述第1PMOS晶体管的栅极由所述第2PMOS电流镜电路的栅极电位驱动，
所述第2PMOS晶体管的栅极由所述第1PMOS电流镜电路的栅极电位驱动。
6.根据权利要求1～5中任一项所述的高压电平移位电路，其特征在于，
所述I/V信号变换电路为锁存电路。
7.根据权利要求6所述的高压电平移位电路，其特征在于，
所述I/V信号变换电路仅在无信号输入时进行锁存动作。
8.一种驱动装置，其特征在于，
具备权利要求1～7中任一项所述的高压电平移位电路，该驱动装置对由SiC材料构成的功率器件进行驱动。
CN201810385733.XA 2017-04-26 2018-04-26 高压电平移位电路及驱动装置 Active CN108809296B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-087490 2017-04-26
JP2017087490A JP6747371B2 (ja) 2017-04-26 2017-04-26 高圧レベルシフト回路及び駆動装置

Publications (2)

Publication Number Publication Date
CN108809296A true CN108809296A (zh) 2018-11-13
CN108809296B CN108809296B (zh) 2022-04-15

Family

ID=63797594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810385733.XA Active CN108809296B (zh) 2017-04-26 2018-04-26 高压电平移位电路及驱动装置

Country Status (4)

Country Link
US (1) US10270449B2 (zh)
JP (1) JP6747371B2 (zh)
CN (1) CN108809296B (zh)
DE (1) DE102017223241A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995239A (zh) * 2019-10-25 2020-04-10 芯创智（北京）微电子有限公司 一种带阻抗匹配的驱动电路以及工作方法
CN111211763A (zh) * 2018-11-22 2020-05-29 三菱电机株式会社 高电位侧驱动电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111478693B (zh) * 2020-05-07 2024-07-23 北京中科芯蕊科技有限公司 一种近阈值电平转换器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179482A (ja) * 2001-12-10 2003-06-27 Sanken Electric Co Ltd レベルシフト回路
CN101523725A (zh) * 2006-09-18 2009-09-02 凌力尔特公司 用于高速低功率电平转换的电路及方法
CN102403902A (zh) * 2011-11-16 2012-04-04 无锡华润上华科技有限公司 一种应用于功率因数校正器中的高压大电流驱动电路
US20120249227A1 (en) * 2011-03-30 2012-10-04 Hitachi, Ltd. Voltage level generator circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080088353A1 (en) * 2006-10-13 2008-04-17 Chun-Hung Kuo Level shifter circuit with capacitive coupling
JP5287270B2 (ja) 2009-01-12 2013-09-11 株式会社デンソー レベルシフト回路
US9112460B2 (en) * 2013-04-05 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
JP6601168B2 (ja) 2015-11-05 2019-11-06 トヨタ自動車株式会社 接合体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179482A (ja) * 2001-12-10 2003-06-27 Sanken Electric Co Ltd レベルシフト回路
CN101523725A (zh) * 2006-09-18 2009-09-02 凌力尔特公司 用于高速低功率电平转换的电路及方法
US20120249227A1 (en) * 2011-03-30 2012-10-04 Hitachi, Ltd. Voltage level generator circuit
CN102403902A (zh) * 2011-11-16 2012-04-04 无锡华润上华科技有限公司 一种应用于功率因数校正器中的高压大电流驱动电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211763A (zh) * 2018-11-22 2020-05-29 三菱电机株式会社 高电位侧驱动电路
CN111211763B (zh) * 2018-11-22 2023-09-26 三菱电机株式会社 高电位侧驱动电路
CN110995239A (zh) * 2019-10-25 2020-04-10 芯创智（北京）微电子有限公司 一种带阻抗匹配的驱动电路以及工作方法

Also Published As

Publication number Publication date
JP6747371B2 (ja) 2020-08-26
US10270449B2 (en) 2019-04-23
US20180316352A1 (en) 2018-11-01
CN108809296B (zh) 2022-04-15
DE102017223241A1 (de) 2018-10-31
JP2018186408A (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
CN103141028B (zh) 电平移动电路
US8643426B2 (en) Voltage level shifter
US9444249B2 (en) Semiconductor driving device and semiconductor device
CN104521146B (zh) 半导体集成电路
US8624655B2 (en) Level shifter circuit and gate driver circuit including the same
CN108616269B (zh) 一种低工作电压的下行电平移位电路
US7724045B2 (en) Output buffer circuit
US10916653B2 (en) Transient-insensitive level shifter
CN108809296A (zh) 高压电平移位电路及驱动装置
CN109921779B (zh) 一种半桥电路直通保护电路
JP5530669B2 (ja) 半導体回路
CN115118148A (zh) 高侧晶体管的驱动电路、切换电路、dc/dc转换器的控制器
JP2024014878A (ja) 半導体装置
KR20100055312A (ko) 레벨 시프트 회로
CN1679236B (zh) 半导体装置
JP2020025158A (ja) 高耐圧集積回路
CN218183335U (zh) 信号转换电路
CN105991052B (zh) 具有减小的反向恢复时间的整流器电路
CN105981300B (zh) 具有改善的时间响应特性的电平移位电路及其控制方法
CA3006290A1 (en) Driver circuit and switch driving method
WO2019173272A1 (en) Level shifter circuit
CN107534441A (zh) 电平移位器
KR102156596B1 (ko) 펄스 생성기 및 이를 포함하는 구동 회로
CN110518903B (zh) 一种电平移位电路
CN113630112A (zh) 在不同电压域之间传输信号的电路和传输信号的对应方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant