DE2611863A1

DE2611863A1 - Pegelumsetzer fuer binaersignale

Info

Publication number: DE2611863A1
Application number: DE19762611863
Authority: DE
Inventors: David A Bird; Darrell L Fett; Jerry L Rauser
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Inc
Priority date: 1975-03-26
Filing date: 1976-03-20
Publication date: 1976-10-07
Also published as: US3974402A; GB1518455A; FR2305893A1; BE840019A; FR2305893B1; DE2611863C2; JPS51120143A; CA1085515A

Description

5202561 Ge W. Marz

HONEYWELL INFORMATION SYSTEMS INC.

200 Smith Street Walthara, Mass., USA

Pegeltimsetzer für Binärsignale

Die Erfindung betrifft eine Schaltungsanordnung zum Umsetzen von Signalen eines ersten logischen Pegels in Signale eines zweiten logischen Pegels, insbesondere eine Schaltungsanordnung zum Umsetzen von Binärsignalen eines CML (current-mode logic)-Schaltkreises in Binärsignale eines TTL (transistortransistor logic)-Schaltkreises.

In Datenverarbeitungsanlagen werden heutzutage verschiedene logische Schaltkreise zur Verarbeitung der binären Signale verwendet, so beispielsweise TTL- und CML-Schaltkreise. In vielen der heutigen Datenverarbeitungssysteme gelangen verschiedene Arten von Logikschaltkreisen in verschiedenen Teilen des Systems zur Anwendung. Um die Daten aus einem Teil der Datenverarbeitungsanlage in einen anderen Teil der Anlage zu übertragen ist es oftmals erforderlich, eine logische Signalart in eine andere logische Signalart umzuformen. Im Stand der Technik bekannte Signalumsetzer benutzen Dioden und andere Halbleitereinrichtungen, um einen vorgegebenen Spannungsabfall zu erzeugen und auf diese Weise den einen binären Signaltyp in den anderen binären Signaltyp umzusetzen. Diese bekannten Umsetzer benutzen ein gemeinsames Massepotential sowohl für die

609841/0729

Eingangs- als auch für die Ausgangssignale. So benutzen beispielsweise ein TTL-Eingangssignal und ein CML-Ausgangssignal die gleiche Schaltungsschiene als gemeinsame Masse. Die nach der gemeinsamen Schaltungsschiene fließenden Ströme innerhalb des TTL-Schaltkreises erzeugen Störsignale im CML-Ausgangsteil des Umsetzers. Ebenso werden Schwankungen der Spannungsversorgung innerhalb des TTL-Schaltkreises auf den CML-Ausgangsteil des Schaltkreises übertragen. Weiterhin erzeugen die TTL-Scha.ltkreise selbstinduzierte Störspannungen mit einem Pegel, der bei einer überführung der Signale auf CML-Schaltkreise nicht akzeptierbar, ist. Die hinsichtlich der bekannten Umsetzer erzeugten Störsignale müssen daher eliminiert werden, wenn man sicherstellen will, daß am Ausgang des Datenverarbextungssystemes keine fehlerhaften Signale erzeugt werden.

Es ist daher die Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung der eingangs genannten Art so auszubilden, daß etwa erzeugte Störsignale bei der Umsetzung von einem Logikpegel auf einen anderen Logikpegel nicht mitübertragen werden und gleichzeitig eine hohe Arbeitsgeschwindigkeit des Umsetzers sicherzustellen. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.

Anhand eines in der beiliegenden Zeichnung dargestellten Ausführungsbeispieles wird die Erfindung im folgenden näher beschrieben. Es zeigen:

Figur 1 ein detailliertes Schaltungsschema eines Pegelumsetzers gemäß der vorliegenden Erfindung und Figur 2 Impulsformen zur Erläuterung der Arbeitsweise des Pegelumsetzers gemäß Figur 1.

609841/0729

26118B3

Gemäß Figur 1 ist ein Pegelumsetzer dargestellt, der ein logisches CML-Signal in ein logisches TTL-Signal umsetzt und aus einem Stromschalter 1, einem Spannungsteiler 2, einem TTL-Logikgatter 3 und einer Klemmschaltung 4 besteht. Ein an die Eingangsklemme V₁ angelegtes CML-Pegelsignal wird durch diese Schaltungsanordnung in ein an der Ausgangsklemme V_Q auftretendes TTL-Pegelsignal umgesetzt. Zwischen dem Massepotential des TTL-Logikgatters und dem Massepotential des CML-Schaltkreises ist eine Potentialtrennung vorgesehen, um die Störspannungen zu reduzieren, welche von der Masseschiene des TTL-Schaltkreises auf die Masseschiene des CML-Schaltkreises übertragen werden könnten. Auf diese Weise erhält man ein relativ störungsfreies Ausgangssignal V am Ausgang des TTL-Schaltkreises. Durch die Potentialtrennung zwischen dem TTL- und dem CML-Massepotential können ferner die in dem TTL-Schaltkreis erzeugten selbstinduzierten Störsignale die Wirkungsweise des CML-Schaltkreises nicht beeinflussen. Auf Grund der hohen in dem TTL-Schaltkreis erzeugten Übergangsströme und der durch die Zuleitungen von den integrierten Schaltkreisen zu dem logischen Pegelumsetzer gegebenen hohen Induktanzpegel werden übergangs-Störspannungen auf den Masseschienen und den Stromversorgungsschienen erzeugt. Die Übergangsspannungen in dem TTL-Schaltkreis verursachen Veränderungen der Bezugsspannung des CML-Schaltkreises, wenn die CML-Masseschiene an die TTL-Masseschiene angeschlossen ist, wodurch sich eine Verzögerung oder Voreilung der Schaltoperation des Transistors Q₂ ergibt, was sich hinsichtlich des Betriebes des logischen Pegelumsetzers als schädlich erweist.

Das TTL-Logikgatter 3 weist Transistoren Q₃, Q-, Q₅ und Q, auf. Jedem der Transistoren Q-,» Q. und Q_g ist eine entsprechende Schottky-Diode SD₂ , SD- und SD₄ zugeordnet, wobei die Dioden jeweils zwischen der Basis und dem Kollektor des entsprechenden Transistors angeordnet sind, um einen Sättigungsbetrieb dieser Transistoren zu vermeiden, indem die Speicherzeit derselben auf bekannte Weise reduziert wird. Wahlweise kann ebenfalls eine

60 9 841/0729

26118R3

Schottky-Diode zwischen der Basis und dem Kollektor des Transistors Q₅ angeordnet werden.

Der Stromschalter 1 weist Transistoren Q₁ und Q_ auf, deren Emitter an die CML-Spannungsversorgung von -3,3 V über einen Widerstand R₃ angeschlossen sind. Die Basis des Transistors Q, ist über einen Widerstand R₁ an die Eingangsklemme V_ des Pegelumsetzers angeschlossen. Die Basis des Transistors Q₂ liegt an einer konstanten Bezugsspannung von ungefähr -0,26 V, die durch 6.Θ-Ά Spannungsteiler 2 erzeugt wird,, Der Spannungsteiler 2 weist zvsi hintereinander geschaltete Widerstände R_c und R,. auf, die

3 D

zwischen der CML-Versorgungsspannung von -3,3 V und dem CML-Massepotential angeordnet sind. Der Kollektor des Transistors Q₂ ist an die Basis des Transistors Q₃ des TTL-Logikgatters 3 und ferner über einen Widerstand R^ an die Versorgungsspannung von 5,0 V des TTL-Logikgatters 3 angeschlossen. Der Kollektor des Transistors Q. des Stromschalters 1 ist einerseits mit der Basis des Transistors Q₄ des TTL-Logikgatters 3 verbunden und andererseits an die Versorgungsspannung von 5,0 V über einen Widerstand R- angeschlossen.

Das Schalten des Transistors Q₂ verursacht bzw. verhindert einen Stromfluß in dem TTL-Logikgatter 3, wodurch die gewünschte Umsetzung des Logikpegels an der Ausgangsklemme des Gatters in einer noch weiter zu beschreibenden Weise erfolgt. Der Transistor Q-, des Stromschalters 1 dient in erster Linie der Steuerung der Schaltoperation des Transistors Q₂ und in zweiter Linie einer raschen Stromabschaltung des durch die Basisemitterstrecke des Transistors Q. des Gatters 3 .fließenden Stromes, falls der Transistor Q_ den nicht-leitenden Zustand einnimmt, wodurch die Störungen in dem TTL-Schaltkreis in einer ebenfalls noch weiter zu beschreibenden Weise reduziert werden.

609841/0729

Der Kleinmschaltkreis 4 weist einen Transistor Q₇ als Emitterfolgerauf, wodurch hinsichtlich des Klemmschaltkreises ein hoher Eingangswiderstand und ein niedriger Ausgangswiderstand vorgegeben wird. Die Transistoren Qg und Q_ sind hintereinandergeschaltet, wobei jeweils die Basis eines jeden Transistors und der Kollektor kurzgeschlossen sind, so daß die Transistoren als in Durchlaßrichtung betriebene Dioden arbeiten, von denen jede einen Spannungsabfall von ungefähr 0,8 V aufweist.

Zusammen mit dem Impulsdiagramm gemäß Figur 2 sei im folgenden die Wirkungsweise der Schaltungsanordnung gemäß Figur 1 beschrieben.

Hinsichtlich der binären Eingangssignale der CML-Logikschaltung wird eine negative Logik verwendet, dergemäß eine binäre Null durch 0 Volt und eine binäre Eins als -0,5 Volt dargestellt wird. Hinsichtlich der binären Ausgangssignale des TTL-Logikschaltkreises wird eine positive Logik verwendet, dergemäß eine binäre Null durch ungefähr 0,4 V und eine binäre Eins durch 3,5 V dargestellt wird. Wenn ein CML-Signal von -0,5 V entsprechend einer binären Eins an die Basis des Transistors Q, angelegt wird, so gelangt dieser Transistor in den nicht-leitenden Zustand, da die Basis-Emitterspannung über dem Transistor Q- auf einen Wert abfällt, der unterhalb der AusSteuerspannung liegt. Gleichzeitig nimmt der Transistor Q₂ den leitenden Zustand ein, so daß ein Strom von der TTL-Spannungsversorgung von 5,0 V über den Widerstand R4, durch die Kollektor-Emitterstrecke des Transistors Q₂ und den Widerstand R₃ zu der Spannungsversorgung von -3,3 V des CML-Schaltkreises fließt. Das Potential an der Basis des Transistors Q-. fällt somit auf eine Spannung ab, die nicht unter 0,3 V liegt. Die Spannung von 0,3 Volt an der Basis des Transistors Q- wird durch die Klemmschaltung 4 erzeugt. Das Potential am Schaltungspunkt V. der Klemmschaltung 4 nimmt konstant den Wert von 1,6 V ein, wobei dieser Wert durch Änderungen des Stromes durch die Klemmschaltung 4 nicht beeinflußt wird. Der Spannungsabfall zwischen dem Schaltungspunkt V, und dem TTL-Massepotential

809841/0729

wird durch einen jeweiligen Spannungsabfall von O_f8 V über der Kollektor-Emitterstrecke des Transistors Q_fi bzw. Q_g erzeugt. Auf diese Weise tritt ein Spannungsabfall von 1,6 V zwischen dem Schaltungspunkt V, und dem TTL-Massepotential auf. Auf Grund des Spannungsabfalles von 0,8 V über der Basis-Emitterstrecke des Transistors Q- und dem Spannungsabfall von 0,5 V über der in Durchlaßrichtung betriebenen Schottky-Diode SD, ergibt sich an der Basis des Transistors Q- eine Spannung von ungefähr 0,3 V.

Die npn-Transistoren der Schaltungsanordnung gemäß Figur 1 gelangen in den leitenden Zustand, wenn das Potential über der Basis-Emitterstrecke ungefähr 0,8 V erreicht. Der Transistor Q₃ ist daher auf Grund der Potentialdifferenz über der Basis-Emitterstrecke von nur 0,3 V gesperrt, so daß sich an der Basis des Transistors Q, ein Potential von Null Volt einstellt und sich diese ebenfalls im nicht-leitenden Zustand befindet; Das Potential im Schaltungspunkt V₃ nimmt einen Wert ein, der den Transistor Q. durchschaltet, wodurch ein Stromweg von der 5,0 Volt-Spannungsversorgung über den Widerstand R₇, durch die Schottky-Diode SD₃, über die Kollektor-Emitterstrecke des Transistors Q₄ und über den Widerstand R_g nach dem TTL-Massepotential geschaltet wird. Hierbei steigt das Potential an der Basis des Transistors Q₅ an, so daß dieser durchschaltet und die Ausgangsspannung an der Ausgangsklemme V_ entsprechend einer binären Eins auf ungefähr 3,5 V ansteigt.

Der Klemmschaltkreis 4 begrenzt den unteren Pegel der Spannung im Schaltungspunkt V₂ auf 0,3 V. Infolgedessen ist der Transistor Q₂ daran gehindert, seine Sättigung zu erreichen, falls negative Spannungsänderungen auf der Leitung 13 auftreten, die durch Veränderungen der TTL-Spannungsversorgung oder durch Störungen zwischen dem TTL- und dem CML-Massepotential verursacht werden können. Durch die Verhinderung des Sättigungsbetriebes hinsichtlich des Transistors Q₅ wird für diesen eine schnelle Abschaltzeit sichergestellt, wodurch die Operationsgeschwindigkeit des Pegelumsetzers gesteigert wird. Der Klemmschaltkreis hat ferner die Aufgabe,

609841/0729

2611883

den Effekt der parasitären Kapazität zwischen dem Emitter und der Basis des Transistors Q₂ zu reduzieren, da der Strom über diese Strecke durch die geringe Spannungsänderung im Schaltungspunkt V₂ zwischen 0,3 Volt und 1,6 Volt begrenzt ist. Durch Reduzierung der Spannungsänderung über der Basisemitterstrecke des Transistors Q₂ wird somit die Schaltfrequenz de& Transistors Q₂ im Betrieb erhöht.

Wenn entsprechend einer binären Null eine Spannung von 0 Volt an die Eingangsklemme V_ angelegt wird; so gelangt der Transistor Q₁ in den leitenden Zustand und der Transistor Q₂ wird gesperrt. Bei gesperrtem Transistor Q₂ führt der Transistor Q₃ Strom, wenn die Basisspannung des Transistors Q₃ ungefähr 0,8 V erreicht. In diesem Fall fließt ein Strom von der Spannungsversorgung von 5,0 V des TTL-Logikgatters 3 über den Widerstand R~, die Kollektor-Emitterstrecke des Transistors Q₃ und den Widerstand R_ß nach dem TTL-Massepotential. Hierbei fällt das Potential im Schaltungspunkt V₃ ab, so daß der Transistor Q. in den nicht-leitenden Zustand gelangt. Wenn die Basis des Transistors Q₃ ein Potential von ungefähr 1,6 V aufweist, so weist die Basis des Transistors Q_ß ein Potential von ungefähr 0,8 V auf, und der Transistor Q₆ wird durchgeschaltet. Entsprechend dem Spannungsabfall von 0,4 V über der Schottky-Diode SD₄ ergibt sich als tatsächliche Ausgangsspannung V_Q an der Ausgangsklemme eine Spannung von ungefähr 0,4 V, was dem Binärwert 0 entspricht.

Es sei nunmehr die Funktion des Transistors Q, des Stromschalters 1 im Hinblick auf seine eliminierende Wirkung bezüglich Störungen im TTL-Logikgatter 3 beschrieben. Hierbei sei vermerkt, daß bei Vorliegen einer Eingangsbedingung, bei der der Transistor Q, in den stromführenden Zustand gelangt, der Transistor Q₃ die zweifache Aufgabe hat, nämlich das Abschalten des Transistors Q₄ und das Einschalten des Transistors Q₆ zum gleichen Zeitpunkt. Wenn das Potential im Schaltungsr

609841/0729

punkt V₃ an der Basis des Transistors Q. zu lange den hohen Wert beibehält, nachdem der Transistor Q₁ in den leitenden Zustand gelangt ist, so verbleibt der Transistor Q₅ ebenfalls im leitenden Zustand und bewirkt einen großen Stromanstieg des von der Versorgungsspannung über den gerade eingeschalteten Transistor Q, nach dem Massepotential fließenden Stromes. Die Beziehung zwischen dem Kollektorstrom I Q, im Transistor Q, und dem Kollektorstrom I Q₉ im Transistor Q₀ ist im unteren Teil der Figur 2 dargestellt, woraus man entnehmen kann, daß bei einem Anstieg des Kollektorstromes durch den einen Transistor der Kollektorstrom durch den anderen Transistor abfällt. Der Transistor Q, erzeugt bei seiner Durchschaltung einen schnellen Spannungsabfall am Schaltungspunkt V₃, hervorgerufen durch die CML-Versorgungsspannung von -3,3 V. Durch eine schnelle Absenkung des Potentials an der Basis des Transistors Q₄ gelangt der Transistor Qc vor dem Zeitpunkt in den nicht-leitenden Zustand, zu dem der Transistor Q₆ in den leitenden Zustand gelangt, wodurch der zuvor erwähnte Stromanstieg über die Transistoren Q_n und Q_c im wesentlichen verhindert wird.

D O

Es ist dem Fachmann ohne weiteres ersichtlich, daß der vorstehend beschriebene Pegelumsetzer in verschiedener Weise modifiziert werden kann, ohne den Erfindungsgedanken zu verlassen. Beispielsweise kann der Widerstand R,_Q des Schaltkreises entfernt werden, da seine einzige Funktion darin besteht, einen unzulässig hohen Stromfluß im Falle eines Kurzschlusses zwischen der TTL-Spannungsversorgung und dem Massepotential zu verhindern. Ebenso kann auf den dem Stromschalter 1 vorgeschalteten Widerstand R, verzichtet werden. Zusätzlich können die Leitungsverbindungen 13 und 14 vertauscht werden, so daß die Leitung 13 mit dem Leitungsabschnitt 17 und die Leitung 14 mit dem Leitungsabschnitt 15 verbunden wird, wodurch die Funktion der Transistoren Q, und Q₂ vertauscht und das Ausgangssignal V_Q gegenüber dem in Figur 2 dargestellten Wert gerade vertauscht wird. Ferner kann

609841/0729

jeder der Transistoren Q₃, Q₄ und Q, zusammen mit ihren zugeordneten Schottky-Dioden SD₃, SD- und SD. durch entsprechende Schottky-Transistoren ersetzt v/erden. Der Kollektor des Transistors Q, kann ferner anstelle an die Basis des Transistors Q. auch an den Emitter dieses Transistors angebunden v/erden. Schließlich kann der Spannungsteiler 2 durch irgendeine andere Vorrichtung ersetzt werden, die eine Bezugsspannung von -0,26 V an die Basis des Transistors Q₂ abgibt.

809841/0729

Claims

2611BG3

Patentansprüche

1,) Schaltungsanordnung zum Umsetzen von Signalen eines ersten logischen Pegels in Signale eines zweiten logischen Pegels, gekennzeichnet durch

a) ein TTL-Logikgatter (3), das an ein erstes Massepotential (TTL-Masse) angeschlossen ist und das auf Grund eines angelegten Eingangssignales am Ausgang Signale auf dem zweiten logischen Pegel abgibt,

b) einen CML-Stromschalter (1), dem am Eingang Signale des ersten logischen Pegels zugeführt werden und der an ein zweites Massepotential (CML-Masse) angeschlossen ist und

c) einen an den Stromschalter (1) angeschlossenen- Klemmschaltkreis (4) zur Begrenzung des Stromes durch den Schalter auf einen vorbestimmten Wert.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß der CML-Stromschalter (1) zwei Transistoren (Q,, Q₂) aufweist, deren Emitter miteinander verbunden sind, daß an die Basis des ersten Transistors (Q₁) das Eingangssignal mit dem ersten logischen Pegel angeschlossen ist, daß die Basis des zweiten Transistors (Q₂) . an ein konstantes Bezugspotential angeschlossen ist und daß der Kollektor des zweiten Transistors (Q₂) an den Eingang des TTL-Logikgatters (3) angeschlossen ist.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß das TTL-Logikgatter (3) aufweist:

Einen ersten Transistor (Qc), dessen Emitter an den Ausgang (V ) und dessen Kollektor an eine Betriebsspannung (+5 V) angeschlossen ist,

609841/0729

einen zweiten Transistor (Q.), dessen Emitter mit der Basis des ersten Transistors (Q₁.) verbunden ist und dessen Basis und Kollektor gemeinsam an die Betriebsspannung (+5 V) angeschlossen sind und

einen dritten Transistor (Q₆), dessen Kollektor an den Ausgang (V_Q) und dessen Emitter an das Massepotential (TTL-Masse) angeschlossen ist.
4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet / daß die konstante Bezugsspannung durch einen Spannungsteiler (2) gewonnen wird, der zwischen die Betriebsspannung (-3,3 V) und das Massepotential des CML-Stromschalters (1) geschaltet ist.
5. Schaltungsanordnung nach den Ansprüchen 2 und 3, dadurch gekennzeichnet , daß der Kollektor des ersten Transistors (Q,) des Stromschalters (1) an die Basis des zweiten Transistors (Q₄) des TTL-Logikgatters (3) angeschlossen ist.
6. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet , daß die Kollektor-Emitterstrecke eines vierten Transistors (Q₃) die Basis des zweiten Transistors (Q4) mit dem Massepotential verbindet und daß die Basis des vierten Transistors (Q₃) an den Kollektor des zweiten Transistors (Q₂) des Stromschalters (1) und an den Ausgang der Klemmschaltung (4) angeschlossen ist.
7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Klemmschaltung (4) zwei zwischen der Betriebsspannung in Reihe geschaltete, als Dioden betriebene Transistoren (Q₈, Q_g) aufweist, denen ein Emitterfolger (Q-) nachgeschaltet ist.

809841/0729

Leerseite