DE2611863A1 - Pegelumsetzer fuer binaersignale - Google Patents
Pegelumsetzer fuer binaersignaleInfo
- Publication number
- DE2611863A1 DE2611863A1 DE19762611863 DE2611863A DE2611863A1 DE 2611863 A1 DE2611863 A1 DE 2611863A1 DE 19762611863 DE19762611863 DE 19762611863 DE 2611863 A DE2611863 A DE 2611863A DE 2611863 A1 DE2611863 A1 DE 2611863A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- base
- ttl
- collector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
5202561 Ge W. Marz
HONEYWELL INFORMATION SYSTEMS INC.
200 Smith Street Walthara, Mass., USA
Pegeltimsetzer für Binärsignale
Die Erfindung betrifft eine Schaltungsanordnung zum Umsetzen von Signalen eines ersten logischen Pegels in Signale eines
zweiten logischen Pegels, insbesondere eine Schaltungsanordnung zum Umsetzen von Binärsignalen eines CML (current-mode
logic)-Schaltkreises in Binärsignale eines TTL (transistortransistor
logic)-Schaltkreises.
In Datenverarbeitungsanlagen werden heutzutage verschiedene logische Schaltkreise zur Verarbeitung der binären Signale
verwendet, so beispielsweise TTL- und CML-Schaltkreise. In vielen der heutigen Datenverarbeitungssysteme gelangen verschiedene
Arten von Logikschaltkreisen in verschiedenen Teilen des Systems zur Anwendung. Um die Daten aus einem Teil der
Datenverarbeitungsanlage in einen anderen Teil der Anlage zu übertragen ist es oftmals erforderlich, eine logische Signalart
in eine andere logische Signalart umzuformen. Im Stand der Technik bekannte Signalumsetzer benutzen Dioden und andere
Halbleitereinrichtungen, um einen vorgegebenen Spannungsabfall zu erzeugen und auf diese Weise den einen binären Signaltyp
in den anderen binären Signaltyp umzusetzen. Diese bekannten Umsetzer benutzen ein gemeinsames Massepotential sowohl für die
609841/0729
Eingangs- als auch für die Ausgangssignale. So benutzen beispielsweise
ein TTL-Eingangssignal und ein CML-Ausgangssignal
die gleiche Schaltungsschiene als gemeinsame Masse. Die nach der gemeinsamen Schaltungsschiene fließenden Ströme innerhalb
des TTL-Schaltkreises erzeugen Störsignale im CML-Ausgangsteil
des Umsetzers. Ebenso werden Schwankungen der Spannungsversorgung innerhalb des TTL-Schaltkreises auf den CML-Ausgangsteil
des Schaltkreises übertragen. Weiterhin erzeugen die TTL-Scha.ltkreise
selbstinduzierte Störspannungen mit einem Pegel, der bei einer überführung der Signale auf CML-Schaltkreise nicht
akzeptierbar, ist. Die hinsichtlich der bekannten Umsetzer erzeugten
Störsignale müssen daher eliminiert werden, wenn man sicherstellen will, daß am Ausgang des Datenverarbextungssystemes
keine fehlerhaften Signale erzeugt werden.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung
der eingangs genannten Art so auszubilden, daß etwa erzeugte Störsignale bei der Umsetzung von einem Logikpegel
auf einen anderen Logikpegel nicht mitübertragen werden und gleichzeitig eine hohe Arbeitsgeschwindigkeit des Umsetzers
sicherzustellen. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte
Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.
Anhand eines in der beiliegenden Zeichnung dargestellten Ausführungsbeispieles
wird die Erfindung im folgenden näher beschrieben. Es zeigen:
Figur 1 ein detailliertes Schaltungsschema eines Pegelumsetzers gemäß der vorliegenden Erfindung und
Figur 2 Impulsformen zur Erläuterung der Arbeitsweise des Pegelumsetzers gemäß Figur 1.
609841/0729
26118B3
Gemäß Figur 1 ist ein Pegelumsetzer dargestellt, der ein logisches
CML-Signal in ein logisches TTL-Signal umsetzt und aus einem Stromschalter
1, einem Spannungsteiler 2, einem TTL-Logikgatter 3 und einer Klemmschaltung 4 besteht. Ein an die Eingangsklemme V1 angelegtes
CML-Pegelsignal wird durch diese Schaltungsanordnung in
ein an der Ausgangsklemme VQ auftretendes TTL-Pegelsignal umgesetzt.
Zwischen dem Massepotential des TTL-Logikgatters und dem Massepotential des CML-Schaltkreises ist eine Potentialtrennung
vorgesehen, um die Störspannungen zu reduzieren, welche von der Masseschiene des TTL-Schaltkreises auf die Masseschiene des CML-Schaltkreises
übertragen werden könnten. Auf diese Weise erhält man ein relativ störungsfreies Ausgangssignal V am Ausgang des
TTL-Schaltkreises. Durch die Potentialtrennung zwischen dem TTL- und dem CML-Massepotential können ferner die in dem TTL-Schaltkreis
erzeugten selbstinduzierten Störsignale die Wirkungsweise des CML-Schaltkreises nicht beeinflussen. Auf Grund der hohen in
dem TTL-Schaltkreis erzeugten Übergangsströme und der durch die Zuleitungen von den integrierten Schaltkreisen zu dem logischen
Pegelumsetzer gegebenen hohen Induktanzpegel werden übergangs-Störspannungen auf den Masseschienen und den Stromversorgungsschienen erzeugt. Die Übergangsspannungen in dem TTL-Schaltkreis
verursachen Veränderungen der Bezugsspannung des CML-Schaltkreises,
wenn die CML-Masseschiene an die TTL-Masseschiene angeschlossen ist, wodurch sich eine Verzögerung oder Voreilung der Schaltoperation
des Transistors Q2 ergibt, was sich hinsichtlich des Betriebes
des logischen Pegelumsetzers als schädlich erweist.
Das TTL-Logikgatter 3 weist Transistoren Q3, Q-, Q5 und Q, auf.
Jedem der Transistoren Q-,» Q. und Qg ist eine entsprechende
Schottky-Diode SD2 , SD- und SD4 zugeordnet, wobei die Dioden jeweils
zwischen der Basis und dem Kollektor des entsprechenden Transistors angeordnet sind, um einen Sättigungsbetrieb dieser
Transistoren zu vermeiden, indem die Speicherzeit derselben auf bekannte Weise reduziert wird. Wahlweise kann ebenfalls eine
60 9 841/0729
26118R3
Schottky-Diode zwischen der Basis und dem Kollektor des Transistors
Q5 angeordnet werden.
Der Stromschalter 1 weist Transistoren Q1 und Q_ auf, deren
Emitter an die CML-Spannungsversorgung von -3,3 V über einen
Widerstand R3 angeschlossen sind. Die Basis des Transistors Q,
ist über einen Widerstand R1 an die Eingangsklemme V_ des Pegelumsetzers
angeschlossen. Die Basis des Transistors Q2 liegt an
einer konstanten Bezugsspannung von ungefähr -0,26 V, die durch
6.Θ-Ά Spannungsteiler 2 erzeugt wird,, Der Spannungsteiler 2 weist
zvsi hintereinander geschaltete Widerstände Rc und R,. auf, die
3 D
zwischen der CML-Versorgungsspannung von -3,3 V und dem CML-Massepotential
angeordnet sind. Der Kollektor des Transistors Q2 ist an die Basis des Transistors Q3 des TTL-Logikgatters 3
und ferner über einen Widerstand R^ an die Versorgungsspannung
von 5,0 V des TTL-Logikgatters 3 angeschlossen. Der Kollektor des Transistors Q. des Stromschalters 1 ist einerseits mit der
Basis des Transistors Q4 des TTL-Logikgatters 3 verbunden und
andererseits an die Versorgungsspannung von 5,0 V über einen Widerstand R- angeschlossen.
Das Schalten des Transistors Q2 verursacht bzw. verhindert einen
Stromfluß in dem TTL-Logikgatter 3, wodurch die gewünschte Umsetzung des Logikpegels an der Ausgangsklemme des Gatters in
einer noch weiter zu beschreibenden Weise erfolgt. Der Transistor Q-, des Stromschalters 1 dient in erster Linie der Steuerung der
Schaltoperation des Transistors Q2 und in zweiter Linie einer
raschen Stromabschaltung des durch die Basisemitterstrecke des Transistors Q. des Gatters 3 .fließenden Stromes, falls der
Transistor Q_ den nicht-leitenden Zustand einnimmt, wodurch die
Störungen in dem TTL-Schaltkreis in einer ebenfalls noch weiter zu beschreibenden Weise reduziert werden.
609841/0729
Der Kleinmschaltkreis 4 weist einen Transistor Q7 als Emitterfolgerauf,
wodurch hinsichtlich des Klemmschaltkreises ein hoher Eingangswiderstand und ein niedriger Ausgangswiderstand
vorgegeben wird. Die Transistoren Qg und Q_ sind hintereinandergeschaltet,
wobei jeweils die Basis eines jeden Transistors und der Kollektor kurzgeschlossen sind, so daß die Transistoren
als in Durchlaßrichtung betriebene Dioden arbeiten, von denen jede einen Spannungsabfall von ungefähr 0,8 V aufweist.
Zusammen mit dem Impulsdiagramm gemäß Figur 2 sei im folgenden die Wirkungsweise der Schaltungsanordnung gemäß Figur 1 beschrieben.
Hinsichtlich der binären Eingangssignale der CML-Logikschaltung
wird eine negative Logik verwendet, dergemäß eine binäre Null durch 0 Volt und eine binäre Eins als -0,5 Volt dargestellt wird.
Hinsichtlich der binären Ausgangssignale des TTL-Logikschaltkreises
wird eine positive Logik verwendet, dergemäß eine binäre Null durch ungefähr 0,4 V und eine binäre Eins durch 3,5 V dargestellt
wird. Wenn ein CML-Signal von -0,5 V entsprechend einer binären Eins an die Basis des Transistors Q, angelegt wird, so
gelangt dieser Transistor in den nicht-leitenden Zustand, da die Basis-Emitterspannung über dem Transistor Q- auf einen Wert
abfällt, der unterhalb der AusSteuerspannung liegt. Gleichzeitig
nimmt der Transistor Q2 den leitenden Zustand ein, so daß ein
Strom von der TTL-Spannungsversorgung von 5,0 V über den Widerstand R4, durch die Kollektor-Emitterstrecke des Transistors Q2
und den Widerstand R3 zu der Spannungsversorgung von -3,3 V des
CML-Schaltkreises fließt. Das Potential an der Basis des Transistors
Q-. fällt somit auf eine Spannung ab, die nicht unter
0,3 V liegt. Die Spannung von 0,3 Volt an der Basis des Transistors
Q- wird durch die Klemmschaltung 4 erzeugt. Das Potential am
Schaltungspunkt V. der Klemmschaltung 4 nimmt konstant den Wert von 1,6 V ein, wobei dieser Wert durch Änderungen des Stromes
durch die Klemmschaltung 4 nicht beeinflußt wird. Der Spannungsabfall zwischen dem Schaltungspunkt V, und dem TTL-Massepotential
809841/0729
wird durch einen jeweiligen Spannungsabfall von Of8 V über der
Kollektor-Emitterstrecke des Transistors Qfi bzw. Qg erzeugt.
Auf diese Weise tritt ein Spannungsabfall von 1,6 V zwischen dem Schaltungspunkt V, und dem TTL-Massepotential auf. Auf Grund
des Spannungsabfalles von 0,8 V über der Basis-Emitterstrecke
des Transistors Q- und dem Spannungsabfall von 0,5 V über der in Durchlaßrichtung betriebenen Schottky-Diode SD, ergibt sich
an der Basis des Transistors Q- eine Spannung von ungefähr 0,3 V.
Die npn-Transistoren der Schaltungsanordnung gemäß Figur 1 gelangen
in den leitenden Zustand, wenn das Potential über der Basis-Emitterstrecke ungefähr 0,8 V erreicht. Der Transistor Q3
ist daher auf Grund der Potentialdifferenz über der Basis-Emitterstrecke
von nur 0,3 V gesperrt, so daß sich an der Basis des Transistors Q, ein Potential von Null Volt einstellt und sich
diese ebenfalls im nicht-leitenden Zustand befindet; Das Potential im Schaltungspunkt V3 nimmt einen Wert ein, der den Transistor Q.
durchschaltet, wodurch ein Stromweg von der 5,0 Volt-Spannungsversorgung über den Widerstand R7, durch die Schottky-Diode SD3,
über die Kollektor-Emitterstrecke des Transistors Q4 und über
den Widerstand Rg nach dem TTL-Massepotential geschaltet wird.
Hierbei steigt das Potential an der Basis des Transistors Q5 an,
so daß dieser durchschaltet und die Ausgangsspannung an der Ausgangsklemme V_ entsprechend einer binären Eins auf ungefähr 3,5 V
ansteigt.
Der Klemmschaltkreis 4 begrenzt den unteren Pegel der Spannung im Schaltungspunkt V2 auf 0,3 V. Infolgedessen ist der Transistor
Q2 daran gehindert, seine Sättigung zu erreichen, falls negative
Spannungsänderungen auf der Leitung 13 auftreten, die durch Veränderungen der TTL-Spannungsversorgung oder durch Störungen zwischen
dem TTL- und dem CML-Massepotential verursacht werden können. Durch
die Verhinderung des Sättigungsbetriebes hinsichtlich des Transistors Q5 wird für diesen eine schnelle Abschaltzeit sichergestellt,
wodurch die Operationsgeschwindigkeit des Pegelumsetzers gesteigert wird. Der Klemmschaltkreis hat ferner die Aufgabe,
609841/0729
2611883
den Effekt der parasitären Kapazität zwischen dem Emitter und der Basis des Transistors Q2 zu reduzieren, da der Strom über
diese Strecke durch die geringe Spannungsänderung im Schaltungspunkt V2 zwischen 0,3 Volt und 1,6 Volt begrenzt ist.
Durch Reduzierung der Spannungsänderung über der Basisemitterstrecke
des Transistors Q2 wird somit die Schaltfrequenz de&
Transistors Q2 im Betrieb erhöht.
Wenn entsprechend einer binären Null eine Spannung von 0 Volt an die Eingangsklemme V_ angelegt wird; so gelangt der Transistor
Q1 in den leitenden Zustand und der Transistor Q2 wird gesperrt.
Bei gesperrtem Transistor Q2 führt der Transistor Q3
Strom, wenn die Basisspannung des Transistors Q3 ungefähr 0,8 V
erreicht. In diesem Fall fließt ein Strom von der Spannungsversorgung von 5,0 V des TTL-Logikgatters 3 über den Widerstand
R~, die Kollektor-Emitterstrecke des Transistors Q3 und den
Widerstand Rß nach dem TTL-Massepotential. Hierbei fällt das
Potential im Schaltungspunkt V3 ab, so daß der Transistor Q.
in den nicht-leitenden Zustand gelangt. Wenn die Basis des Transistors Q3 ein Potential von ungefähr 1,6 V aufweist, so
weist die Basis des Transistors Qß ein Potential von ungefähr
0,8 V auf, und der Transistor Q6 wird durchgeschaltet.
Entsprechend dem Spannungsabfall von 0,4 V über der Schottky-Diode SD4 ergibt sich als tatsächliche Ausgangsspannung VQ
an der Ausgangsklemme eine Spannung von ungefähr 0,4 V, was dem Binärwert 0 entspricht.
Es sei nunmehr die Funktion des Transistors Q, des Stromschalters 1 im Hinblick auf seine eliminierende Wirkung bezüglich
Störungen im TTL-Logikgatter 3 beschrieben. Hierbei sei vermerkt, daß bei Vorliegen einer Eingangsbedingung, bei
der der Transistor Q, in den stromführenden Zustand gelangt, der Transistor Q3 die zweifache Aufgabe hat, nämlich das Abschalten
des Transistors Q4 und das Einschalten des Transistors Q6 zum gleichen Zeitpunkt. Wenn das Potential im Schaltungsr
609841/0729
punkt V3 an der Basis des Transistors Q. zu lange den hohen
Wert beibehält, nachdem der Transistor Q1 in den leitenden
Zustand gelangt ist, so verbleibt der Transistor Q5 ebenfalls
im leitenden Zustand und bewirkt einen großen Stromanstieg des von der Versorgungsspannung über den gerade eingeschalteten
Transistor Q, nach dem Massepotential fließenden Stromes. Die
Beziehung zwischen dem Kollektorstrom I Q, im Transistor Q,
und dem Kollektorstrom I Q9 im Transistor Q0 ist im unteren
Teil der Figur 2 dargestellt, woraus man entnehmen kann, daß bei einem Anstieg des Kollektorstromes durch den einen Transistor
der Kollektorstrom durch den anderen Transistor abfällt. Der Transistor Q, erzeugt bei seiner Durchschaltung einen schnellen
Spannungsabfall am Schaltungspunkt V3, hervorgerufen durch die
CML-Versorgungsspannung von -3,3 V. Durch eine schnelle Absenkung
des Potentials an der Basis des Transistors Q4 gelangt
der Transistor Qc vor dem Zeitpunkt in den nicht-leitenden Zustand,
zu dem der Transistor Q6 in den leitenden Zustand gelangt,
wodurch der zuvor erwähnte Stromanstieg über die Transistoren Qn und Qc im wesentlichen verhindert wird.
D O
Es ist dem Fachmann ohne weiteres ersichtlich, daß der vorstehend beschriebene Pegelumsetzer in verschiedener Weise modifiziert
werden kann, ohne den Erfindungsgedanken zu verlassen. Beispielsweise kann der Widerstand R,Q des Schaltkreises entfernt
werden, da seine einzige Funktion darin besteht, einen unzulässig hohen Stromfluß im Falle eines Kurzschlusses zwischen
der TTL-Spannungsversorgung und dem Massepotential zu verhindern. Ebenso kann auf den dem Stromschalter 1 vorgeschalteten Widerstand
R, verzichtet werden. Zusätzlich können die Leitungsverbindungen 13 und 14 vertauscht werden, so daß die Leitung 13 mit
dem Leitungsabschnitt 17 und die Leitung 14 mit dem Leitungsabschnitt 15 verbunden wird, wodurch die Funktion der Transistoren
Q, und Q2 vertauscht und das Ausgangssignal VQ gegenüber dem in
Figur 2 dargestellten Wert gerade vertauscht wird. Ferner kann
609841/0729
jeder der Transistoren Q3, Q4 und Q, zusammen mit ihren zugeordneten
Schottky-Dioden SD3, SD- und SD. durch entsprechende
Schottky-Transistoren ersetzt v/erden. Der Kollektor des Transistors
Q, kann ferner anstelle an die Basis des Transistors Q. auch an den Emitter dieses Transistors angebunden v/erden.
Schließlich kann der Spannungsteiler 2 durch irgendeine andere Vorrichtung ersetzt werden, die eine Bezugsspannung von -0,26 V
an die Basis des Transistors Q2 abgibt.
809841/0729
Claims (7)
- 2611BG3Patentansprüche1,) Schaltungsanordnung zum Umsetzen von Signalen eines ersten logischen Pegels in Signale eines zweiten logischen Pegels, gekennzeichnet durcha) ein TTL-Logikgatter (3), das an ein erstes Massepotential (TTL-Masse) angeschlossen ist und das auf Grund eines angelegten Eingangssignales am Ausgang Signale auf dem zweiten logischen Pegel abgibt,b) einen CML-Stromschalter (1), dem am Eingang Signale des ersten logischen Pegels zugeführt werden und der an ein zweites Massepotential (CML-Masse) angeschlossen ist undc) einen an den Stromschalter (1) angeschlossenen- Klemmschaltkreis (4) zur Begrenzung des Stromes durch den Schalter auf einen vorbestimmten Wert.
- 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß der CML-Stromschalter (1) zwei Transistoren (Q,, Q2) aufweist, deren Emitter miteinander verbunden sind, daß an die Basis des ersten Transistors (Q1) das Eingangssignal mit dem ersten logischen Pegel angeschlossen ist, daß die Basis des zweiten Transistors (Q2) . an ein konstantes Bezugspotential angeschlossen ist und daß der Kollektor des zweiten Transistors (Q2) an den Eingang des TTL-Logikgatters (3) angeschlossen ist.
- 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß das TTL-Logikgatter (3) aufweist:Einen ersten Transistor (Qc), dessen Emitter an den Ausgang (V ) und dessen Kollektor an eine Betriebsspannung (+5 V) angeschlossen ist,609841/0729einen zweiten Transistor (Q.), dessen Emitter mit der Basis des ersten Transistors (Q1.) verbunden ist und dessen Basis und Kollektor gemeinsam an die Betriebsspannung (+5 V) angeschlossen sind undeinen dritten Transistor (Q6), dessen Kollektor an den Ausgang (VQ) und dessen Emitter an das Massepotential (TTL-Masse) angeschlossen ist.
- 4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet / daß die konstante Bezugsspannung durch einen Spannungsteiler (2) gewonnen wird, der zwischen die Betriebsspannung (-3,3 V) und das Massepotential des CML-Stromschalters (1) geschaltet ist.
- 5. Schaltungsanordnung nach den Ansprüchen 2 und 3, dadurch gekennzeichnet , daß der Kollektor des ersten Transistors (Q,) des Stromschalters (1) an die Basis des zweiten Transistors (Q4) des TTL-Logikgatters (3) angeschlossen ist.
- 6. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet , daß die Kollektor-Emitterstrecke eines vierten Transistors (Q3) die Basis des zweiten Transistors (Q4) mit dem Massepotential verbindet und daß die Basis des vierten Transistors (Q3) an den Kollektor des zweiten Transistors (Q2) des Stromschalters (1) und an den Ausgang der Klemmschaltung (4) angeschlossen ist.
- 7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Klemmschaltung (4) zwei zwischen der Betriebsspannung in Reihe geschaltete, als Dioden betriebene Transistoren (Q8, Qg) aufweist, denen ein Emitterfolger (Q-) nachgeschaltet ist.809841/0729Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/562,329 US3974402A (en) | 1975-03-26 | 1975-03-26 | Logic level translator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2611863A1 true DE2611863A1 (de) | 1976-10-07 |
DE2611863C2 DE2611863C2 (de) | 1984-12-20 |
Family
ID=24245837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2611863A Expired DE2611863C2 (de) | 1975-03-26 | 1976-03-20 | Schaltungsanordnung zur Umsetzung von Signalpegeln |
Country Status (7)
Country | Link |
---|---|
US (1) | US3974402A (de) |
JP (1) | JPS51120143A (de) |
BE (1) | BE840019A (de) |
CA (1) | CA1085515A (de) |
DE (1) | DE2611863C2 (de) |
FR (1) | FR2305893A1 (de) |
GB (1) | GB1518455A (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4135103A (en) * | 1977-06-22 | 1979-01-16 | Honeywell Inc. | Logic transition circuits |
EP0009083A1 (de) * | 1978-09-19 | 1980-04-02 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Wechseln des Bezugspotentials von logischen Signalen |
JPS582437B2 (ja) * | 1978-11-25 | 1983-01-17 | 富士通株式会社 | スリ−ステイト出力回路 |
JPS566534A (en) * | 1979-06-29 | 1981-01-23 | Hitachi Ltd | Level converting circuit |
US4356409A (en) * | 1979-06-29 | 1982-10-26 | Hitachi, Ltd. | Level conversion circuit |
US4368395A (en) * | 1980-07-18 | 1983-01-11 | Harris Corporation | Differential linear to digital translator |
US4380698A (en) * | 1980-07-25 | 1983-04-19 | Roper Corporation | Multiprocessor control bus |
DE3215074A1 (de) * | 1982-04-22 | 1983-10-27 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur anpassung einer pruefeinrichtung an einen pruefling |
DE3217512A1 (de) * | 1982-05-10 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur pegelumsetzung |
US4453095A (en) * | 1982-07-16 | 1984-06-05 | Motorola Inc. | ECL MOS Buffer circuits |
US4527078A (en) * | 1982-08-23 | 1985-07-02 | Signetics Corporation | Signal translator with supply voltage compensation particularly for use as interface between current tree logic and transistor-transistor logic |
US4518876A (en) * | 1983-03-30 | 1985-05-21 | Advanced Micro Devices, Inc. | TTL-ECL Input translation with AND/NAND function |
US4527079A (en) * | 1983-11-01 | 1985-07-02 | Advanced Micro Devices, Inc. | Integrated circuit device accepting inputs and providing outputs at the levels of different logic families |
US4533842A (en) * | 1983-12-01 | 1985-08-06 | Advanced Micro Devices, Inc. | Temperature compensated TTL to ECL translator |
ATE50895T1 (de) * | 1984-11-02 | 1990-03-15 | Advanced Micro Devices Inc | Integrierte schaltungsvorrichtung, die eingangssignale annimmt und ausgangssignale erzeugt auf den hoehen verschiedener logischer scharen. |
US4677312A (en) * | 1986-04-25 | 1987-06-30 | International Business Machines Corporation | High voltage swing open collector driver |
US4749883A (en) * | 1987-04-03 | 1988-06-07 | Motorola, Inc. | Circuit having an output referenced to a specific voltage in response to either an ECL or TTL input |
US4835420A (en) * | 1987-11-17 | 1989-05-30 | Applied Micro Circuits Corporation | Method and apparatus for signal level conversion with clamped capacitive bootstrap |
JPH0213121A (ja) * | 1988-06-30 | 1990-01-17 | Fujitsu Ltd | 集積回路 |
US5030856A (en) * | 1989-05-04 | 1991-07-09 | International Business Machines Corporation | Receiver and level converter circuit with dual feedback |
GB2232313B (en) * | 1989-05-25 | 1994-03-09 | Motorola Inc | Logic interface circuit |
US4998029A (en) * | 1989-07-03 | 1991-03-05 | Motorola, Inc. | Dual supply ECL to TTL translator |
JPH03207117A (ja) * | 1990-01-09 | 1991-09-10 | Fujitsu Ltd | レベル変換回路 |
US5248909A (en) * | 1990-01-09 | 1993-09-28 | Fujitsu Limited | ECL-TO-GaAs level converting circuit |
US5422523A (en) * | 1992-11-09 | 1995-06-06 | Intel Corporation | Apparatus for translating logic signal levels from 3.3 volts to 5 volts |
US5481216A (en) * | 1994-05-31 | 1996-01-02 | National Semiconductor Corporation | Transistor drive circuit with shunt transistor saturation control |
US6693464B2 (en) * | 2002-06-14 | 2004-02-17 | Skyworks Solutions, Inc. | Low-voltage current mode logic circuits and methods |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3755693A (en) * | 1971-08-30 | 1973-08-28 | Rca Corp | Coupling circuit |
US3766406A (en) * | 1971-12-06 | 1973-10-16 | Cogar Corp | Ecl-to-ttl converter |
DE1904650B2 (de) * | 1969-01-31 | 1975-12-18 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schaltungsanordnung zur Pegelanpassung mit komplementären Ausgangssignalen |
-
1975
- 1975-03-26 US US05/562,329 patent/US3974402A/en not_active Expired - Lifetime
-
1976
- 1976-02-20 CA CA246,167A patent/CA1085515A/en not_active Expired
- 1976-03-20 DE DE2611863A patent/DE2611863C2/de not_active Expired
- 1976-03-23 JP JP51031875A patent/JPS51120143A/ja active Pending
- 1976-03-25 BE BE165549A patent/BE840019A/xx not_active IP Right Cessation
- 1976-03-25 GB GB12055/76A patent/GB1518455A/en not_active Expired
- 1976-03-26 FR FR7608929A patent/FR2305893A1/fr active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1904650B2 (de) * | 1969-01-31 | 1975-12-18 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schaltungsanordnung zur Pegelanpassung mit komplementären Ausgangssignalen |
US3755693A (en) * | 1971-08-30 | 1973-08-28 | Rca Corp | Coupling circuit |
US3766406A (en) * | 1971-12-06 | 1973-10-16 | Cogar Corp | Ecl-to-ttl converter |
Also Published As
Publication number | Publication date |
---|---|
US3974402A (en) | 1976-08-10 |
GB1518455A (en) | 1978-07-19 |
FR2305893A1 (fr) | 1976-10-22 |
BE840019A (fr) | 1976-07-16 |
FR2305893B1 (de) | 1980-05-09 |
DE2611863C2 (de) | 1984-12-20 |
JPS51120143A (en) | 1976-10-21 |
CA1085515A (en) | 1980-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2611863A1 (de) | Pegelumsetzer fuer binaersignale | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE3204840A1 (de) | Gleichstromnetzgeraet mit stromkonstanthaltung, insbeondere fuer eine fernmeldeanlage | |
DE4114176A1 (de) | Pegelschieberschaltung | |
DE1283891B (de) | Elektronische Schaltungsanordnung zum Ein- und Ausschalten einer Nutzsignal-UEbertragung | |
DE2528449A1 (de) | Schaltungsanordnung zum umsetzen von logischen signalen | |
DE3045771A1 (de) | Schaltungsanordnung zum ansteuern eines leistungs-fet | |
EP0093996A1 (de) | Schaltungsanordnung zur Pegelumsetzung | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE2821007A1 (de) | Impulsverstaerker | |
DE2329643C3 (de) | Schaltung zur Signalpegelumsetzung | |
DE2822835B2 (de) | Schaltungsanordnung zur Eliminierung koinzidenter Impulse | |
DE3318957A1 (de) | Monolithisch integrierbare, bistabile multivibratorschaltung mit einem in einen vorzugszustand einstellbaren ausgang | |
DE2555260B2 (de) | Treiberschaltung zur Umsetzung der Übergänge eines nichtsymmetrischen Datencode in eine Folge abwechselnd positiver und negativer, je einen Übergang anzeigender Impulse | |
DE2415629C3 (de) | Schaltungsanordnung zum zeitweiligen, von der Größe der veränderlichen Betriebsspannung abhängigen Blockieren eines Stromzweiges | |
DE3839090C2 (de) | ||
EP0029480A1 (de) | Emitterfolger-Logikschaltung | |
DE1299684B (de) | Anordnung zur stoerungsunempfindlichen UEbertragung von binaeren Signalen | |
DE3236728C2 (de) | Schaltungsanordnung zum Abtasten und Speichern des Momentanwerts einer veränderlichen Eingangsspannung | |
DE69223658T2 (de) | Ausgangstufe für eine digitale Schaltung | |
DE3042058C2 (de) | Integrierte Frequenzteilerschaltung | |
DE3932083C1 (en) | Control circuitry for FET operating as switch in load circuit - provides voltage source dependent on control voltage of FET raising working point of controlled path by offset voltage | |
DE4113676C1 (en) | Semiconductor switch control circuit - includes beat source for activating inverters and comparator to deactivate them | |
DE3131956C2 (de) | Schaltstufe | |
DE1169514B (de) | Grundschaltungen zur logischen Verknuepfung und Speicherung von Informationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US |
|
8339 | Ceased/non-payment of the annual fee |