DE2528449A1 - Schaltungsanordnung zum umsetzen von logischen signalen - Google Patents
Schaltungsanordnung zum umsetzen von logischen signalenInfo
- Publication number
- DE2528449A1 DE2528449A1 DE19752528449 DE2528449A DE2528449A1 DE 2528449 A1 DE2528449 A1 DE 2528449A1 DE 19752528449 DE19752528449 DE 19752528449 DE 2528449 A DE2528449 A DE 2528449A DE 2528449 A1 DE2528449 A1 DE 2528449A1
- Authority
- DE
- Germany
- Prior art keywords
- potential
- transistor
- circuit arrangement
- arrangement according
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
52-02475 Ge 26. Juni 1975
HONEYWELL INFORMATION SYSTEMS INC.
200 Smith Street Waltham, Mass., USA
Schaltungsanordnung zum Umsetzen von logischen Signalen
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Umsetzen
von Signalen eines ersten logischen Pegels in Signale eines zweiten logischen Pegels mit einer die Signale des ersten
logischen Pgels liefernden Eingangsschaltung.
In Datenverarbeitungsanlagen werden verschiedene logische Schaltkreise
zur Verarbeitung der binären Signale verwendet, so bei-
2
spielsweise T L (transistor transistor logic), DTL (diode transistor logic), CML (current mode logic) und ECL (emitter coupled logic). In vielen modernen Datenverarbeitungssystem gelangen verschiedene Arten von Logikschaltkreisen in verschiedenen Teilen der Anlage zur Anwendung. Um die Daten aus einem Teil der Datenverarbeitungsanlage in einen anderen Teil der Anlage zu übertragen, ist es oftmals erforderlich, eine logische Signalart in eine andere logische Signalart umzuformen. Im Stand der Technik bekannte Signalübersetzer benutzen Dioden und andere Halbleitereinrichtungen, um einen vorgegebenen Spannungsabfall zu erzeugen und auf diese Weise den einen binären Signaltyp in den anderen binären Signaltyp umzusetzen. Diese bekannten übersetzer benutzen eine gemeinsamme Masse sowohl für die Eingangs- als auch für die Ausgangssignale. So benutzen beispielsweise ein
spielsweise T L (transistor transistor logic), DTL (diode transistor logic), CML (current mode logic) und ECL (emitter coupled logic). In vielen modernen Datenverarbeitungssystem gelangen verschiedene Arten von Logikschaltkreisen in verschiedenen Teilen der Anlage zur Anwendung. Um die Daten aus einem Teil der Datenverarbeitungsanlage in einen anderen Teil der Anlage zu übertragen, ist es oftmals erforderlich, eine logische Signalart in eine andere logische Signalart umzuformen. Im Stand der Technik bekannte Signalübersetzer benutzen Dioden und andere Halbleitereinrichtungen, um einen vorgegebenen Spannungsabfall zu erzeugen und auf diese Weise den einen binären Signaltyp in den anderen binären Signaltyp umzusetzen. Diese bekannten übersetzer benutzen eine gemeinsamme Masse sowohl für die Eingangs- als auch für die Ausgangssignale. So benutzen beispielsweise ein
2
T L-Eingangssignal und ein CML-Ausgangssignal die gleiche
T L-Eingangssignal und ein CML-Ausgangssignal die gleiche
509884/0813
Schaltungsschiene als geraeinsame Masse. Die nach der gemeinsamen
Schaltungsschiene fließenden Ströme innerhalb des T L-Schaltkreises
erzeugen Rauschsignale im CML-Ausgangsteil des Übersetzers. Ebenso werden Schwankungen der Spannungsversorgung
innerhalb des T L-Schaltkreises auf den CML-Ausgangsteil des
Schaltkreises übertragen. Weiterhin erzeugen die bekannten übersetzer
ungleiche Verzögerungen hinsichtlich der positiven und der negativen Anstiegsflanke der binären Signale, wenn diese
Signale von der T L-Technik in die CML-Technik umgesetzt werden.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung
anzugeben zur Umsetzung von Binärsignalen des
2
T L- bzw. DTL-Pegels in entsprechende Binärsignal des CML- bzw.
T L- bzw. DTL-Pegels in entsprechende Binärsignal des CML- bzw.
ECL-Pegels, wobei bei dieser Umsetzung Rauschsignale vermieden
werden sollen und hinsichtlich der umgesetzten Signale nur eine relativ kurze Zeitverzögerung auftreten soll. Die Lösung dieser
Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind
den Unteransprüchen entnehmbar.
Anhand zweier in den Figuren der beiliegenden Zeichnung dargestellten
Ausführungsbeipiele wird die Erfindung im folgenden näher beschrieben. Es zeigen:
Figur 1 eine Umsetzerschaltung in einer ersten Ausführungs-
form, welche Signale vom T L-Pegel in den CML-Pegel umsetzt,
Figur 2 Impulsdiagramme zur Erläuterung der Schaltungsanordnung gemäß Figur 1 und
Figur 3 eine zweite Ausführungsform der Umsetzerschaltung ge-
2 maß der Erfindung, welche Binärsignale von dem T L-Pegel in
den ECL-Pegel umsetzt.
Gemäß Figur 1 weist die Umsetzerschaltung mehrere Emitterfolger . 11-13, einen Stromschalter 16, eine Stromquelle 18 und ein Spannungsteilernetzwerk
auf, welches die Widerstände 34-36 umfaßt.Einem Binärsignal auf dem T2L-Pegel oder auf dem DTL-Pegel wird
509384/0813
einer Eingangsklemme 45 zugeführt und durch die Schaltungsanordnung in ein Binärsignal auf dem CML-Pegel an der Ausgangsklemme
2 47 umgesetzt. Eine Potentialtrennung zwischen der T L-Masse in
der Nähe der Eingangsklemme und der CML-Masse in dem Stromschalter
16 wird durch die Emitterfolger und das Spannungsteiler-
2 netzwerk bewirkt. Diese Potentialtrennung zwischen der T L-Masse
und der CML-Masse sowie die Benutzung von in Differenzschaltung betriebenen Transistoren 27 und 28 in dem Stromschalter ergibt
eine beträchtliche Reduzierung der Rauschsignale, welche übli-
2
cherweise zwischen der T L-Masseschiene undderCML-Masseschiene übertragen werden. An der Ausgangsklemme 47 stellt sich daher ein relativ rauschfreies Ausgangssignal ein.
cherweise zwischen der T L-Masseschiene undderCML-Masseschiene übertragen werden. An der Ausgangsklemme 47 stellt sich daher ein relativ rauschfreies Ausgangssignal ein.
Die Konstantstromquelle 18 weist ein Paar von Transistoren 29
und 30 auf, wobei die Emitter der beiden Transistoren über Widerstände 40 und 41 an das Potential von -3,3 V (zweites Potential)
angeschlossen sind. Der Kollektor des Transistors 30 und die Basen der beiden Transistoren 29 und 30 sind gemeinsam über einen
Widerstand 42 an die CML-Masse (drittes Potential) angeschlossen.
Die Transistoren 29 und 30 werden hinsichtlich ihrer Kennliniencharakteristik
so ausgewählt, daß diese Charakteristiken nahezu identisch sind. Ebenso werden die Widerstände 40 und 41 so ausgewählt,
daß sie annähernd identische Werte aufweisen. Diese Auswahl der Transistoren und Widerstände ergibt einen nahezu konstanten
Strom durch den Transistor 29 auch dann, wenn die Spannung über der Konstantstromquelle 18 Veränderungen unterliegt. Die
entsprechende Auswahl der Transistoren führt weiterhin zu einem konstanten Strom durch den Transistor 29, auch in dem Fall, wo
sich die Stromverstärkung des Transistors infolge einer Temperaturänderung verändert.
Die Basis und der Kollektor des Transistors 30 sind miteinander
verbunden, so daß dieser Transistor als eine Diode arbeitet zwecks Erzeugung einer Referenzspannung an der Basis des Transistors
29. Der Spannungswert an der Basis des Transistors 29
509884/0813
und der Wert des Widerstandes 40 bestimmen den Wert des Stromes zwischen der Basis und dem Emitter des Transistors 29. Der Wert
dieses Stromes seinerseits und die Stromverstärkung des Tranisistors 29 bestimmen andererseits die Größe des Stromes, der
zwischen dem Kollektor und dem Emitter des Transistors 29 fließt. Wenn der Basis-Emitterstrom und die Stromverstärkung jeweils
konstant sind, so ist der Kollektor-Emitterstrom des Transistors 29 ebenfalls konstant. ·
Einzelheiten hinsichtlich der Wirkungsweise des Schaltkreises gemäß
Figur 1 werden im Zusammenhang mit den Impulsdiagrammen gemäß Figur 2 verständlich. Wenn ein binäres T L-"0"-Signal von
+0,4 V der Eingangsklemme 45 des. Transistors 24 zugeführt wird,
so befindet sich dieser Transistor im nichtleitenden Zustand.
Im nichtleitenden Zustand des Transistors 24 fließt ein Strom
ο
von T L-Masse (Erstes Potential) durch die Widerstände 36 und zu dem zweiten Potential von -3,3 V und erzeugt hierbei einen Spannungsabfall der eingezeichneten Polarität über dem Widerstand 36. Der Spannungsabfall über dem Widerstand 36 erzeugt eine Spannung von ungefähr -0,3 V an der Basis eines Transistors
von T L-Masse (Erstes Potential) durch die Widerstände 36 und zu dem zweiten Potential von -3,3 V und erzeugt hierbei einen Spannungsabfall der eingezeichneten Polarität über dem Widerstand 36. Der Spannungsabfall über dem Widerstand 36 erzeugt eine Spannung von ungefähr -0,3 V an der Basis eines Transistors
Der Transistor 25 wirkt als Puffer und Spannungsübersetzer mit einem Spannungsabfall von ungefähr 0,8V zwischen Basis und
Emitter, so daß die Emitterspannung V3 nunmehr ungefähr -1,1 V
beträgt. In gleicher Weise erzeugt ein weiterer Transistor 26 eine Ausgangsspannung V4, welche um 0,8 V niedriger als die
T L-Massespannung an der Basis des Transistors 26 ist. Die Spannung
V4 von -0,8 V am Emitter des Transistors 26 wird auf die Basis eines Transistors 27 geschaltet und die Spannung V3 von
-1,1 V am Emitter des Transistors 25 wird auf die Basis eines Transistors 28 geschaltet. Da die Spannung an der Basis des
Transistors 27 weniger negativ als die Spannung an der Basis des Transistors 28 ist, gelangt der Transistor 27 in den leitenden
Zustand und der Transistor 28 bleibt gesperrt. Im leitenden Zustand des Transistors 27 fließt ein Strom von der CML-Masse durch
509884/0813
den Widerstand 39, über die Kollektor-Emitterstrecke des Transistors
27, durch den Transistor 29 und den Widerstand 40 nach dem zweiten Potential von -3,3 V. Der Spannungsabfall über dem
Widerstand 39 erzeugt an der Ausgangsklemme 47 eine Spannung VQ
von -0,5 V.
Die Rauschspannung zwischen der T L-Masse und der CML-Masse
wird sowohl der Signalspannung V3 als auch der Signalspannung V4 hinzuaddiert. Der als Differenzverstärker ausgeführte Stromschalter
16 spricht auf die Differenz zwischen den Spannungswerten V3 und V4 an, so daß die Rauschspannungen eliminiert
werden.
Wenn ein binäres "1"-Signal von +3,5 V der Eingangsklemme 45 des
Transistors 24 zugeführt wird, so gelangt der Transistor 24 in den leitenden Zustand. Im leitenden Zustand des Transistors 24
fließt ein Strom von dem Potential von +5 V über die Kollektor-Emitterstrecke des Transistors 24 durch die Widerstände 34 und
35 zu dem zweiten Potential von -3,3 V sowie durch die Wider-
2 stände 34 und 36 zu dem ersten Potential in Form der T L-Masse.
Der Strom durch den Transistor 24 erhöht wesentlich den durch den Widerstand 35 fließenden Strom, so daß der Spannungsabfall
über dem Widerstand 35 wächst. Der vergrößerte Spannungsabfall über dem Widerstand 35 verursacht ein Potential an der Basis
des Transistors 25, welches positiver als die T L-Masse ist.
Die Spannung an der Basis des Transistors 25 ist nunmehr positiver
als die Spannung an der Basis des Transistors 26, so daß die Spannung am Emitter des Transistors 25 positiver als die
Spannung am Emitter des Transistors 26 wird. Hierdurch gelangt der Transistors 28 in den leitenden Zustand und der Transistor
27 wird gesperrt. Im leitenden Zustand des Transistors 28 fließt ein Strom von der CML-Masse über die Kollektor-Emitterstrecke
des Transistors 28, durch den Transistor 29 und über den Widerstand 40 nach dem zweiten Potential von -3,3 V. Da der Transi-.strom27
nunmehr gesperrt ist, ergibt sich kein Spannungsabfall mehr über dem Widerstand 39 und es befindet sich die Spannung
509884/0813
an der Ausgangsklemme 47 im wesentlichen auf dem Potential der CML-Masse.
Es sei an dieser Stelle vermerkt, daß das Potential an den Basen der Transistoren 27 und 28 entsprechend der Veränderung des
2 2
Potentials der T L-Masse schwanken kann. Die T L-Masse wird
über den .Emitterfolger 12 auf die Basis des Transistors 28 und
über den ·: Emitterfolger 13 auf die Basis des Transistors 27 ge~
2
koppelt. Da sich jedoch das T L-Massepotential an der Basis des Transistors 27 in der gleichen Weise wie an der Basis des Transistors 28 verändert, werden diese Veränderungen durch den Stromschalter 16 eliminiert und das Signal an der Ausgangsklemme 47 wird von jeglichem Rauschen frei, das ansonsten durch Schwankungen des T L-Massepotentials verursacht werden könnte. An den Basen der Transistoren 24 und 25 angeordnete Zenerdioden 20 und 21 dienen der Begrenzung der Signalspannung.
koppelt. Da sich jedoch das T L-Massepotential an der Basis des Transistors 27 in der gleichen Weise wie an der Basis des Transistors 28 verändert, werden diese Veränderungen durch den Stromschalter 16 eliminiert und das Signal an der Ausgangsklemme 47 wird von jeglichem Rauschen frei, das ansonsten durch Schwankungen des T L-Massepotentials verursacht werden könnte. An den Basen der Transistoren 24 und 25 angeordnete Zenerdioden 20 und 21 dienen der Begrenzung der Signalspannung.
Wenn der Wunsch vorliegt, Signale vom T L-Pegel oder vom DTL-Pegel
in Signale vom ECL-Pegel umzusetzen, so wird ein weiterer
Emitterfolger 14 gemäß Figur 3 am Ausgang der Schaltungsanordnung gemäß Figur 1 hinzugeführt. Die Schaltungsanordnung gemäß
Figur 3 weist ferner zusätzlich Dioden 51 und 52 auf, die der Erzeugung eines vergrößerten Spannungsabfalls innerhalb der
Kathodenfolger 12 und 13 dienen, so daß die Spannung an der Basis der Transistoren 27 und 28 negativer wird als dies bei der Schaltungsanordnung
gemäß Figur 1 der Fall war. Ein zusätzlicher Spannungsabfall über dem Transistor 31 des ECL-Ausgangs-Emitterfolgers
bringt die Spannung an der Ausgangsklemme 48 hinsichtlich eines binären "C-Signales auf den Wert von -1,7 V und hinsichtlich
eines binären "!"-Signalen auf den Wert von ungefähr -0,85 V, wie dies anhand des untersten Impulszuges gemäß Figur 2
ersichtlich ist.
509884/0813
Claims (8)
1.) Schaltungsanordnung zum Umsetzen von Signalen eines ersten
logischen Pegels in Signale eines zweiten logischen Pegels mit einer die Signale des ersten logischen Pegels liefernden
Eingangsschaltung, dadurch gekennzeichnet,
daß ein erster -Emitterfolger (11) angeordnet ist,
dessen Eingang an die Eingangsschaltung (T L) angeschlossen ist, daß im Ausgangskreis des Emitterfolgers (11) ein Spannungsteiler
(34,35,36) angeordnet ist, der an ein erstes
2
Potential (T L-Masse) und an ein zweites Potential (-3,3 V; -5,2 V) angeschlossen ist, und daß ein Stromschalter (16) angeordnet ist, dessen einer Eingang an das erste Potential
Potential (T L-Masse) und an ein zweites Potential (-3,3 V; -5,2 V) angeschlossen ist, und daß ein Stromschalter (16) angeordnet ist, dessen einer Eingang an das erste Potential
2
(T L-Masse) und dessen anderer Eingang an den Spannungsteiler angeschlossen ist und dessen Ausgang (VQ) das umgesetzte Signal liefert, wobei der Stromschalter zwischen dem zweiten Potential (-3,3 V; -5,2 V) und einem dritten Potential (CML-Masse betrieben wird.
(T L-Masse) und dessen anderer Eingang an den Spannungsteiler angeschlossen ist und dessen Ausgang (VQ) das umgesetzte Signal liefert, wobei der Stromschalter zwischen dem zweiten Potential (-3,3 V; -5,2 V) und einem dritten Potential (CML-Masse betrieben wird.
2. Schaltungsanordnung nach Anspruch 1,dadurch gekennzeichnet,
daß ein zweiter Emitterfolger (12) zwischen dem Spannungsteiler (34,35,36) und dem einen Eingang
des Stromschalters (16) angeordnet ist.
3. Schaltungsanordnung nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß ein dritter
2 Emitterfolger (13) zwischen dem ersten Potential (T L-Masse)
und dem anderen Eingang des Stromschalters (16) angeordnet ist.
509884/0813
4. Schaltungsanordnung nach einem der vorangehenden Ansprüche/
dadurch gekennzeichnet, daß ein vierter
Emitterfolger (14) dem Ausgang des Stromschalters (16) nachgeschaltet
ist.
5. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Stromquelle
(18) zur Speisung des Stromschalters (16) angeordnet ist.
6. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Stromschalter
(16) aus einer Differenzverstärkerstufe (27,28,39) besteht. ·
7. Schaltungsanordnung nach den Ansprüchen 1 und 6,
dadurch gekennzeichnet, daß der Transistor' (24) des ersten Emitterfolgers (11) mit seiner Basis direkt an die Eingangsspannung (VT ) und über eine Zener-
dadurch gekennzeichnet, daß der Transistor' (24) des ersten Emitterfolgers (11) mit seiner Basis direkt an die Eingangsspannung (VT ) und über eine Zener-
2
diode (20) an das erste Potential (T L-Masse) angeschlossen ist, daß der Emitter des Transistors (24) über die Reihenschaltung zweier Widerstände (34,35) an das zweite Potential (-3,3 V; -5,2 V) angeschlossen ist,däß der den beiden Widerständen (34,35) gemeinsame Schaltungspunkt über einen dritten
diode (20) an das erste Potential (T L-Masse) angeschlossen ist, daß der Emitter des Transistors (24) über die Reihenschaltung zweier Widerstände (34,35) an das zweite Potential (-3,3 V; -5,2 V) angeschlossen ist,däß der den beiden Widerständen (34,35) gemeinsame Schaltungspunkt über einen dritten
Widerstand (36) an das erste Potential (T L-Masse) angeschlossen ist und daß das erste Potential und der den Widerständen
(34,35,36) gemeinsame Schaltungspunkt auf die beiden Eingänge der bifferenzverstärkerstufe (16) geschaltet sind.
8. Schaltungsanordung nach den Ansprüchen 5 und 6, dadurch gekennzeichnet, daß die Stromquelle (18) einen
Transistor (29) aufweist, dessen Kollektor-Emitterstrecke
den gemeinsamen Emitteranschluß der Differenzverstärkerstufe (16) mit dem zweiten Potential (-3,3 V; -5,2 V) verbindet
den gemeinsamen Emitteranschluß der Differenzverstärkerstufe (16) mit dem zweiten Potential (-3,3 V; -5,2 V) verbindet
und dessen Basis an ein konstantes Bezugspotential gelegt ist.
509884/0813
Schaltungsanordnung nach Anspruch 6,dadurch gekennzeichnet,
daß der Kollektor des einen Transistors (28) der Differenzverstärkerstufe (16) direkt und
der Kollektor des anderen Transistors (27) der Differenzverstärkerstufe (16) über einen Widerstand (39) an das
dritte Potential (CML-Masse) angeschlossen ist.
dritte Potential (CML-Masse) angeschlossen ist.
609884/0813
JO
Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/484,513 US3959666A (en) | 1974-07-01 | 1974-07-01 | Logic level translator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2528449A1 true DE2528449A1 (de) | 1976-01-22 |
DE2528449C2 DE2528449C2 (de) | 1984-01-19 |
Family
ID=23924458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2528449A Expired DE2528449C2 (de) | 1974-07-01 | 1975-06-26 | Schaltungsanordnung zum Umsetzen von logischen Signalen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3959666A (de) |
JP (1) | JPS5128450A (de) |
DE (1) | DE2528449C2 (de) |
FR (1) | FR2277465A1 (de) |
GB (1) | GB1520131A (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4135103A (en) * | 1977-06-22 | 1979-01-16 | Honeywell Inc. | Logic transition circuits |
JPS5651045A (en) * | 1979-09-29 | 1981-05-08 | Toshiba Corp | Detector for part between data of record player |
JPS56143725A (en) * | 1980-04-09 | 1981-11-09 | Sony Corp | Interface circuit |
US4368395A (en) * | 1980-07-18 | 1983-01-11 | Harris Corporation | Differential linear to digital translator |
JPS5759183A (en) * | 1980-09-26 | 1982-04-09 | Toshiba Corp | Scintillation camera and its adjusting method |
EP0052565A1 (de) * | 1980-11-17 | 1982-05-26 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Gegen Temperatur- und Herstellungsschwankungen kompensierter TTL-ECL-Verknüpfungspuffer |
JPS585029A (ja) * | 1981-06-30 | 1983-01-12 | Fujitsu Ltd | レベル変換回路 |
DE3217237A1 (de) * | 1982-05-07 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur pegelumsetzung |
US4453095A (en) * | 1982-07-16 | 1984-06-05 | Motorola Inc. | ECL MOS Buffer circuits |
FR2534752A1 (fr) * | 1982-10-18 | 1984-04-20 | Radiotechnique Compelec | Circuit convertisseur de niveaux de signaux entre une logique de type saturee et une logique de type non saturee |
JPS5975720A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Instr & Electronics Ltd | 半導体装置 |
US4518876A (en) * | 1983-03-30 | 1985-05-21 | Advanced Micro Devices, Inc. | TTL-ECL Input translation with AND/NAND function |
US4527079A (en) * | 1983-11-01 | 1985-07-02 | Advanced Micro Devices, Inc. | Integrated circuit device accepting inputs and providing outputs at the levels of different logic families |
US4533842A (en) * | 1983-12-01 | 1985-08-06 | Advanced Micro Devices, Inc. | Temperature compensated TTL to ECL translator |
WO1986002792A1 (en) * | 1984-11-02 | 1986-05-09 | Advanced Micro Devices, Inc. | Integrated circuit device accepting inputs and providing outputs at the levels of different logic families |
US4868427A (en) * | 1987-10-30 | 1989-09-19 | Gazelle Microcircuits, Inc. | ECL to TTL circuit |
US4994691A (en) * | 1990-04-16 | 1991-02-19 | Advanced Micro Devices, Inc. | TTL-to-CML translator circuit |
US5422523A (en) * | 1992-11-09 | 1995-06-06 | Intel Corporation | Apparatus for translating logic signal levels from 3.3 volts to 5 volts |
JP2586785B2 (ja) * | 1993-02-01 | 1997-03-05 | 日本電気株式会社 | 信号レベル変換回路 |
DE4424480A1 (de) * | 1994-07-12 | 1996-01-18 | Daimler Benz Aerospace Ag | Treiberschaltung |
DE19807393C1 (de) * | 1998-02-21 | 1999-06-02 | Mannesmann Vdo Ag | Verfahren und Schaltungsanordnung zur Übertragung von Signalen |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3019351A (en) * | 1957-12-20 | 1962-01-30 | Ibm | Voltage level translating circuit using constant voltage portion of device characteristic |
US3755693A (en) * | 1971-08-30 | 1973-08-28 | Rca Corp | Coupling circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3329835A (en) * | 1964-11-20 | 1967-07-04 | Rca Corp | Logic arrangement |
DE2000401C3 (de) * | 1970-01-07 | 1974-01-03 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Schaltungsanordnung zur Umsetzung von Signalspannungen aus Schaltkreisen mit in der Sättigung betriebenen Transistoren in solche für Schaltkreise, in denen die Sättigung vermieden ist |
US3679917A (en) * | 1970-05-01 | 1972-07-25 | Cogar Corp | Integrated circuit system having single power supply |
US3723761A (en) * | 1971-09-21 | 1973-03-27 | Hitachi Ltd | Emitter-emitter coupled logic circuit device |
-
1974
- 1974-07-01 US US05/484,513 patent/US3959666A/en not_active Expired - Lifetime
-
1975
- 1975-06-24 JP JP50078515A patent/JPS5128450A/ja active Pending
- 1975-06-26 DE DE2528449A patent/DE2528449C2/de not_active Expired
- 1975-07-01 GB GB27676/75A patent/GB1520131A/en not_active Expired
- 1975-07-01 FR FR7520659A patent/FR2277465A1/fr active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3019351A (en) * | 1957-12-20 | 1962-01-30 | Ibm | Voltage level translating circuit using constant voltage portion of device characteristic |
US3755693A (en) * | 1971-08-30 | 1973-08-28 | Rca Corp | Coupling circuit |
Also Published As
Publication number | Publication date |
---|---|
DE2528449C2 (de) | 1984-01-19 |
FR2277465A1 (fr) | 1976-01-30 |
FR2277465B1 (de) | 1979-05-11 |
US3959666A (en) | 1976-05-25 |
GB1520131A (en) | 1978-08-02 |
JPS5128450A (de) | 1976-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2528449A1 (de) | Schaltungsanordnung zum umsetzen von logischen signalen | |
DE3103969C2 (de) | "Versorgungsspannungstreiber für einen Differentialverstärker" | |
DE2611863C2 (de) | Schaltungsanordnung zur Umsetzung von Signalpegeln | |
DE4304898C2 (de) | Differenzverstärkerschaltung | |
EP0275941B1 (de) | ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik | |
DE3217512A1 (de) | Schaltungsanordnung zur pegelumsetzung | |
DE3339498A1 (de) | Schnelle logische schaltung | |
EP0093996B1 (de) | Schaltungsanordnung zur Pegelumsetzung | |
DE3307602A1 (de) | Schaltungsanordnung zur verschiebung von signalpegeln | |
DE2416534A1 (de) | Komplementaer-symmetrische verstoerkerschaltung | |
DE69531479T2 (de) | Gerät zur Signalerzeugung und Verfahren | |
DE19533274A1 (de) | Empfängerschaltung mit konstanten Eingangswiderstand | |
DE1279735C2 (de) | Stromverstaerkende Abtastschaltung fuer Gleichspannungen | |
DE3013678C2 (de) | Elektronische Schaltungsanordnung zur Erzeugung geregelter Anstiegs- und Abfallzeiten eines Sinusquadrat-Signals | |
DE2823383C3 (de) | Erzeugung 2↑n↑-stufiger Signale aus n binären Signalen sehr hoher Bitrate | |
DE3832378C1 (de) | ||
DE2712350A1 (de) | Binaerschaltung | |
DE2607000C3 (de) | Digital/Digital-Umsetzer | |
DE69720342T2 (de) | Eingangsschaltung | |
EP0766163B1 (de) | Schaltungsanordnung zur Erzeugung eines Biaspotentials | |
DE2937728C2 (de) | Erzeugung mehrstufiger digitaler Signale aus binären Signalen sehr hoher Bitrate | |
DE1189586B (de) | Schaltungsanordnung zur Wiederherstellung der Impulshoehe von elektrischen Impulsen | |
DE60118412T2 (de) | Digital-analog-wandler | |
DE3035999A1 (de) | Schaltungsanordnung zum umsetzen eines binaeren eingangssignals in ein telegrafiersignal | |
DE1275597B (de) | Elektronischer Schalter mit einem oberflaechenpotentialgesteuerten Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8126 | Change of the secondary classification |
Ipc: H03K 19/092 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |