DE2000401C3 - Schaltungsanordnung zur Umsetzung von Signalspannungen aus Schaltkreisen mit in der Sättigung betriebenen Transistoren in solche für Schaltkreise, in denen die Sättigung vermieden ist - Google Patents

Description

Für schnelle Datenverarbeitungsanlagen und ähnliche Geräte werden in zunehmendem Umfang Schaltkreise eingesetzt, in denen der Sättigungszustand der verwendeten Transistoren vermieden ist (sogenannte ungesättigte Logik). Solche Schaltkreise sind unter der Bezeichnung ECL-Schaltkreise bekannt (vgl. "The Electronic Engineer", November 1967, S. 56 bis 60).

Ihr Grundelement ist ein Stromübernahme-Schalter mit zwei emittergekoppelten Transistoren, die abwechselnd gesperrt bzw. leitend gesteuert sind. Durch Stromeinprägung wird verhindert, dass der jeweils leitende Transistor in das Sättigungsgebiet gesteuert werden kann. Die Signalspannungen der sogenannten ungesättigten Logik werden vorzugsweise auf etwa -0,8 V für das hohe und auf etwa -1,6 V für das tiefe Spannungsniveau festgelegt.

Es besteht vielfach die Notwendigkeit, dass Schaltkreise der sogenannten ungesättigten Logik mit solchen der sogenannten gesättigten Logik zusammenarbeiten. Schaltkreise der gesättigten Logik sind solche Schaltkreise, deren Transistoren im leitenden Zustand in das Sättigungsgebiet gesteuert werden. Sie sind unter der Bezeichnung TTL- und DTL-Schaltkreise bekannt. Ihre Signalspannungen betragen bei Verwendung von npn-Transistoren im allgemeinen etwa +2,4 V bis +2,5V für das hohe Spannungsniveau und 0 V bis +0,4 V für das tiefe Spannungsniveau.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierbare Schaltungsanordnung zur Umsetzung von Signalspannungen aus Schaltkreisen der gesättigten Logik in Signalspannungen für Schaltkreise der ungesättigten Logik anzugeben. Dabei soll insbesondere beim hohen Niveau der Signalspannung am Eingang die ebenfalls dem hohen Niveau entsprechende Steuerspannung für den Schaltkreis der ungesättigten Logik unabhängig von Schwankungen der Eingangsspannung möglichst konstant gehalten werden.

Gemäß der Erfindung ist die Schaltungsanordnung dadurch gekennzeichnet, dass das Eingangssignal dem Emitter eines ersten Transistors zugeführt wird, dessen Basis über einen Widerstand mit einer ersten Betriebsspannungsquelle mit einer vom Leitfähigkeitstyp der verwendeten Transistoren abhängigen Polarität und dessen Kollektor mit der Basis eines in Emitterfolgerschaltung betriebenen zweiten Transistors verbunden ist, dass ein Mehremittertransistor mit zwei Emittern vorgesehen ist, dessen Basis und Kollektor am Emitter des zweiten Transistors angeschlossen ist und dessen einer Emitter an einem festen Potential, vorzugsweise an dem Nullpotential liegt, und dass zwischen dem zweiten Emitter des Mehremittertransistors und einer zweiten Betriebsspannungsquelle mit einer der ersten Betriebsspannungsquelle entgegengesetzten Polarität ein aus zwei Widerständen bestehender Spannungsteiler angeordnet ist, dessen Teilspannung als Steuerspannung für den nachgeschalteten, mit ungesättigten Transistoren arbeitenden Schaltkreis (ungesättigte Logik) wirksam ist.

Die Fig. 1 zeigt ein Ausführungsbeispiel der Umsetzerschaltung nach der Erfindung, das von einem Schaltkreis der gesättigten Logik (TTL-, DTL-Schaltkreis) stammende Eingangssignal liegt am Emitter eines ersten npn-Transistors T1 an. Die Basis ist über den Widerstand R1 an den positiven Pol der Betriebsspannungsquelle Uv1 angeschlossen. Mit dem Kollektor ist die Basis eines zweiten Transistors T2 verbunden, der als Emitterfolger geschaltet ist. R2 ist der Kollektorvorwiderstand. An den Emitter des zweiten Transistors T2 ist die Basis und der Kollektor eines Mehremittertransistors mit zwei Emittern E1 und E2 angeschlossen. Der Emitter E1 liegt am Nullpotential Uo. Zwischen dem anderen Emitter E2 und dem negativen Pol einer zweiten Betriebsspannungsquelle Uv2 ist ein Spannungsteiler mit den Widerständen R3 und R4 angeordnet. Am Verbindungspunkt der beiden Widerstände bzw. an der Ausgangsklemme A wird die Signalspannung zur Ansteuerung eines nachfolgenden Schaltkreises der ungesättigten Logik, z.B. eines ECL-Schaltkreises abgenommen.

Wird der erste Transistor T1 als Mehremittertransistor ausgebildet, so lässt sich die Schaltungsanordnung zur Umsetzung von Signalspannungen in vorteilhafter Weise gleichzeitig zur logischen Verknüpfung mehrerer Eingangssignal verwenden. Gegebenenfalls nicht benutzte Eingänge können dabei unbe- schaltet bleiben oder an ein festes Potential angeschlossen werden, das dem hohen Spannungsniveau der Eingangssignale entspricht.

Beim hohen Spannungsniveau des Eingangssignals bzw. aller Eingangssignale im Fall eines Mehremittertransistors arbeitet der Transistor T1 invers, d.h. mit vertauschten Rollen der Emitter- und Kollektorelektroden. Die Basis-Kollektordiode ist in Durchlassrichtung gepolt. Damit fließt über die Emitter-Kollektor-Strecke vom Eingang her ebenfalls ein Strom, der dem Kollektorstrom eines normal betriebenen Transistors entspricht, nun aber die umgekehrte Richtung hat. Durch den über den Kollektor des Transistors T1 fließenden Strom wird der Transistor T2 leitend.

Die Wirkung des vorstehend zugrunde gelegten Ansteuerungsfalles ist leichter an Hand einer in Fig. 2 dargestellten Schaltungsanordnung zu erkennen, bei der die Basis-Emitterdiode und die Basis-Kollektordiode des Transistors T1 nach Fig. 1 durch zwei selbständige Dioden D1 und D2 ersetzt sind. Man sieht hier leicht, dass beim hohen Spannungsniveau des Eingangssignals die Diode D1 gesperrt wird oder dass der Verbindungspunkt der beiden Dioden mit dem Widerstand R1´ zumindest auf ein Potential angehoben wird, dass der Eingangsspannung zuzüglich einer Halbleiterschwellenspannung (das ist die Durchlassspannung einer Halbleiterdiode, für Silizium etwa 0,7 V) entspricht. Damit fließt nun auch ein Strom über die in Durchlassrichtung gepolte Diode D2 zur Basis des Transistors T2 und steuert diesen leitend.

Der Emitterstrom des Transistors T2 (Fig. 1, 2) fließt teilweise über die Basis-Emitterdiode BE1 des Transistors T3 zum Nullpotential ab, teilweise über die zweite Diodenstrecke BE2 und über den Spannungsteiler mit den Widerständen R3 und R4 zu der Betriebsspannungsquelle Uv2. Der Strom teilt sich damit immer so auf, dass das Potential des zweiten Emitters E2 des Transistors T3 gleich dem Nullpotential ist, vorausgesetzt, dass die erste Diodenstrecke BE1 leitend ist. Letzteres lässt sich stets durch passende Wahl des Widerstandes R2 erreichen. Das hohe Niveau der Eingangsspannung für den nachfolgenden Schaltkreis der ungesättigten Logik ist dann nur durch das Spannungsteilerverhältnis R3/(R3 + R4) und die Betriebsspannung Uv2 bestimmt, die im allgemeinen ohnehin gleich der Betriebsspannung für die Schaltkreise der ungesättigten Logik ist. Das hohe Eingangsspannungsniveau ist nicht mehr von der Betriebsspannung Uv1, von Schwankungen des Eingangssignals und vom Temperaturgang der Spannungsabfälle an den Basis-Emitterdioden des Transistors T3 abhängig; es lässt sich daher mit genügender Genauigkeit einhalten. Zudem können Widerstandsverhältnisse beim Aufbau in integrierter Technik genau hergestellt werden. Der Temperaturgang der Absolutwerte der Widerstände ist ohne Einfluss.

Beim tiefen Niveau der Eingangsspannung am Emitter des Transistors T1 bzw. an mindestens einem der Emitter im Fall seiner Ausbildung als Mehremittertransistor ist er normalleitend. Der Transistor T2 bleibt zwar ebenfalls noch leitend, aber sein Emitterpotential sinkt so weit ab, dass die Basis-Emitterdiode BE1 des angeschlossenen Transistors T3 gesperrt wird. Das Potential am zweiten Emitter E2 liegt um drei Halbleiterschwellenspannungen (etwa 2,1 V) unter der Eingangsspannung. Damit wird die Eingangsspannung für den nachfolgenden Schaltkreis am Punkt A so weit ins Negative verschoben, dass der Schaltkreis sicher gesperrt wird.

Es ist noch darauf hinzuweisen, dass die Abwandlung der Umsetzerschaltung nach Fig. 2 nicht nur eine Ersatzschaltung darstellt, mit welcher die Wirkungsweise der Anordnung nach Fig. 1 leichter erkennbar ist, sondern dass sie in der dargestellten Form auch realisiert werden kann. Ihrer Funktion nach weist sie insofern auch keine Unterschiede zu der Schaltungsanordnung nach Fig. 1 auf.

Claims (1)

1. Schaltungsanordnung zur Umsetzung von Signalspannungen aus Schaltkreisen mit in der Sättigung betriebenen Transistoren in Signalspannungen für Schaltkreise, in denen die Sättigung vermieden ist, dadurch gekennzeichnet, dass das Eingangssignal dem Emitter eines ersten Transistors (T1) zugeführt wird, dessen Basis über einen Widerstand (R1) mit einer ersten Betriebsspannungsquelle (Uv1) mit einer vom Leitfähigkeitstyp der verwendeten Transistoren abhängigen Polarität und dessen Kollektor mit der Basis eines in Emitterfolgerschaltung betriebenen zweiten Transistors (T2) verbunden ist, dass ein Mehremittertransistor (T3) mit zwei Emittern vorgesehen ist, dessen Basis und Kollektor am Emitter des zweiten Transistors (T2) angeschlossen ist und dessen einer Emitter (E1) an einem festen Potential (Uo), vorzugsweise an dem Nullpotential liegt, und dass zwischen dem zweiten Emitter (E2) des Mehremittertransistors (T3) und einer zweiten Betriebsspannungsquelle (Uv2) mit einer der ersten Betriebsspannungsquelle (Uv1) entgegengesetzten Polarität ein aus zwei Widerständen (R3, R4) bestehender Spannungsteiler angeordnet ist, dessen Teilspannung als Steuerspannung für den nachgeschalteten, mit ungesättigten Transistoren arbeitenden Schaltkreis (ungesättigte Logik) wirksam ist.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der erste Transistor (T1) als Mehremittertransistor ausgebildet ist, dessen Emitter eine entsprechende Anzahl von Eingangssignalen zur logischen Verknüpfung zugeführt wird.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Basis-Emitterdiode bzw. die Basis-Emitterdioden und die Basis-Kollektordiode des ersten Transistors (T1) als getrennte Dioden realisiert sind.