DE1499674B2 - Speicheranordnung für Binärdaten - Google Patents

Description

3 4

Schreiben und Lesen bei großen Geschwindigkeiten Bei der erfindungsgemäßen Speicheranordnung geverwendet werden sollen, da für derartige Geschwin- schieht nun die Konstanthaltung der Spannung auf digkeiten die bekannten Speicher zu träge sind. der Leseleitung dadurch, daß zum einen für den Fall,

Insbesondere wird bei den bekannten transistori- daß kein Emitterstrom auf der Leseleitung fließt, von sierten Speicheranordnungen der binäre Zustand 5 dem Eingang der Stabilisierungsschaltung durch eine eines ausgewählten Speicherelementes durch An- entsprechende Stromabgabe die Spannung auf der schließen einer von einem Punkt in der Schaltung Leseleitung auf einem bestimmten Wert festgehalten abgeleiteten ersten oder zweiten Spannung an eine wird. Der Spannungspegel ist dabei durch die Durch-Eingangsleitung oder gemeinsame Leseleitung be- laßspannung der hintereinander geschalteten EIestimmt. Es ist deshalb notwendig abzuwarten, bis io mente des ersten Strompfades bestimmt. Zum anderen sich die parasitären Kapazitäten des Lesekreises auf- wird bei einem von einem der Emitter des ersten geladen oder entladen haben, bevor der bistabile Zu- oder zweiten Transistors ausgehenden Strom auf der stand des gewünschten Speicherelementes festgestellt Leseleitung, sobald die hieraus resultierende Spanwerden kann. Bei kleineren Speicheranordnungen ist nung den vorgegebenen Wert übersteigt, der zweite die Kapazität des Lesekreiseingangs oft nicht sehr 15 sehr niederohmige Strompfad in der Stabilisierungsgroß und die zur Aufladung dieser Kapazität not- schaltung geöffnet, welcher den Strom übernimmt, wendige Zeit kann hingenommen werden. Mit wach- der zu einer oberhalb des vorgegebenen Spannungssender Zahl der verwendeten Speicherelemente sowie wertes liegenden Spannung führt,
der Länge der verwendeten Leseleitung wächst aber Gleichzeitig ändert sich aber durch die Stromdie Kapazität beträchtlich. Infolge davon wirkt die 20 Übernahme die an den einzelnen Elementen des zur Aufladung oder Entladung der Kapazität der ersten Strompfades abfallende Spannung, so daß der Leseleitung notwendige Zeit beschränkend auf die erhöhte Strom auf der Leseleitung trotz einer im Arbeitsgeschwindigkeit des Speichers. wesentlichen konstant bleibenden Spannung aui

Aufgabe der Erfindung ist es, eine Speicheranord- dieser Leitung zu einer Anzeige des Zustande des

nung zu schaffen, die unabhängig von der Höhe der 25 jeweiligen Speicherelementes durch eine entspre-

dem Eingang des Lesekreises parallelliegenden Ka- chende Anzeige am Ausgang der Leseschaltung aus-

pazität eine besonders hohe Arbeitsgeschwindigkeit genutzt werden kann,

der Speicheranordnung erlaubt. Es ergibt sich ein besonders einfacher Aufbau der

Die Aufgabe wird dadurch gelöst, daß die Lese- Stabilisierungsschaltung in der Speicheranordnung,

schaltung mit einem Verstärker und einer am Ein- 30 wenn das erste und das vierte Element Dioden sind,

gang liegenden, zur Stabilisierung der Spannung auf In weiterer Ausgestaltung der Erfindung empfiehlt

der Leseleitung dienenden Stabilisierungsschaltung es sich, daß auch das zweite Element eine Diode ist, _

versehen ist, daß die Stabilisierungsschaltung einen da sich hierdurch ein besonders platzsparender Auf-

zwischen eine Spannungsquelle und Masse geschal- bau erreichen läßt.

teten ersten Strompfad aufweist, welcher als Span- 35 Um die Stabilität der Stabilisierungsschaltung noch nungsteiler wirkend, drei hintereinander in Durch- zu erhöhen, empfiehlt es sich, daß das zweite EIelaßrichtung geschaltete in einer Vorzugsrichtung lei- ment die Basis-Emitter-Strecke eines vierten Transitende Elemente besitzt, wobei das direkt mit Masse stors ist. Zu diesem Zweck ist es auch günstig, daß verbundene dritte Element die Basis-Emitter-Strecke der Kollektor des vierten Transistors mit der Spaneines dritten Transistors ist und wobei zwischen das 40 nungsquelle verbunden ist und die Basis-Elektroden erste Element und die Spannungsquelle ein Wider- des dritten und vierten Transistors über zusätzliche stand geschaltet ist, daß der Verbindungspunkt des Widerstände mit Masse verbunden sind,
ersten Elementes mit dem zweiten Element der an Zusätzliche vorteilhafte Weiterbildungen der Erder Leseleitung liegende Eingang der Stabilisierungs- findung ergeben sich aus den Unteransprüchen,
schaltung ist, daß die Stabilisierungsschaltung einen 45 Ein Ausführungsbeispiel der Erfindung wird nachzweiten Strompfad aufweist, welcher, ausgehend von folgend an Hand der Zeichnung erläutert. Darin zeigt dem Eingang, über ein in Durchlaßrichtung geschal- F i g. 1 das Schaltbild einer ersten Ausführungstetes, in einer Vorzugsrichtung leitendes viertes EIe- form der vorliegenden Erfindung,
ment und die Kollektor-Emitter-Strecke des dritten F i g. 2 das Schaltbild einer gegenüber der des Transistors nach Masse verläuft, daß der Verbindungs- 5° Schaltbildes nach Fig. 1 abgeänderten Stabilisiepunkt zwischen dem Widerstand und dem ersten rungs- und Verstärkerschaltung.
Element ebenso wie der Verbindungspunkt zwischen Das in der F i g. 1 der Zeichnung gezeigte Ausfühdem vierten Element und der Kollektor-Emitter- rungsbeispiel einer Speicheranordnung gemäß der Strecke zu dem Eingang des Verstärkers geführt sind. Erfindung wird vorzugsweise auf einem Halbleiter-

Durch die Erfindung wird eine Speicheranordnung 55 Einkristallblock hergestellt. Die Speicheranordnung

geschaffen, bei der die Anwesenheit oder Abwesen- enthält vier Speicherelemente R1 bis R 4, die in einer

heit eines von dem ersten oder zweiten Transistor über zwei Koordinaten X und Y ansteuerbaren Ma-

kommenden Emitterstromes festgestellt wird, wäh- trix angeordnet sind. Außerdem sind zwei Schreib-

rend ein weitgehend konstanter Spannungspegel so- kreise Wl und W 2 sowie zwei Leseschaltungen Sl

wohl während der Zeit, in der ein Strom festgestellt 60 und 52 vorgesehen.

wird, als auch während der Zeit, in der kein Strom Da sich die Speicherelemente R1 bis R 4 einander

fließt, an der Eingangsleitung liegt. Wegen dieser gleichen, wird nur das Speicherelement R1 im ein-

Verhinderung einer Spannungsänderung ist es un- zelnen gezeigt. Das Speicherelement R1 enthält einen

nötig, die Aufladung oder Entladung der Leitungs- ersten und einen zweiten NPN-Transistor 2 und 4

kapazität abzuwarten, um den binären Zustand des 65 des NPN-Typs. Der erste Transistor 2 hat außer

ausgewählten Speicherelementes festzustellen, wo- einer Basis 6 und einem Kollektor 8 drei getrennte

durch sich die Betriebsgeschwindigkeit der gesamten Emitter 10 a, 10 b und 10 c. In ähnlicher Weise hat

Speicheranordnung beträchtlich erhöht. der zweite Transistor 4 außer einer Basis 12 und

5 6

einem Kollektor 14 drei getrennte Emitter 16 a, 16 6 Ordnung ist der binäre Nullzustand vorhanden, wenn

und 16 c. Solche Transistoren mit mehreren Emittern der Transistor 4 leitend und der Transistor 2 gesperrt

werden bereits in Form von integrierten Schaltkrei- ist. Umgekehrt ist beim binären Einszustand der

sen hergestellt. Die Basen und Kollektoren der bei- Transistor 2 leitend und der Transistor 4 gesperrt,

den Transistoren 2 und 4 sind über Kreuz rückge- 5 Bevor die Auswertung eines Speicherelementes

koppelt, so daß eine bistabile Kippstufe gebildet zum Lesen seines binären Nullzustandes oder zum

wird. Die Kollektoren sind dabei über Widerstände Einstellen des binären Einszustandes erfolgt, liegt

18 und 20 mit einer Spannungsquelle B+ verbunden. jede der in X- und Y-Koordinaten wirksamen Adres-

Der Emitter 10 c des Transistors 2 jeder der Spei- senauswahlleitungen X₁, X₂, Y₁, Y₂ an Massepoten- cherelementeRl bis R4 ist mit einer als Schreib- io tial. In jedem Speicherelement bestehen also für den und Leseleitung dienenden gemeinsamen Datenüber- Transistor 4 zwei mögliche Strompfade nach Masse, tragungsleitung 22 verbunden, während der Emitter von denen jeder in der Lage ist, den vorher aufge-16 c des Transistors 4 mit einer als Schreib- und bauten, binären Nullzustand aufrechtzuerhalten. In Leseleitung dienenden gemeinsamen Datenübertra- dem Speicherelement R1 besteht z. B. ein erster gungsleitung 24 verbunden ist. Sowohl die Emitter i₅ Strompfad von der Spannungsquelle B + über den 10 α und 16 α als auch die Emitter 10 b und 16 b Kollektorwiderstand 18 und die Kollektor-Emittersind innerhalb jedes Speicherelementes miteinander Strecke 14-16 α zu der gerade geerdeten Adressenverbunden. Die miteinander verbundenen Emitter klemme X₁. Ein zweiter Pfad besteht von dem An-10 a und 16 α sowie 106 und 16 b jedes Speicher- Schluß B+ über den Kollektorwiderstand 18, die elementes sind an verschiedene Kombinationen von 20 Kollektor-Emitter-Strecke 14-16 b zu dem gerade gedie Speicherelemente koordinatenförmig ansteuern- erdeten Adressenanschluß Y₁. In jedem der anderen den Adressenauswahlleitungen 26, 34, 30, 36 ange- Speicherelemente sind für den Transistor 4 ähnliche, schlossen. Die Emitter 10 a und 16 a der Speicher- nach Masse führende Strompfade vorhanden, die die elemente2? 1 bzw. Rl sind z.B. über Adressenaus- zugeordneten AdressenanschlüsseX und Y einschliewahlleitungen 26 bzw. 28 mit einem Adressenan- ₂₅ ßen. Da innerhalb jedes Speicherelementes die EmitschlüßXj verbunden. Die Emitter 10 α und 16 a der terlOa und 10 b des Transistors 2 mit den entspre-Speicherelemente R 3 bzw. R 4 sind über die Adres- chenden Emittern 16 a und 16 b verbunden sind, sind senauswahlleitungen 30 bzw. 32 an den Adressenan- für die Kollektor-Emitter-Strecken 8-I0 α und 8-106 Schluß X₂ angeschlossen. Die Emitter 10 b und 16 b des Transistors 2 zwei Strompfade vorhanden, um der SpeicherelementeR1 bzw. R3 sind über Adres- _3O ein nicht ausgewähltes Speicherelement in ihrem bisenauswahlleitungen 34 bzw. 36 an einen Adressen- nären Einszustand zu halten.

anschluß Y₁ und die Emitter 10 b und 16 b der Spei- In einem Ausführungsbeispiel der vorliegenden Er-

cherelemente R 2 bzw. R 4 über die Adressenauswahl- findung wird jeder der Datenübertragungsleitungen

leitungen 38 bzw. 40 an den Adressenanschluß Y₀ 11 und 24 und damit jedem Emitter 10 c und 16 c

angeschlossen^ 35 jedes Speicherelementes ein Potential von etwa 1,5 V

Selbstverständlich kann die Anzahl der Speicher- zugeführt, das von den Leseschaltungen 51 und 52

elemente des Speichers erhöht werden, wenn gleich- kommt. Solange den X- oder Y-Adressenanschlüssen

zeitig die Anzahl von Koordinaten-Ansteuerleitungen eines Speicherelementes Massepotential zugeführt

bzw. der Adressenanschlüsse erhöht wird. Ein Spei- wird, sind die Basis-Emitter-Strecken 6-10 c des

eher mit neun Speicherelementen erfordert z. B. drei ₄₀ Transistors 2 und 12-16 c des Transistors 4 durch

AT-Koordinaten-Ansteueranschlüsse und drei Y-Koor- Pegel von 1,5 V in Sperrichtung vorgespannt, so daß

dinaten-Ansteueransehlüsse; das Speicherelement von den Datenübertragungslei-

An die Datenübertragungsleitungen 22 und 24 sind tungen 22 und 24 abgetrennt wird.

Leseschaltungen 5 ί und 52 über ihre als Eingänge Es wird nun angenommen, daß der binäre Zustand

wirksamen Eingangsleitungen 42 bzw. 44 angeschlos- 45 des Speicherelementes R1 abgelesen werden soll,

sen. Da diese Leseschaltungen einander ähnlich sind, Hierzu wird den Adressenanschlüssen X₁ und Y₁

wird nur die Leseschaltung 52 im einzelnen gezeigt. gleichzeitig je ein Impuls mit einer Amplitude von

Die Leseschaltung 52 hat eine Eingangsleitung 44 etwa 3,5 V zugeführt. Durch die Kollektor-Emitter-

und eine Ausgahgsklemme 76. Die weiteren Einzel- Strecken 14-16 α oder 14-166 fließt so lange Strom

heiten gehen aus dem Schaltbild der F i g. 1 hervor. 50 über die Adressenanschlüsse X₁, Y₁ nach Masse, bis

Zwei sich gleichende Schreibkreise Wl und Wl die positiven Adressenimpulse den Pegel von 1,5 V sind mit ihren Ausgangsleitungen 78 bzw. 80 an die am Emitter 16 c des Transistors 4 überschreiten. Ist Datenüberträgungsleitungen 22 bzw. 24 angeschlos- dies der Fall, so werden die Basis-Emitter-Strecken sen. Der Schreibkreis Wl hat eine »Schreibe-Eins«- 12-16c in Vorwärtsrichtung und die Basis-Emitter-Eingangsklemme 82 und eine Ausgangsleitung 78. ₅₅ Strecken 12-16 α und 12-16 b in Sperrichtung vorge-Der Schreibkreis Wl ist genauso ausgebildet und spannt, so daß der Strom im Kollektor 14 von den empfängt ein »Schreibe-Null«-Signal an einer ahn- Emittern 16a und 166 zum Emitter 16 c umgeleitet liehen Eingangsklemme 102 und gibt über seine Aus- und auf die Datenübertragungsleitung 24 geschaltet gangsleitung 80 ein entsprechendes Ausgangssignal wird. Dieser Strom fließt nun in den Eingang 44 der an die Datenübertragungsleitung 24. In den Schreib- 60 Leses'chaltung 52 und erzeugt in dieser ein Auskreisen Wl, Wl stellen 86, 91, 96 und lOO Tran- gangssignal, das anzeigt, daß aus dem ausgewählten sistoren^ 88, 90, '94 und 98 Widerstände, 84 eine Speicherelement R1 eine binäre Null gelesen wurde. Diode und B+ die Betriebsspannung dan Soll das Speicherelement R1 von dem Binarzu-

Um die Funktion der Speicheranordnung nach stand »Null« in den Binärzustand »Eins« umgeschal-

Fig. i besser beschreiben zu können, soll zunächst 65 tet werden, so wird dieses Speicherelement durch

angenommen werden, daß jedes der bistabilen Spei- den Adressenanschlüssen X₁ und F₁ .gleichzeitig zu-

cherelemente R1 bis i?4 vorher in den Nullzustand geführte positive Impulse ausgewählt und der

geschaltet wurde. In der vorliegenden Speicheran- »Schreibe-Eins«-Eingangsklemme 82 des Schreib-

7 8

kreises TFl wird ein positiver Impuls von etwa 3,5 V des ausgewählten Speicherelementes über die Daten-

zügeführt. übertragungsleitung 24 in den Eingang 44 fließt.

Die hierdurch an dem Kollektor des Transistors Steht das ausgewählte Speicherelement im binären 100 abfallende Spannung, die über die Ausgangs- Einszustand, so besteht in der Leseschaltung ein leitung 78 der Datenübertragungsleitung 22 zugeführt 5 Strompfad von der Spannungsquelle B + über den wird, ist, obwohl sie etwas höher als Massepotential Widerstand 60, die Diode 50, die Basis-Emitterist, trotzdem sehr viel niedriger als der 1,5-V-Pegel, Strecke des Transistors 48 und die Basis-Emitterder normalerweise durch die Leseschaltung 52 an Strecke des Transistors 56 nach Masse. Die Trandie Datenübertragungsleitung 24 gegeben wird. Aus sistoren 48 und 56 sind mit ihren Basis-Emitterdiesem Grunde wird die Basis-Emitter-Strecke 6-10 c io Strecken in Serie nach Masse geschaltet, und an jeder in Vorwärtsrichtung vorgespannt, um einen Strom- dieser Strecken fällt eine Schwellwertspannung V_be nuß durch den Transistor 2 zu bewirken. Die dann von etwa 0,75 V ab. Der Eingang 44 wird deshalb folgende, durch Rückkopplung verursachte Umschal- auf einer Spannung von etwa 1,5 V festgehalten, tung bewirkt, daß der Strom durch die Kollektor- Diese Spannung wird an die Datenübertragungslei-Emitter-Strecke 8-10 c des Transistors 2 aufrechter- 15 tung 24 gegeben, um auf dieser den erwähnten Pegel halten und der Strom durch die Kollektor-Emitter- von 1,5 V aufrechtzuerhalten.

Strecke 14-16 c des Transistors 4 beendet wird. Dieser Zu diesem Zeitpunkt ist die Spannung am Kollekneue binäre Einszustand in dem Speicherelement R1 tor 58 des Transistors 56 gleich der Summe der Spanbleibt auch nach dem Abklingen des positiven nung V_d über der leitenden Diode 50 und der Basis-Schreibimpulses bestehen, der dem Schreibkreis Wl 20 Emitter-Spannung V_be der Transistoren 48 und 56. zugeführt wird, wenn die Datenübertragungsleitung Beträgt die Schwellenspannung V_d in leitender Rich- 22 wieder ihren Pegel von 1,5 V annimmt. tung über der Diode 50 etwa 0,7 V, dann ist die

Soll innerhalb des Speicherelementes R1 der bi- Spannung am Kollektor 58 gleich V_d+2V_be=2,25 V. näre Nullzustand wieder hergestellt werden, so wird Hierdurch wird die Diode 52, deren Anode 1,5 V der »Schreibe - Null«- Eingangsklemme 102 des 25 und deren Kathode 2,25 V zugeführt wird, in Sperr-Schreibkreises Wl ein positiver Schreibimpuls züge- richtung vorgespannt und führt also keinen Strom, führt, um den Schaltzustand des Speicherelementes Die Spannung von 2,25 V am Kollektor 58 des Tran- Rl umzukehren. Die anderen Speicherelemente R2 sistors 56 wird über den Basiswiderstand 62 der Babis R 4 können auf ähnliche Weise umgeschaltet sis des Transistors 64 zugeführt und reicht aus, die werden, wenn den zugeordneten Y- und X-Adressen- 30 Kombinationsspannung von 1,5 V zu überschreiten anschlüssen gleichzeitig auftretende Auswahlimpulse und die Transistoren 64 und 72 in den leitenden Zuzugeführt werden. stand zu steuern.

Sobald der binäre Einszustand in dem Speicher- Sobald die Transistoren 64 und 72 leitend sind,

element R1 eingestellt ist, wird der durch die Kollek- besteht ein Stromkreis von der Spannungsquelle ß +

tor-Emitter-Strecke 8-10 c des Transistors 2 fließende 35 über den Widerstand 68, die Diode 66 und die KoI-

Strom über die Datenübertragungsleitung 22 an dem lektor-Emitter-Strecke des Transistors 72 nach

Eingang 42 der Leseschaltung Sl gekoppelt. Hier- Masse. Sobald der Kollektor des Transistors 72 an

durch wird in dieser ein erstes Ausgangssignal er- Masse liegt, gelangt dieses Massepotential an die

zeugt, das anzeigt, daß der binäre Einszustand in Basis des Transistors 74 und sperrt diesen. Der

dem ausgewählten Speicherelement gelesen wurde. 40 Sperrzustand der Kollektor-Emitter-Strecke desTran-

Steht das ausgewählte Speicherelement Rl in sistors 74, der an der Ausgangsklemme 76 angezeigt

seinem binären Einszustand, so fließt über die Da- wird, kann ebenfalls zur Anzeige benutzt werden,

tenübertragungsleitung 24 kein Strom mehr an die daß die ausgewählte Speichereinheit sich im binären

Leseschaltung 52. Hierdurch erzeugt die Leseschal- Einszustand befindet.

tung 5 2 ein zweites Ausgangssignal, das zur Anzeige 45 Steht das ausgewählte Speicherelement im binären dafür benutzt werden kann, daß das ausgewählte Nullzustand, so gelangt der Strom durch den Tran-Speicherelement im binären Einszustand steht. Jede sistor4 über seinen Emitter 16 c und die Datenüberder Leseschaltungen 51 oder 52 ist also allein in der tragungsleitung 24 an den Eingang 44 der Leseschal-Lage, durch entsprechende Ausgangspegel den Binär- tung 52. Dieser zusätzliche Strom fließt in die Basiszustand eines ausgewählten Speicherelementes anzu- 50 Emitter-Strecke des Transistors 48 und anschließend zeigen. Dadurch, daß zwei solche Leseschaltungen über die Basis-Emitter-Strecke des Transistors 56 vorgesehen sind, können zueinander komplementäre nach Masse. Die Spannung am Kollektor 58 des Ausgangssignale abgegeben werden, die für viele Transistors 56 ändert sich in negativer Richtung von der angeschlossenen Schaltkreise einer Rechenein- 2,25 V auf einen Pegel, der etwa der Basis-Emitterrichtung benötigt werden. Wird nur eine Leseschal- 55 Spannung V_be des Transistors 56, also einem Wert tung benutzt, so ist es erforderlich, an Stelle der weg- von etwa 0,75 V entspricht. Die Diode 52, die eine gelassenen Leseschaltung diejenigen Mittel vorzu- Schwellwertspannung V_d von 0,75 V in leitender sehen, die die Datenübertragungsleitung auf dem vor- Richtung hat, wird nun leitend und führt den zusätzher erwähnten Pegel von 1,5 V halten. liehen Strom über den Eingang 44 direkt der KoI-

Nachfolgend soll nun die Arbeitsweise der Lese- 60 lektor-Emitter-Strecke des Transistors 56 zu, um schaltung 52 im einzelnen beschrieben werden, und sicherzustellen, daß der Eingang 44 auf dem vorher zwar zuerst für den Fall, daß das ausgewählte Spei- aufgebauten Pegel von 1,5 V festgehalten wird. Die cherelement R1 sich im binären Einszustand befindet Spannung am Kollektor 58 des Transistors 56, die und über die Datenübertragungsleitung 24 keinen von 2,25 auf 0,75 V abnimmt, wird den in Serie geStrom an den Eingang 44 liefert. Anschließend wird 65 schalteten Basis-Emitter-Strecken der Transistoren dann der Fall behandelt, bei dem das ausgewählte 64 und 72 zugeführt, sie ist jedoch nicht mehr posi-Speicherelement sich im binären Nullzustand befin- tiv genug, um die Basis-Emitter-Schwellwertspandet und der Kollektor-Emitter-Strom des Transistors 4 nung von 2V_be = 1,5 V zu überschreiten. Der Tran-

9 10

sistor 72 wird also gesperrt und ein Strompfad wird Summe aus der Spannung V_d über der Diode 104

von der Spannungsquelle B + über den Widerstand und der Spannung V_be über der Basis-Emitter-Strecke

68, die Diode 66 und die Basis-Emitter-Strecke des des Transistors 56', also 1,5 V.

Transistors 74 aufgebaut. Der Transistor 74 wird lei- Die Arbeitsweise des Transistors 56' und der ihm

tend, und die Ausgangsklemme der Leseschaltung 52 5 zugeordneten Bauelemente ist die gleiche wie in der

wird auf etwa Massepotential festgehalten. Masse- Leseschaltung 52. In der Leseschaltung 52' sind die

potential an der Ausgangsklemme 76 der Leseschal- Transistoren 64, 72 und 76 sowie die zugeordneten

tungS2 zeigt an, daß sich das ausgewählte Speicher- Bauelemente weggelassen. Die am Kollektor 58' er-

element im binären Nullzustand befindet. zeugten Signale von 2,25 und 0,75 V werden direkt

Während der beschriebenen Arbeitszustände der 10 an die Ausgangsklemme 76' geleitet, um den Binär-

Leseschaltung 52 liefert die Leseschaltung 51 zwei zustand der gelesenen Speicherelemente anzuzeigen,

komplementäre Ausgangssignale. Die komplemen- Es ist klar, daß die Speicherelemente R1 bis R 4

tären Ausgangssignale am Ausgangsanschluß 77 der der F i g. 1 derart abgewandelt werden können, daß \

Leseschaltung 51 können ebenfalls benutzt werden, die Transistoren je mehr als drei Emitter haben,

um den binären Zustand des ausgewählten Speicher- 15 Eine solche Abänderung der Speicherelemente ist

elementes anzuzeigen. dann besonders vorteilhaft, wenn die Speicheranord-

Die F i g. 2 zeigt eine abgeänderte Ausführungs- nung eine größere Anzahl von Speicherelementen,

form 52'der Leseschaltung 52, die dann mit Vorteil also eine größere Kapazität hat. Jeder zusätzliche

angewendet werden kann, wenn keine große Ver- Satz Emitter erlaubt eine weitere Dimension in der

Stärkung im Leseverstärker erforderlich ist und wenn 20 Dekodierung, so daß ein Speicherelement der An-

die an den Ausgangsanschluß 76 angeschlossene Im- Ordnung mit einer sehr kleinen Anzahl von zuge-

pedanz einen genügend hohen Wert hat, so daß also führten Adressensignalen ausgewählt werden kann. ß

die Arbeitsweise der Leseschaltung nicht gestört Enthält die Speicheranordnung jedoch nur eine

wird. Ähnliche Bauteile in dem Leseverstärker 5 2' kleine Anzahl von Speicherelementen, so kann es von

haben die gleichen Bezugszeichen wie für die Lese- 25 Vorteil sein, die Speicherelemente nur mit Transisto-

schaltung 52, sie sind jedoch mit einem Strich ver- ren aufzubauen, die je zwei Emitter haben. In einem

sehen. In der Leseschaltung 52' ist der Transistor solchen Fall ist es erforderlich, für jedes Speicher-

48 durch eine Diode 104 ersetzt, deren Anode mit element ein getrenntes Adressensignal vorzusehen,

der Eingangsleitung 44' und deren Kathode mit der Der zweite Emitter hat jedoch trotzdem den Vorteil,

Basis des Transistors 56' verbunden ist. Die Diode 30 daß die Schreibsignale jedes Speicherelementes direkt

104 ist derart ausgewählt, daß sie eine Schwellwert- und gleichzeitig zugeführt werden können, ohne daß

spannung V_d in leitender Richtung hat, die etwa zusätzliche Schreibgatterschaltungen erforderlich sind,

gleich dem Spannungsabfall V_be an der Basis-Emit- Durch die zugeführten Schreibsignale wird nur das-

ter-Strecke des Transistors 48 ist. Die Spannung am jenige Speicherelement umgeschaltet, das durch ein

Eingang 44' der Leseschaltung entspricht jetzt der 35 entsprechendes Adressensignal ausgewählt wurde.

Hierzu 1 Blatt Zeichnungen

Claims (4)

1 2 (B + ) verbunden ist und die Basis-Elektroden Patentansprüche: des dritten und vierten Transistors (56, 48) über zusätzliche Widerstände (46, 54) mit Masse ver-

1. Speicheranordnung für Binärdaten, mit einer bunden sind.

Anzahl von Speicherelementen, die einen jeweils 5 5. Speicheranordnung nach einem der Anzwei oder mehr Emitter tragenden ersten und spräche 1 und 2, dadurch gekennzeichnet, daß zweiten Transistor besitzen, deren Kollektoren das zweite Element eine Diode (104) ist (F i g. 2). und Basen kreuzweise miteinander verbunden 6. Speicheranordnung nach einem der Ansind, wobei zumindest ein erster Emitter des Sprüche 1 bis 5, dadurch gekennzeichnet, daß die ersten Transistors zusammen mit einem ersten io Schreibleitungen mit den Leseleitungen (22, 24) Emitter des zweiten Transistors zu einer zugeord- direkt miteinander verbunden sind,
neten Adressenauswahlleitung geführt ist und ein
zweiter Emitter des ersten Transistors mit einem
die Informationen in das Speicherelement über

eine erste Schreibleitung eingebenden ersten 15

Schreibkreis verbunden ist sowie ein zweiter
Schreibkreis über eine zweite Schreibleitung an
einen zweiten Emitter des zweiten Transistors
angeschlossen ist, derart, daß gleichzeitige Impulse von der Adressenauswahlleitung und von 20 Die Erfindung betrifft eine Speicheranordnung für einem der Schreibkreise einen von zwei bestimm- Binärdaten, mit einer Anzahl von Speicherelementen, ten Zuständen in dem Speicherelement einstellen die einen jeweils zwei oder mehr Emitter tragenden und wobei die Speicherelemente über Leseleitun- ersten und zweiten Transistor besitzen, deren Kollekgen zumindest mit einer Leseschaltung verbun- toren und Basen kreuzweise miteinander verbunden den sind, welche ein den bestehenden Zustand 25 sind, wobei zumindest ein erster Emitter des ersten des Speicherelementes entsprechendes Ausgangs- Transistors zusammen mit einem ersten Emitter des signal abgibt, dadurch gekennzeichnet, zweiten Transistors zu einer zugeordneten Adressendaß die Leseschaltung (51, S2) mit einem Ver- auswahlleitung geführt ist und ein zweiter Emitter stärker (62 bis 76) und einer am Eingang (44) des ersten Transistors mit einem die Informationen liegenden, zur Stabilisierung der Spannung auf 3° in das Speicherelement über eine erste Schreibleitung der Leseleitung (22,24) dienenden Stabilisierungs- eingebenden ersten Schreibkreis verbunden ist sowie schaltung (46 bis 60) versehen ist, daß die Stabi- ein zweiter Schreibkreis über eine zweite Schreiblisierungsschaltung (46 bis 60) einen zwischen eine leitung an einen zweiten Emitter des zweiten Tran-Spannungsquelle (B+) und Masse geschalteten sistors angeschlossen ist, derart, daß gleichzeitige ersten Strompfad (60, 50, 48, 56) aufweist, wel- 35 Impulse von der Adressenauswahlleitung und von eher als Spannungsteiler wirkend, drei hinterein- einem der Schreibkreise einen von zwei bestimmten ander in Durchlaßrichtung geschaltete, in einer Zuständen in dem Speicherelement einstellen und Vorzugsrichtung leitende Elemente (50, 48, 56) wobei die Speicherelemente über Leseleitungen zubesitzt, wobei das direkt mit Masse verbundene mindest mit einer Leseschaltung verbunden sind, dritte Element die Basis-Emitter-Strecke eines 40 welche ein den bestehenden Zustand des Speicherdritten Transistors (56) ist und wobei zwischen elementes entsprechendes Ausgangssignal abgibt,
das erste Element (50) und die Spannungsquelle Für datenverarbeitende Systeme ist es sehr wichtig, (B + ) ein Widerstand (60) geschaltet ist, daß der Speicheranordnungen zu besitzen, die einfach aufge-Verbindungspunkt des ersten Elementes (50) mit baut, platzsparend, zuverlässig und wirtschaftlich dem zweiten Element (48) der an der Leseleitung 45 arbeiten. Dabei sollen derartige Speichersysteme (22,24) liegende Eingang (44) der Stabilisierungs- auch bei hohen Arbeitsgeschwindigkeiten verwendschaltung ist, daß die Stabilisierungsschaltung bar sein. Die Rechnerindustrie hat daher die Mögeinen zweiten Strompfad (44, 52, 56) aufweist, lichkeit untersucht, transistorisierte Hochgeschwinwelcher, ausgehend von dem Eingang (44), über digkeits-Speichereinheiten für einen Speicher zu ein in Durchlaßrichtung geschaltetes, in einer 5° schaffen, da eine große Zahl derartiger Speicher-Vorzugsrichtung leitendes viertes Element (52) einheiten vorteilhafterweise in Verbindung mit den und die Kollektor-Emitter-Strecke des dritten zugehörigen Schreib- und Leseschaltungen auf einer Transistors (56) nach Masse verläuft, daß der kleinen Platte aus Halbleitermaterial untergebracht Verbindungspunkt zwischen dem Widerstand (60) werden kann (die in Form eines integrierten Schalt- und dem ersten Element (50) ebenso wie der Ver- 55 kreises auf einem Chip angeordnet ist),
bindungspunkt zwischen dem vierten Element Bei den bekannten Speicheranordnungen der ein-(52) und der Kollektor-Emitter-Strecke zu dem gangs geschilderten Art ist eine Reihe von Speicher-Eingang des Verstärkers geführt sind. elementen mit gebräuchlichen Flip-Flops vorgesehen,

2. Speicheranordnung nach Anspruch 1, da- die jeweils ein Paar mehrere Emitter tragende Trandurch gekennzeichnet, daß das erste und das 60 sistoren besitzen, deren Basen und Kollektoren zur vierte Element (50, 52) Dioden sind. Gewinnung einer bistabilen Wirkung miteinander

3. Speicheranordnung nach Anspruch 1 oder 2, über Kreuz geschaltet sind und von deren Emittern dadurch gekennzeichnet, daß das zweite Element einige an eine feste Bezugsspannungsquelle angedie Basis-Emitter-Strecke eines vierten Transistors schlossen sind. Während derartige Speicheranord-(48) ist. 65 nungen dort vorteilhaft arbeiten, wo keine großen

4. Speicheranordnung nach Anspruch 3, da- Arbeitsgeschwindigkeiten verlangt werden, ergeben durch gekennzeichnet, daß der Kollektor des sich beträchtliche Schwierigkeiten in den Fällen, in vierten Transistors (48) mit der Spannungsquelle denen die bekannten Speicheranordnungen für das