NO119821B

NO119821B -

Info

Publication number: NO119821B
Application number: NO165854A
Authority: NO
Inventors: T Hart
Original assignee: Honeywell Inc
Priority date: 1965-12-29
Filing date: 1966-12-02
Publication date: 1970-07-06
Also published as: CH469319A; DK119136B; FI46014C; FR1506883A; AT272713B; DE1499674A1; SE339769B; GB1172369A; US3487376A; NL6617245A; DE1499674C3; FI46014B; BE691927A; DE1499674B2

Description

Binær hukommelse.

Denne oppfinnelse angår generelt datalagringsanordninger og er spesielt rettet mot en binær hukommelse i hvilken hvert lagringselement dannes av to transistorer som hver har to eller flere emittere, og hvis kollektorer og basiser er krysskoblet, mens i det minste én emitter på én av transistorene sammen med en emitter på den annen transistor er koblet til en tilhørende adresseutvelgningsledning og en annen emitter på transistoren er forbundet med en innlesningskrets som fører informasjon inn i lagringselementet gjennom en dataoverføringsledning, med en annen innlesningskrets som gjennom en annen dataoverføringsledning er forbundet med en emitter på den nevnte annen transistor, hvilket arrangement er slik at samtidige pulser fra adresseutvelgnings ledningen og fra én av innlesningskretsene etablerer den ene av to forutbestemte stabile tilstander i lagringselementet.

I databehandlingssystemer har det fått økende viktighet

å skaffe datalagringsanordninger som på engang er enkle, kompakte, pålitelige og økonomiske og i stand til å arbeide med høye behand-lingshastigheter som nå kreves i slike systemer. Således har regnemaskinindustrien på ny undersøkt muligheten av å anvende hurtige, transistoriserte datalagringselementer for'å danne en hukommelse, spesielt fordi et stort antall slike elementer, sammen med tilhørende datainnskrivnings- og avtastningskretser, nå kan anbringes på en liten plate eller brikke av halvledermateriale, vanligvis betegnet som en integrert krets.

Hittil har slike hukommalsesarrangementer bygget opp av integrerte kretser, omfattet lagringselementer av konvensjonell flip-floputførelse, bestående av parvis sammensatte tre-elements transistorer hvis basis- og kollektorledninger er kryssforbundet på regenerativ måte for å oppnå bistabil funksjon, og hvis emittere er forbundet med et fast referansepotensial. Skjønt slike lagringselementer i og for seg funksjonerer tilstrekkelig godt, oppstår det betydelige problemer når man forsøker å sammenkoble lagringselementene i arrangementet eller anordningen for adresserings-, innskrivnings- eller innlesnings- og avtastnings- eller utlesnings-formål. Når antallet av lagringselementer blir øket, fører dette til prohibitive omkostninger, kompleksitet og plassbehov for en avkodningsanordning som muliggjør eksklusiv utvelgning av et lagringselement ved hjelp av samtidig påtrykte adresseringssignaler. Lignende problemer oppstår når man forsøker å føre binære datasignaler til et utvalgt lagringselement og ved forsøk på

å avtaste binærtilstanden av et utvalgt lagringselement. Også her vil den nødvendige portanordning og sammenkoblingsledninger i al-vorlig grad begrense lagringskapasiteten for hukommelsesanordningen og forringe dennes totale ytelse og pålitelighet.

En binær hukommelse av den innledningsvis angitte type

er ifølge oppfinnelsen i hovedsakenkarakterisert vedat det til én eller hver dataoverføringsledning også er koblet en tilhørende avtastningskrets som leverer et utgangssignal svarende til den eksisterende tilstand av det nevnte lagringselement, hvilken krets omfatter en transistor med en basis, en kollektor og en emitter,

en asymmetrisk ledende innretning koblet mellom den nevnte data-overføringsledning og den sistnevnte basis med en terskelspenning

for strømgjennomgang og med slik polaritet at den leder strøm i sin fremoverretning til transistoren, to motsatt orienterte dioder koblet mellom den nevnte dataoverføringsledning og den sistnevnte kollektor, en utgangsklemme koblet til denne kollektor og en referansespenningsklemme forbundet med den sistnevnte emitter.

Den ovenfor angitte kombinasjon representerer en full-stendig hukommelsesmodul eller -enhet med lagringselement, innlesnings-og utlesningskretser. Den medfører fordeler i forhold til tidligere kjente kretser ved at avtastningen eller utlesningen blir foretatt uten å endre de kapasitive ladninger som er lagret i kretsen. Som følge av dette faktum kan hukommelser oppbygget av slike moduler eller enheter arbeide meget hurtig. Dette er nærmere forklart i det følgende.

I tidligere kjente transistoriserte hukommelsesarrangementer ble binærtilstanden av et utvalgt lagringselement bestemt ved å koble et første eller et annet spenningsnivå avledet fra et punkt i dette, til inngangsledningen på en felles avtastningskrets. Det var derfor nødvendig å avvente oppladningen eller ut-ladningen av den parasitiske kapasitet av avtastriingskretsens inngangsledning for å detektere binærtilstanden av det valgte lagringselement. I de mindre hukommelsesarrangementer kan kapasitet-en av avtastningskretsens inngangsledning være liten, og den tid som kreves for oppladning av denne kapasitet, akseptabel. Når imidlertid antallet av lagringselementer i arrangementet blir øket, øker også lengden av avtastningsledningen og følgelig også kapa-siteten av denne betydelig. Som følge av dette vil den tid som kreves for å opplade eller utlade avtastningsledningens kapasitet,

i markert grad begrense operasjonshastigheten av hukommelsen.

For å muliggjøre en bedre forståelse av oppfinnelsen, skal en utførelsesform for og ytterligere trekk ved denne nå beskrives under henvisning til tegningene, hvor: Fig. 1 skjematisk viser en foretrukken ut-førelsesform for denne oppfinnelse,

fig. 2 viser en modifisert versjon av avtastningskretsen S2 på fig. 1. y

Det henvises til tegningenes fig. 1, hvor det er vist

en foretrukken utførelsesform for den binære hukommelse ifølge foreliggende oppfinnelse, slik som mest fordelaktig utformet på

en monolitisk halvleder-bæreskive. Arrangementet omfatter fire datalagringselementer R1-R4 arrangert i en to-koordinats X/Y-

adresseringsmatrise, to innlesningskretser Wl og W2 og to avtastningskretser Sl og S2.

Da lagringselementene R1-R4 er identiske i utførelse og funksjon, er bare lagringselementet RI vist her i sin helhet. Lagringselementet RI omfatter to transistorer 2 og 4 av NPN-typen. Transistoren 2 har en basis 6, en kollektor 8 og tre separate emittere 10a, 10b og 10c. På lignende måte har transistoren 4

en basis 12, en kollektor 14 og tre separate emittere 16a, 16b og 16c. Slike multiemitter-transistorer kan lett fremstilles som integrerte kretser. Basis og kollektorene på transistorene 2 og 4 er kryssforbundet på regenerativ måte, slik som i en konvensjonell, bistabil flip-flopkrets med transistorer som har en enkelt emitter. Således er basisen 6 på transistoren 2 forbundet med kollektoren 14 på transistoren 4 og er forbundet med en klemme

B+ for en positiv referansespenning, ved hjelp av kollektormotstanden 18. På lignende måte er basis 12 for transistor 4 forbundet med kollektoren 8 på transistoren 2 og er forbundet med den forannevnte klemme B+ gjennom kollektormotstanden 20.

Hvert av lagringselementene R1-R4 har sin emitter 10c på transistoren 2 koblet ut til en felles dataoverføringsledning 22

og sin emitter 16c på transistoren 4 koblet ut til en felles data-overføringsledning 24. Emitterne 10a og 16a er koblet sammen innenfor hvert lagringselement, hvilket også er tilfelle med emitterne 10b og 16b. De kombinerte emittere 10a og 16a samt 10b og 16b på hvert lagringselement er koblet ut til forskjellige kombinasjoner av X- og Y-koordinat-adresseklemmer. Således er emitterne 10a og 16a i lagringselementene Ri og R2 forbundet med adresseklemmen X^ved hjelp av ledningene 26 henholdsvis 28.Emitterne 10a og 16a i lagringselementene R3 og R4 er forbundet med adresseklemmen X2ved hjelp av ledningen 30, henholdsvis 32.Emitterne 10b og 16b på lagringselementene RI og R3 er forbundet med adresseklemmen Y^ ved hjelp av ledningen 34, henholdsvis 36, mens emitterne 10b og 16b i lagringselementene R2 og R4 er forbundet med adresseklemmen Y^ ved hjelp av de respektive ledninger 38

og 40.

Det vil være klart at antallet av lagringselementer i hukommelsen kan økes hvis antallet av X- og Y-koordinat-adresseklemmer blir øket tilsvarende, for å avstedkomme en entydig kombinasjon av X- og Y-adresseringssignaler for hvert lagringselement.

En hukommelse med ni lagringselementer ville f.eks. kreve tre X-

og tre Y-koordinat-adresseklemmer.

To avtastningskretser Sl og S2 er forbundet med data-overføringsledningene 22 og 24 ved hjelp av sine respektive inn-gangsledninger 42 og 44. Da avtastningskretsene er identiske i konstruksjon og funksjon, blir bare avtastningskretsen S2 beskrevet i detalj. Avtastningskretsen S2 har sin inngangsledning 44 koblet til dataoverføringsledningen 24 og til den ene ledning eller side av en motstand 46, til basisen på en transistor 48 samt til katoden på en diode 50 og til anoden på en diode 52. Den annen side eller klemme av motstanden 46 er koblet til jord, mens kollektoren på transistoren 48 er forbundet med en positiv referansespenningsklemme B+. Emitteren på transistoren 48 er koblet til jord gjennom emittermotstanden 54 og er forbundet med basisen på en transistor 56 som har sin emitter koblet til jord. Kollektoren 58 på transistoren 56 er forbundet med katoden på dioden 52, med anoden på dioden 50, den ene side av en kollektormotstand 60 og med den ene side av motstanden 62.

Den annen side av motstanden 60 er forbundet med klemmen B+, mens den annen side av motstanden 62 er forbundet med basisen på en transistor 64. Kollektoren på transistoren 64 er forbundet med anoden på en diode 66 og er koblet til klemmen B+ ved hjelp av kollektormotstanden 68. Emitteren på transistoren 64 er forbundet med jord gjennom emittermotstanden 70 og er forbundet med basisen på en transistor 72 som har sin emitter forbundet med jord. Katoden på dioden 66 er forbundet med kollektoren på transistoren 72 og med basisen på en transistorbryter eller -omkobler 74 som har sin emitter forbundet med jord og sin kollektor forbundet med avtastningskretsens S2 utgangsklemme 76.

To identiske innlesningskretser Wl og W2 har sine utgangs-ledninger 78 og 80 forbundet med dataoverføringsledningene henholdsvis 22 og 24. Innlesningskretsen Wl har sin "1"-innlesnings-inngangsklemme 82 forbundet med katoden på en diode 84 som har sin anode forbundet med. fellespunktet mellom en transistor 86 og den ene side av en motstand 88. Den annen side av motstanden 88 er forbundet med en positiv referansespenningsklemme B+. Transistoren 86 har sin kollektor forbundet med. klemmen B+ gjennom kollektormotstanden 90 og sin emitter forbundet med basisen på

en transistor 92 som på sin side er koblet til jord gjennom motstanden 94. Basis- og kollektorelementene på transistoren 92 er

i fellesskap forbundet med basisen på en transistor 96 som har sin emitter forbundet med innlesningskretsens Wl utgangsledning 78. Emitteren på transistoren 92 er koblet til jord gjennom emittermotstanden 98 og er forbundet med basisen på en transistor 100. Kollektoren på transistoren 100 er forbundet med utgangsledningen 78 fra innlesningskretsen Wl, mens emitteren på transistoren 100 er forbundet med jord. Innlesningskretsen W2, som er identisk med den angitte konstruksjon av innlesningskretsen Wl, er innrettet til å motta et 0-innlesningssignal ved sin analoge inngangsklemme 102 og overfører et utgangssignal på sin utgangsledning 80 til dataoverføringsledningen 24.

For på beste måte å beskrive virkemåten av det hukommelsesarrangement som er vist på fig. 1, skal det til å begynne med antas at hver av de bistabile lagringselementer R1-R4 tidligere er blitt omstilt til sin binære 0-tilstand. Som tidligere nevnt, inneholder hvert lagringselement to transistorer 2 og 4 hvis basis og kollektorledninger er krysskoblet, slik som i en konvensjonell flip-flopkrets med enkelt-emitter-transistorer, hvorved en utvendig påt__rykket puls vil medføre en regenerativ omkoblingsvirkning for å bevirke at den ene av transistorene inntar en stabil ikke-ledende tilstand og den annen transistor en stabil, ledende tilstand. I foreliggende hukommelsesarrangement er den binære 0-tilstand av et lagringselement vilkårlig definert som den tilstand 1 hvilken transistoren 4 blir gjort ledende og transistoren 2 blir gjort ikke-ledende. På den annen side er den binære 1-tilstand i et lagringselement definert som den tilstand i hvilken transistoren 2 er ledende og transistoren 4 er ikke-ledende.

Forut for utvelgningen av et lagringselement for det for-mål å avtaste dettes foreliggende binære 0-tilstand, eller for å etablere en binær 1-tilstand i elementet, blir det på hver av X-

og Y-koordinatadresseklemmene X^, X^, Y^og Y 2 påtrykket et signal med jordnivå. Således eksisterer det i hvert lagringselement to mulige strømveier til jord for transistoren 4, hver i stand til å opprettholde den forut etablerte binære 0-tilstand i sitt lagringselement. For lagringselementet Ri eksisterer det f.eks. en første strømvei fra klemmen B+ gjennom kollektormotstanden 18 og kollektor/ emitter-overgangen 14-16a til den nå jordede adresseklemme X^. En annen strømvei er dannet fra klemmen B+ gjennom kollektormotstanden 18, kollektor/emitter-overgangen 14-16b til den nå jordede adresseklemme Y^. I hver av de øvrige lagringselementer R2-R4 eksisterer

det et lignende par strømførende veier til jord for transistoren 4 gjennom de tilhørende X- og Y-adresseklemmer. Da emitterne 10a og 10b på transistoren 2 er forbundet med emitterne 16a, henholdsvis 16b, på transistoren 4 i hvert lagringselement, vil det også eksistere to strømveier for kollektor/emitter-overgangene 8-10a og 8-10b for transistoren 2 for å opprettholde eller bibeholde et ikke utvalgt lagringselement i sin binære 1-tilstand.

I en praktisk utførelsesform for denne oppfinnelse kan hver av dataoverføringsledningene 22 og 24, og følgelig emitterne 10c og 16c på hvert lagringselement, ha et potensial på omkring 1,5 volt påt_rykket fra de respektive avtastningskretser Sl og S2.

I korthet blir denne spenning dannet i hver avtastningskrets av

den kumulative verdi av de spenninger som herunder er betegnet Vbe, over basis/emitter-overgangene på transistorene 48 og 56.

En detaljert forklaring av virkemåten av avtastningskretsen S2

og dannelsen av dette spenningsnivå på 1,5 Volt i denne er gitt nedenfor. så lenge det finnes et jordsignal påtrykket enten X-eller Y-koordinat-adresseklemmene på et lagringselement, vil dets basis/emitterovergang, 6-10c på transistoren 2 og 12-16c på transistoren 4, bli forspent i sperreretningen av de nevnte 1,5 Volt-nivåer for effektivt å bryte forbindelsen mellom lagringselementet og dataoverføringsledningene 22 og 24.

Det vil nå bli antatt at det ønskes en avtastning eller utlesning av binærtilstanden av lagringselementet Ri. For å gjøre dette, blir to positivtgående pulser, som kan ha en amplitude på omkring 3,5 Volt, samtidig påtrykket X^- og Y^-adresseklemmene. Strømmen vil fortsette å flyte gjennom kollektor/emitter-overgangene 14-16a eller 14-16b til jord gjennom adresseklemmene X^, Y^inn-til det tidspunkt da de positive adresseringspulser overskrider det nivå på 1,5 Volt som er opprettet på emitteren 16c på transistoren 4. I dette tidspunkt vil basis/emitter-overgangen 12-16c være forspent fremad eller i lederetningen, og basis/emitter-overgangene 12-16a og 12-16b forspent i sperreretningen, hvorved strømmen gjennom kollektoren 14 blir avbøyd eller overflyttet fra emitterne 16a og 16b til emitteren 16c og følgelig til dataover-føringsledningen 24. Det er denne strøm som nå flyter inn i inngangsledningen 44 på avtastningskretsen S2 som påvirker avtastningskretsens S2 komponenter til å opprette eller frembringe et første utgangssignal fra denne som angir avtastningen av binær 0-tilstand i det valgte lagringselement Ri.

Anta nå at det ønskes omkobling av lagringselementet RI fra binær 0- til binær 1-tilstand. Efter valg av lagringselementet Ri ved hjelp av positive pulser som samtidig påtrykkes adresseklemmene og Y^, blir en positiv puls på omkring 3,5 Volts amplitude påtrykket 1-innlesnings-inngangsklemmen 82 på innlesningskretsen Wl. Dette signal bevirker at den strøm som normalt flyter fra klemmen B+ gjennom motstanden 88 og gjennom dioden 84 til jord, blir avledet til basisen på transistoren 86 for å gjøre denne ledende. Basis-strømveien for transistoren 86 omfatter strøm-kildens klemme B+, motstanden 88 og basis/emitter-overgangen på transistoren 86 og emittermotstanden 94 forbundet med jord. Det positive signal som nå er dannet over emittermotstanden 94, blir gjennom den diodekoblede transistor 92 forbundet med basis på transistoren 100 for å bevirke at denne blir ledende. Den terskelspenning V, for ledning eller strømgjennomgang som blir dannet over basis/emitter-overgangene for den diodekoblede transistor 92,

den diodekoblede transistor 96 og transistoren 100, tjener.til å forhindre at transistor 100 oppnår en metningstilstand. Ved å begrense kollektorspenningen på den ledende transistor 100 til en verdi litt høyere enn jordpotensial, blir utkoblingshastigheten for transistoren 100 sterkt øket. Dessuten blir det oppnådd en sikkerhetsmargin som tilsikrer at de ikke utvalgte lagringselementer ikke feilaktig blir omkoblet i tilstand av støypulser som opptrer på deres jordede adresseringsledninger.

Den spenning som er opprettet over kollektoren på transistor 100 og som gjennom utgangsledningen 78 er koblet til data-overføringsledningen 22, er skjønt den ligger litt over jordpotensial, ikke desto mindre meget lavere enn 1,5 Volt som er det nivå som normalt blir opprettholdt over dataoverføringsledningen 24 av avtastningskretsen S2. Derfor vil basis/emitter-overgangen 6-10c være forspent fremad for å avstedkomme strømgjennomgang gjennom transistoren 2. Den regenerative omkoblingsvirkning som følger, resulterer i vedvarende strømgjennomgang gjennom kollektor/ emitter-overgangen 8-10c på transistoren 2, og avslutningen av strømgjennomgangen gjennom kollektor/emitter-overgangen 14-16c på transistoren 4. Den nettopp opprettede binære 1-tilstand i lagringselementet RI vil vedvare efter avslutningen av den positive innlesningspuls som påtrykkes innlesningskretsen Wl når data-over-føringsledningen 22 igjen antar sitt nivå på 1.5 Volt.

Det vil være klart at hvis det nå var ønskelig å gjen- opprette den binære 0-tilstand i lagringselementet Ri, kan dette gjøres ved å påtrykke en positiv innlesningspuls på O-inngangsklemmen 102 på innlesningskretsen W2 for å innlede den komplementære, regenerative omkoblingsvirkning i lagringselementet RI. Videre kan de øvrige lagringselementer R2-R4 på lignende måte omstil-les eller omkobles i sin tilstand efter samtidig påtrykning av utvelgningspulser på deres tilhørende X- og Y-adresseklemmer.

Efter opprettelse av den binære 1-tilstand i det valgte lagringselement Ri blir den strøm som nå flyter gjennom kollektor/ emitter-overgangen 8-10c på transistoren 2, koblet gjennom data-overføringsledningen 22 inn til inngangsledningen 42 på avtastningskretsen Sl. Den strøm som flyter inn i avtastningskretsen Sl, utgjør et første utgangssignal fra denne og angir avtastningen av den binære 1-tilstand i det valgte lagringselement.

Når det valgte lagringselement RI befinner seg i sin binære 1-tilstand, er det ikke lenger noen strøm som flyter gjennom dataoverføringsledningen 24 til avtastningskretsen S2. Fravær av strøm på dataoverføringsledningen 24 bevirker at avtastningskretsen S2 tilveiebringer et annet utgangssignal som også kan bruk-es for å angi avtastningen av den binære 1-tilstand i det valgte lagringselement. Den ene eller den annen av avtastningskretsene Sl eller S2 er derfor i seg selv tilstrekkelig til å angi den binære tilstand av et utvalgt lagringselement, ved hjelp av sitt par av utgangssignalnivåer. Anordningen av to slike avtastningskretser medfører imidlertid komplementære utgangssignaler fra hukommelsesarrangementet, hvilke signaler ofte kreves for funksjonen av til-hørende regnemaskindeler. Hvis det anvendes bare en avtastningskrets, er det nødvendig å anordne i det minste de komponenter i den annen eller eliminerte avtastningskrets, eller ekvivalenter til disse, for å holde dataoverføringsledningen på det nevnte nivå på .1.5 volt.

Virkemåten av avtastningskretsen S2 skal nå beskrives

i detalj, og først for det tilfelle da det valgte lagringselement befinner seg i binær 1-tilstand og ikke gir noen strøm ved sin utgangsledning 44 gjennom dataoverføringsledningen 24, og så for det tilfelle da det valgte lagringselement befinner seg i sin binære 0-tilstand, i hvilken kollektor/emitter-strømmen gjennom transistoren 4 i det valgte lagringselement flyter inn i inngangsledningen 44 gjennom dataoverføringsledningen 24. Når det valgte lagringselement befinner seg i sin binære 1-tilstand, er det dannet en

strømvei i avtastningskretsen, omfattende klemmen B+, motstanden 60, dioden 50, basis/emitter-overgangen på transistoren 48 og basis/emitter-overgangen på transistoren 56 til jord. Transistorene 48 og 56 har sine basis/emitter-overganger koblet i serie til jord, og hver har en terskelspenning V. for basis/emitter-strømovergang på omkring 0,75 volt. Inngangsledningen 44 er derfor fiksert på en spenning av omkring 1,5 volt. Denne spenning er gjennom ledningen 44 overført til dataoverføringsledningen 24 for å opprette det forannevnte nivå på 1,5 volt på denne.

På dette tidspunkt er spenningen ved kollektoren 58 på transistoren 56 lik summen av spenningen V, over den ledende diode 50 og basis/emitter-spenningen V, på transistorene 48 og 56.

Hvis terskelspenningen V, for fremadrettet strømgjennomgang over dioden 50 nærmer seg 0,75 volt, så er spenningen ved kollektoren 58 Vd , + 2Vb, e volt eller 2,25 volt. Dioden 52, som er påt_rykket 1,5 volt ved sin anode og 2,25 volt ved sin katode, vil være forspent i sperreretningen og det vil ikke flyte noen strøm gjennom denne. Det potensial på 2,25 volt som ligger på kollektoren 58

på transistor 56, er koblet til basis på transistor 64 gjennom basismotstanden 62 og er tilstrekkelig positivt til å overskride det samlede potensial V. på 1,5 volt som kreves for å gjøre transistorene 64 og 72 ledende.

Når transistoren 64 og 72 leder, foreligger det en strøm-vei fra klemmen B+ gjennom motstanden 68, dioden 66 og kollektor/ emitter-overgangen på transistor 72 til jord. Jordingen av kollektoren på transistor 72 oppretter på sin side et jordpotensial ved basis på transistoromkobleren 74 for å gjøre denne ikke-ledende. Den åpne krets som er opprettet over kollektor/emitter-overgangen på transistoromkobleren 74 og koblet til utgangsklemmen 76, kan eventuelt anvendes for å angi at det valgte lagringselement befinner seg i sin binære 1-tilstand.

Når det valgte lagringselement er i sin binære 0-tilstand, vil strømmen gjennom transistor 4 gjennom emitteren 16c og data-overføringsledningen 24 være koblet til inngangsledningen 44 på avtastningskretsen S2. Denne ytterligere strøm flyter inn i basis/emitter-overgangen på transistor 48 og videre gjennom basis/ emitter-overgangen på transistor 56 til jord. Spenningen på kollektor 58 på transistor 56 går i negativ retning fra 2,25 volt til et nivå i nærheten av basis/emitterspenningen V. på transistor 56, eller en verdi som nærmer seg 0,75 volt. Dioden 52, som har en terskelspenning V for strømgjennomgang på 0,75 volt, leder nå for å føre den ytterligere strøm på inngangsledningen 44 direkte gjennom kollektor/emitter-overgangen på transistor 56 for å sikre at inngangsledningen 44 forblir på det tidligere etablerte nivå 1,5 volt. Spenningen på kollektoren 58 på transistor 56, som

nå avtar fra 2,25"volt til 0,75 volt, blir koblet til de serie-koblede basis/emitter-overganger på transistoren 64 og 72, men er ikke lenger tilstrekkelig positiv til å overskride deres samlede terskelnivå på 2V^evolt eller 1,5 volt for basis/ emitter-strømgjennomgang. Transistoren 72 blir ikke-ledende, og en strømvei blir opprettet fra klemmen B+, gjennom motstanden 68, dioden 66 og basis/emitter-overgangen på transistoromkobleren 74. Transistoren 74 leder, og utgangsklemmen på avtastningskretsen S2 blir fiksert på tilnærmet jordpotensial. Et jordnivå eller -potensial på utgangsklemmen 76 fra avtastningskretsen S2 angir at det valgte lagringselement befinner seg i sin binære 0-tilstand.

Under de forannevnte funksjonsbetingelser for avtastningskretsen S2 vil to komplementære utgangssignalnivåer bli oppnådd fra avtastningskretsen Sl. De komplementære utgangssignaler som opptrer på utgangsklemmen 77 på avtastningskretsen Sl, kan eventuelt anvendes for å angi den binære tilstand i det valgte lagringselement.

Fig. 2 viser en modifisert versjon S2<1>av avtastningskretsen S2, som er brukbar i anvendelser hvor den høye forsterkning av avtastningskretsen S2 ikke er nødvendig, og hvor impedansen av den belastning som er anbragt på utgangsklemmen 76, er av tilstrekkelig høy verdi til at den ikke på uheldig måte innvirker på virkemåten av avtastningskretsen. Komponenter som er analoge med slike som finnes i avtastningskretsen S2, er forsynt med samme henvisningstall, men med indeks. I avtastningskretsen S2<1>er transistoren 48 erstattet med en diode 104 som med sin anode er forbundet med avtastningskretsens inngangsledning 44', og katoden er forbundet med basis på en transistor 56<*>. Dioden 104 er utvalgt for å ha en strømgjennomgangsspenningterskel, som her er betegnet med V^, som ligger i nærheten av basis/emitterspennings-fallet Vtøpå transistoren 48 i avtastningskretsen S2. Den spenning som etableres på inngangsledningen 44', blir nå lik summen av spenningen V, over dioden 104, og spenningen V. over basis/emitter-overgangen på transistor 56', dvs. 1,5 volt. Funksjonen av transistoren 56' og de tilhørende passive komponenter er den samme som

beskrevet for avtastningskretsen S2. Transistorene 64, 72 og 76

så vel som deres tilhørende, passive komponenter er utelatt i avtastningskretsen S2'. De signaler på 2,25 volt og 0,75 volt,

som blir opprettet på kollektoren 58', blir direkte koblet til utgang sklemmen .76' for å angi den binære tilstand av et avtastet. lagringselement.

Det vil forstås at lagringslementene R1-R4 på fig. 1 kan modifiseres innenfor rammen av denne oppfinnelse, for å omfatte parvis sammensatte transistorer, som hver har mer enn treemittere. En slik modifikasjon av lagringselementene er særlig fordelaktig hvis hukommelsesarrangementet har et stort antall lagringselementer, dvs. stor lagringskapasitet. Hvert ytterligere sett av parvise emittere muliggjør et ytterligere avkodningsnivå, hvorved det blir mulig å velge et lagringselement innenfor arrangementet med et minimalt antall utvendig påtrykte adressesignaler.

Hv/is det binære hukommelsesarrangement omfatter bare noen få lagringselementer, kan det være økonomisk fordelaktig å modifi-sere lagringselementene for å innbefatte transistorer med to emittere. Det vil da være nødvendig å anordne et separat adressesignal for hvert lagringselement. Ikke desto mindre vil anordning av en annen emitter i hver av de parvis sammensatte transistorer fremdeles gjøre det mulig å påtrykke innlesningssignaler direkte og samtidig på hvert lagringselement, uten å ta til hjelp ytterligere port-anordninger for innlesningskretsen. Bare det lagringselement som blir utvalgt av et adressesignal, vil bli omkoblet i sin tilstand av de påtrykte innlesningssignaler.

Foreliggende oppfinnelse er blitt beskrevet og illustrert under henvisning til en særlig utførelsesform med spesifikke ar-beids- eller funksjonsparametre, så som spesielle spenningsnivåer, bølgeformer etc. Slike parametre skal ikke oppfattes som begrens-ende for oppfinnelsens ramme. Skjønt de strømkretser som utgjør de vesentlige trekk ved denne oppfinnelse, fortrinnsvis er utformet på en monolittisk halvleder-bæreplate eller -skive, er det helt klart at det er mulig å utføre forskjellige strømkretsdeler på et antall individuelle halvlederskiver. Heller ikke er oppfinnelsen begrenset til konstruksjoner basert på integrerte kretser, man kan finne anvendelse i mer konvensjonelle strømkretsarrangementer.

Claims

1. Binær hukommelse i hvilken hvert lagringselement dannes av to transistorer som hver har to eller flere emittere, og hvis kollektorer og basiser er krysskoblet, mens i det minste én emitter på én av transistorene sammen med en emitter på den annen transistor er koblet til en tilhørende adresseutvelgningsledning, og en annen emitter på transistoren er forbundet med en innlesningskrets som fører informasjon inn i lagringselementet gjennom en dataoverføringsledning, med en annen innlesningskrets som gjennom en annen dataoverføringsledning er forbundet med en emitter på den nevnte annen transistor, hvilket arrangement er slik at samtidige pulser fra adresseutvelgningsledningen og fra én av innlesningskretsene etablerer den ene av to forutbestemte stabile tilstander i lagringselementet, karakterisert ved at det til én eller hver dataoverføringsledning (22,24) også er koblet en tilhørende avtastningskrets (Sl, S2) som leverer et utgangssignal svarende til den eksisterende tilstand av det nevnte lagringselement (Ri, R2, R3 eller R4), hvilken krets omfatter en transistor (56 på fig. 1, 56' på figur 2) med en basis, en kollektor og en emitter, en asymmetrisk ledende innretning (48 på figur 1 eller 104 på figur 2) koblet mellom den nevnte dataoverføringsledning og den sistnevnte basis med en terskelspenning for strømgjennomgang og med slik polaritet at den leder strøm i sin fremoverretning til transistoren, to motsatt orienterte dioder (50,52 på figur 1 eller 50' på figur 2) koblet mellom den nevnte dataoverføringsledning og den sistnevnte kollektor, en utgangsklemme (76 på figur 1, 76' på figur 2) koblet til denne kollektor og en referansespenningsklemme forbundet med den sistnevnte emitter.

2. Binær hukommelse ifølge krav 1, karakterisert ved at den asymmetrisk ledende innretning omfatter en diode med sin anode koblet til dataoverføringsledningen og sin katode koblet til basis på den sistnevnte transistor (56 på figur 1, 56'' på figur 2).

3. Binær hukommelse ifølge krav 1, karakterisert ved at den asymmetrisk ledende innretning omfatter en ytterligere transistor (48) med sin basis koblet til dataoverføringsled-ningen (24), sin emitter koblet til basis på den nevnte sistnevnte transistor og sin kollektor koblet til en referansespenningsklemme.

4. Binær hukommelse ifølge et av kravene 1-3, karakterisert ved et flertall adresseutvelgnings-ledninger og ved at hvert lagringselement har minst to emittere på sine krysskoblede transistorer forbundet med hver sin av adresseutvelgningsledningene.

5. Binær hukommelse ifølge krav 4, karakterisert ved at kollektorene på de krysskoblede transistorer i lagringselementene er forspent til et første referansenivå og adresseutvelgningsledningene er forspent til et annet referansenivå for derved å opprettholde den forut etablerte stabile tilstand i hvert av lagringselementene.

6. Binær hukommelse ifølge et av de foregående krav, karakterisert ved at innlesningskretsene hver omfatter en lesekretstransistor som. er koblet til den tilsvarende dataoverføringsledning^, og med en emitter som er forspent til et tredje referansenivå og at basis på denne transistor er koblet for å motta et inngangssignal.

7. Binær hukommelse ifølge et av de foregående krav, karakterisert ved at den er utformet på i det minste én monolittisk halvleder-bæreplate eller -skive.