DE2528449C2 - Schaltungsanordnung zum Umsetzen von logischen Signalen - Google Patents

Schaltungsanordnung zum Umsetzen von logischen Signalen

Info

Publication number
DE2528449C2
DE2528449C2 DE2528449A DE2528449A DE2528449C2 DE 2528449 C2 DE2528449 C2 DE 2528449C2 DE 2528449 A DE2528449 A DE 2528449A DE 2528449 A DE2528449 A DE 2528449A DE 2528449 C2 DE2528449 C2 DE 2528449C2
Authority
DE
Germany
Prior art keywords
transistor
potential
input
differential amplifier
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2528449A
Other languages
English (en)
Other versions
DE2528449A1 (de
Inventor
David A. Phoenix Ariz. Bird
Darrel L. Scottsdale Ariz. Fett
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Inc
Original Assignee
Honeywell Information Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Inc filed Critical Honeywell Information Systems Inc
Publication of DE2528449A1 publication Critical patent/DE2528449A1/de
Application granted granted Critical
Publication of DE2528449C2 publication Critical patent/DE2528449C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/018Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806Interface arrangements
    • H03K19/01812Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Gattungsbegriff des Anspruches 1. Eine derartige Schaltungsanordnung dient der Umsetzung von Binärsignalen auf einem ersten logischen Pegel in Binärsignale auf einem zweiten logischen PegeL
Aus der US-PS 37 55 693 ist eine derartige Schaltungsanordnung zur Umsetzung von Signalpegeln bekannt, welches einen an eine Eingangsschaltung angeschlossenen Emitterfolger sowie eine Ausgangsstufe aufweist, die eine Konstantstromquelle und einen von dieser gespeisten Differenzverstärker umfaßt. Ein Eingang des Differeazverstärkers ist an den Spannungsteiler angeschlossen und wird von diesem gesteuert.
ίο während der andere Eingang des Differenzverstä"kers an ein festes Referenzpotential gelegt ist Wenn bei der bekannten Schaltung das umzusetzende Signal mit Rauschen behaftet ist. so ist dieses Rauschen in dem umgesetzten Signal wiederzufinden.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung der eingangs genannten Art so auszugestalten, daß bei der Umsetzung der Signalpegel Rauschsignale vermieden werden. Die Lösung dieser Aufgabe gelingt gemäß, den kenn/.eichncnden Merkmalen des Patentanspruches L Weitere vorteilhafte Ausgestaltungen der erfindungsgemäßen Schaltungsanordnung sind den Unteransprüchen entnehmbar.
Anhand zweier in den Figuren der Zeichnung dargestellten Ausführungsbeispiele wird die Erfindung im folgenden näher beschrieben. Es zeigt
Fig. 1 eine Umsetzerschaltung in einer ersten Ausführungsform, welche Signale vom T2L- Pegel in den CM L-Pegel umsetzt.
Fig. 2 impulsdiagramme zur Erläuterung der Schaltungsanordnung gemäß Fig. 1 und
F i g. 3 eine zweite Ausführungsform der Umsetzerschaltung gemäß der Erfindung, weiche Binärsignale von dem "PL-Pjgei in den ECL Pegei umsetzt.
Gemäß Fig. I weist die Umsetzerschaltung mehrere Emitterfolger 11 — 13. einen Stromschalter 16, eine Stromquelle 18 und ein Spannungsteilernetzwerk auf. welches die Widerstände 34—36 umfaßt. Einem Binärsignal auf dem T-L-Pegel oder auf dem DTL-Pegel wird einer Eingangsklemme 45 zugehört und durch die Schaltungsanordnung in ein Binärsigna! auf dem
- CML-Pegel an der Ausgangsklemme 47 umgesetzt. Eine Potentialtrennung zwischen der T2L-Masse in der Nähe der Eingangsklemme und der CML-Masse in dem Siromschahcr 16 wird durch die Emitterfolger und das Spannungsieilernetzwerk bewirkt. Diese Potentialtrennung zwischen der T2L-Masse und der CML-Masse sowie die Benutzung von in Differenzschaltung betriebenen Transistoren 27 und 28 in dem Stromschalter ergibt eine beträentliche Reduzierung der Rauschaignale. welche üblicherweise zwischen der "PL-Masseschiene und der CML-Masseschiene überlegen werden. An der Ausgangskiemme 47 stellt sich daher ein relativ rauschfreies Ausgangssignal ein.
Die Konstantstromquelle 18 weist ein Paar von Trar»4 ictAron OQ ιιηΛ Ό\ auf uz/^h^i Λ if Fmit tpr rlf*r hplflpfl
Transistoren über Widerstände 40 und 41 an das Potential von —33 V (zweites Potential) angeschlossen sind. Der Kollektor des Transistors 30 und die Basen der
to beiden Transistoren 29 und 30 sind gemeinsam über einen Widerstand 42 an die CML-Masse (drittes Potential) angeschlossen.
Die Transistoren 29 und 30 werden hinsichtlich ihrer Kennlinienchrakteristik so ausgewählt, daß diese Charakteristiken nahezu identisch sind. Ebenso werden die Widerstände 40 und 41 so ausgewählt, daß sie annähernd identische Werte aufweisen. Diese Auswahl der Transistoren und Widerstände ergibt einen nahezu
konstanten Strom durch den Transistor 29 auch dann, wenn die Spannung über der Konstantstromquelie 18 Veränderungen unterliegt. Die entsprechende Auswahl der Transistoren führt weiterhin zu einem konstanten Strom durch den Transistor 29. auch in dem Fall, wo sich die Stromverstärkung des Transistors infolge einer Temperüturänderung verändert
Die Basis und der Kollektor des Transistors 30 sind miteinander verbunden, so daß dieser Transistor als eine Diode aibeitet zwecks Erzeugung einer Referenzspannung an der Basis des Transistors 29. Der Spanr.ungswert an der Basis des Transistors 29 und der Wert des Widerstandes bestimmen den Wert des Stromes zwischen de- Basis und dem Emitter des Transistors 29. Der Wert dieses Stromes seinerseits und die S'-omverstärkung des Transistors 29 bec:immen anderer-*-.«:, die Größe des Stromes, der zwischen dem Kollektor und dem Emitter des Transistors 29 Hießt. Wenn der Basis-Emitterstrom und die Stromv *arkung jeweils konstant sind, so ist der K.oite'<tc: iJfi.itterstrom des Transistors 29 ebenfalls konstant
Einzelheiten hinsichtlich der Wirkungsweise des Schaltkreises gemäß Fig. I werden im Zusammenhang mit den Inpulsdlagrammen gemäß Fig.2 verständlich. Wenn ein binäres "PL-»0«-Signal von +0,4V der Eingangsklemme 45 des Transistors 24 zugeführt wird, so berindet sich dieser Transistor im nichtleitenden Zustand. Im nichtleitenden Zustand des Transistors 24 fließt ein Strom von "PL-Masse (erstes Potential) durch die Widerstände 36 und 35 zu dem zweiten Potential von —3,3 V und erzeugt hierbei einen Spannungsabfall der eingezeichneten Polarität über dem Widerstand 36. Der Spannungsabfall über dem Widerstand 36 erzeugt eine Spannung von ungefähr —03 V an der Basis eines Transistors 25.
Der Transistor 25 wirkt als Puffer und Spannungsübersetzer mit einem Spannungsabfall von ungefähr 0,8 V zwischen Basis und Emitter, so daß die Emitterspannung V3 nunmehr ungefähr —1.1 V beträgt. In gleicher Weise erzeugt ein weiterer Transistor 26 eine Aus^angsspannung V4. welche um 0.8 V niedriger als die T:L-Massespannung an der Basis des Transistors 26 ist Die Spannung V4 von —0,8 V am Emitter des Transistors 26 wird auf die Basis eines Transistors 27 geschaltet und die Spannung V3 von
— 1.: V arn Emiuer des Transistors 25 wird auf die Basis eines Transistors 28 geschaltet. Da die Spannung an der Basis des Transistors 27 weniger negativ als die Spannung an der Basis des Transistors 28 ist. gelangt der Transistor 27 in den leitenden Zustand und der Transistor 28 bleibt gesperrt. Im leitenden Zustand des Transistors 27 fließt ein Strom von der CML-Masse durch den Widerstand 39. über die Kollektor-Emitterstrecke des Transistors 27. durch den Transistor 29 und den Widerstand 40 nach dem zweiten Potential von
33 V. Der Spannungsabfall über dem Widerstand 39 erzeugt an uci Ausgaiigskicmiüc 47 Cine Spannung V„ von -0.5 V.
Die Rauschspannung zwischen der T?L-Masse und der CML-Masse wird sowohl der Signalspannung Vi ab auch der Signalspannung V4 h'nzuaddiert. Der als Differenzverstärker ausgeführte Stromschalter 16 spricht auf die Differenz zwischen den Spahnungswerten V3 und V4 an, so daß die Rauschspannungen
eliminiert werden.
Wenn ein binäres »1 «-Signal von +3,5 V der Eingangsklemme 45 des Transistors 24 zugeführt wird, so gelangt der Transistor 24 in den leitenden Zustand. Im leitenden Zustand des Transistors 24 fließt ein Strom von dem Potential von + 5 V über die Kollektor-Emitterstrecke des Transistors 24 durch die Widerstände 34 und 35 zu dem zweiten Potential von —3.3 V sowie durch die Widerstände 34 und 36 zu dem ersten Potential in Form der T-L-Masse. Der Strom durch den Transistor 24 erhöht wesentlich den durch den Widerstand 35 fließenden Strom, so daß der Spannungsabfall über dem Widerstand 35 wächst. Der vergrößerte Spannungsabfall über dem Widerstand 35 verursacht ein Potential an der Basis des Transistors 25, welches positiver als die T-'L-Masse ist. Die Spannung an der Basis des Transistors 25 ist nunmehr positiver als die Spannung an der Basis des Transistors 26, so daß die Spannung am Emitter des Transistors 25 positiver als die Spannung am Emiuer des Transistor;, 26 v\.id. Hierdurch gelangt der Transistor 28 in den leitenden Zustand und der Transistor 27 wird gesperrt. Im leitenden Zustand des Transistors 28 ftL>t ein Strom von der CML-Masse über die Kollektor-Emiuerstrecke des Transistors 28. durch den Transistor 29 und über den Widerstand 40 nach dem zweiten Potential von —33 V. Da der Transistor 27 nunmehr gesperrt ist. ergibt sich kein Spannungsabfall mehr über den Widerstand 39 und es befindet sich die Spannung an der Ausgangsklemme 47 im wesentlichen auf dem Potential der CML-Masse. ."::: Es sei an dieser Stelle vermerkt, daß das Potential an den Basen der Transistoren 27 und 28 entsprechend der Veränderung des Potentials der "PL-Masse schwanken kann. Die "PL-Masse wird über den Emitterfolger 12 auf die Basis des Transistors 28 und über den Emitterfolger 13 auf die Basis des Transistors 27 gekoppelt. Da sich jedoch das "PL-Massepotential an der Basis des Transistors 27 in der gleichen Weise wie an der Basis des Transistors 28 verändert, werden diese Verändeiuntgen durch den Stromschalter 16 eliminiert und das Signal an der Ausgangsklemme 47 wird von jeglichem Rauschen frei, das ansonsten durch Schwankungen des T-L-Massepotentials verursacht werden könnte. An den Basen der Transistoren 24 und 25 angeordnete Zenerdioden 20 und 21 dienen der Begrenz jng der Signabpannurig.
Wenn der Wunsch vorliegt. Signale vom T'L-Pejrel oder vom DTL-Pegel in Signale vom ECL-Pegel umzuset/en. so wird ein weiterer Emitterfolger 14 gemäß Fig. 3 am Ausgang der Schaltungsanordnung gemäß Fig.l hinzugeführt. Die Schaltungsanordnung gemäß F i g. 3 weist ferner zusätzlich Dioden 51 und 52 auf, die der Erzeugung t-ines vergrößerten Spannungsabfalls innerhalb der Kathodenfolger 12 und 13 dienen, so uaß die Spannung an der Basis der Transistoren 27 und 28 negativer wird als dies bei der Schahi-ngsanord-
·■ ο r-· · j i— _ Ii .. i~:_ _ _-·. u..u
HUIIg gCKIdlJ I I £. I UVI I QH WQl. l^lll /.UMI» t UV I lC"
Spannungsabfall über dem Transistor 31 des ECL-Ausgangs-Emitterfolgers bringt die Spannung an der Ausgangsklemme 4Γ hinsichtlich eines binären »O«-Signales auf den Wert von 1.7 V und hinsichtlich eines binären »1«-Signales auf den Wert von ungefähr 0,85 V, wie dies anhand des untersten Impuisziiges gemäß F i g. 2 ersichtlich ist.
Hierzu 3 Blatt Zeichnungen

Claims (5)

  1. Patentansprüche:
    25 28 44?
    J. Schaltungsanordnung zum Umsetzen von Signalen eines ersten logischen Pegels in Signale eines zweiten logischen Pegels, mü einer die Signale des ersten logischen Pegels liefernden Eingangsschaltung, einem ersten Emitterfolger, dessen Eingang an die Eingangsschaltung angeschlossen ist. mit einem Spannungsteiler im Ausgangskreis des ersten Emitierfolgers der an ein erstes Potential angeschlossen ist und mit einer zwischen dem ersten Potential und einem zweiten Potential betriebenen Aussangsstufe, welche eine Konstantstromquelle und einen von dieser gespeisten Differenzverstärker aufweist, wobei ein Eingang des Differenzverstärkers von dem Spannungsteiler angesteuert wird, dadurch gekennzeichnet, daß der Spannungsteiler (34, 35, 36) zusätzlich an ein drittes Poiemiai (iviasse) der Eingangsschaltung (T2L) und ;£^er zweite Eingang des Differenzverstärkers (16) en "dieses dritte Potential ("PL-Masse) angeschlossen ist.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Emitterfolger (12) ^zwischen dem Spannungsteiler (34, 35, 36) und dem einen Eingang des Differenzverstärkers (16) und ein dritter Emitterfolger (13) zwischen dem dritten Potential ("PL-Masse) und dem anderen Eingang des üiffcrenzverstärkers (16) angeordnet ist.
  3. 3. Schaltungsanordnung nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß ein vierter Emitterfolger (14) dem Ausgang des Differenzverstärkers (16) nachgeschaltet ist.
  4. 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3. dadurch gekenr ieichnet. daß der Transistor (24) des ersten Emitte lolgers (II) mit seiner Basis direkt an die Eingangsspannung (Vi\) und über eine Zenerdiode (20) an das dritte Potential (T-'L-Masse) angeschlossen ;st. daß der Emitter des Transistors (24) über die Reihenschaltung zweier Widerslände (34, 35) an das crsie Potential ( — 3,3 V: — 5.2 V) angeschlossen ist. und daß der den beiden Widerständen (34.35) gemeinsame Schaltungspunkt über einen dritten Widerstand (36) mit dem dritten Po!eii'.ia!{T-L-Masse) verbünden ibt.
  5. 5. Schaltungsanordnung nach Anspruch 1. dadurch gekennzeichnet daß die Konsiantstromquellc (18) einen Transistor (29) aufweist, dessen Kollektor-Emittersirecke den gemeinsamen Emitteranschluß des Differenzverstärkers (16) ;nit dem ersten Poten'ia! (— J.3 V; —5,2 V) verbindet und dessen Basis an ein konstantes Bezugspotential gelegt ist.
    b. Schaltungsanordnung nach Anspruch 1,dadurch gekennzeichnet, daß der Kollektor des einen Transistors (28) des Differenzverstärkers (16) direkt und der Kollektor des 2f!d
    e~ Transistors ^27^ des
    Differenzverstärkers (i6) über einen Widerstand (39) an das zweite Potential (CML-Masse) angeschlossen ist.
DE2528449A 1974-07-01 1975-06-26 Schaltungsanordnung zum Umsetzen von logischen Signalen Expired DE2528449C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/484,513 US3959666A (en) 1974-07-01 1974-07-01 Logic level translator

Publications (2)

Publication Number Publication Date
DE2528449A1 DE2528449A1 (de) 1976-01-22
DE2528449C2 true DE2528449C2 (de) 1984-01-19

Family

ID=23924458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2528449A Expired DE2528449C2 (de) 1974-07-01 1975-06-26 Schaltungsanordnung zum Umsetzen von logischen Signalen

Country Status (5)

Country Link
US (1) US3959666A (de)
JP (1) JPS5128450A (de)
DE (1) DE2528449C2 (de)
FR (1) FR2277465A1 (de)
GB (1) GB1520131A (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135103A (en) * 1977-06-22 1979-01-16 Honeywell Inc. Logic transition circuits
JPS5651045A (en) * 1979-09-29 1981-05-08 Toshiba Corp Detector for part between data of record player
JPS56143725A (en) * 1980-04-09 1981-11-09 Sony Corp Interface circuit
US4368395A (en) * 1980-07-18 1983-01-11 Harris Corporation Differential linear to digital translator
JPS5759183A (en) * 1980-09-26 1982-04-09 Toshiba Corp Scintillation camera and its adjusting method
EP0052565A1 (de) * 1980-11-17 1982-05-26 FAIRCHILD CAMERA &amp; INSTRUMENT CORPORATION Gegen Temperatur- und Herstellungsschwankungen kompensierter TTL-ECL-Verknüpfungspuffer
JPS585029A (ja) * 1981-06-30 1983-01-12 Fujitsu Ltd レベル変換回路
DE3217237A1 (de) * 1982-05-07 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur pegelumsetzung
US4453095A (en) * 1982-07-16 1984-06-05 Motorola Inc. ECL MOS Buffer circuits
FR2534752A1 (fr) * 1982-10-18 1984-04-20 Radiotechnique Compelec Circuit convertisseur de niveaux de signaux entre une logique de type saturee et une logique de type non saturee
JPS5975720A (ja) * 1982-10-25 1984-04-28 Seiko Instr & Electronics Ltd 半導体装置
US4518876A (en) * 1983-03-30 1985-05-21 Advanced Micro Devices, Inc. TTL-ECL Input translation with AND/NAND function
US4527079A (en) * 1983-11-01 1985-07-02 Advanced Micro Devices, Inc. Integrated circuit device accepting inputs and providing outputs at the levels of different logic families
US4533842A (en) * 1983-12-01 1985-08-06 Advanced Micro Devices, Inc. Temperature compensated TTL to ECL translator
WO1986002792A1 (en) * 1984-11-02 1986-05-09 Advanced Micro Devices, Inc. Integrated circuit device accepting inputs and providing outputs at the levels of different logic families
US4868427A (en) * 1987-10-30 1989-09-19 Gazelle Microcircuits, Inc. ECL to TTL circuit
US4994691A (en) * 1990-04-16 1991-02-19 Advanced Micro Devices, Inc. TTL-to-CML translator circuit
US5422523A (en) * 1992-11-09 1995-06-06 Intel Corporation Apparatus for translating logic signal levels from 3.3 volts to 5 volts
JP2586785B2 (ja) * 1993-02-01 1997-03-05 日本電気株式会社 信号レベル変換回路
DE4424480A1 (de) * 1994-07-12 1996-01-18 Daimler Benz Aerospace Ag Treiberschaltung
DE19807393C1 (de) * 1998-02-21 1999-06-02 Mannesmann Vdo Ag Verfahren und Schaltungsanordnung zur Übertragung von Signalen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3019351A (en) * 1957-12-20 1962-01-30 Ibm Voltage level translating circuit using constant voltage portion of device characteristic
US3329835A (en) * 1964-11-20 1967-07-04 Rca Corp Logic arrangement
DE2000401C3 (de) * 1970-01-07 1974-01-03 Siemens Ag, 1000 Berlin U. 8000 Muenchen Schaltungsanordnung zur Umsetzung von Signalspannungen aus Schaltkreisen mit in der Sättigung betriebenen Transistoren in solche für Schaltkreise, in denen die Sättigung vermieden ist
US3679917A (en) * 1970-05-01 1972-07-25 Cogar Corp Integrated circuit system having single power supply
US3755693A (en) * 1971-08-30 1973-08-28 Rca Corp Coupling circuit
US3723761A (en) * 1971-09-21 1973-03-27 Hitachi Ltd Emitter-emitter coupled logic circuit device

Also Published As

Publication number Publication date
FR2277465A1 (fr) 1976-01-30
FR2277465B1 (de) 1979-05-11
US3959666A (en) 1976-05-25
GB1520131A (en) 1978-08-02
JPS5128450A (de) 1976-03-10
DE2528449A1 (de) 1976-01-22

Similar Documents

Publication Publication Date Title
DE2528449C2 (de) Schaltungsanordnung zum Umsetzen von logischen Signalen
DE2611863C2 (de) Schaltungsanordnung zur Umsetzung von Signalpegeln
DE2448604C2 (de) Schaltungsanordnung zum selektiven Weiterleiten eines von zwei Eingangssignalen zu einem Ausgangsanschluß
DE2028374A1 (de) Automatische Tnggerpegel Regelschal tung
DE2416534A1 (de) Komplementaer-symmetrische verstoerkerschaltung
DE3219815A1 (de) Dreieckgenerator
DE2529966B2 (de) Transistorverstärker
DE2715609C3 (de) Fenster-Diskriminatorschaltung
DE3832378C1 (de)
DE2850905C2 (de) Schaltungsanordnung zur Speisung einer Teilnehmerendeinrichtung
DE1240551B (de) Impulsgenerator zur Erzeugung extrem steilflankiger Impulse mit Speicherschaltdioden
DE3017566C2 (de) Verstärker, insbesondere für eine Teilnehmerschaltung
DE1227937B (de) Schaltungsanordnung zur Realisierung logischer Funktionen
DE3229437A1 (de) Brueckenendstufe fuer einen tonfrequenz-empfangsverstaerker
EP0205649B1 (de) In CMOS-Technik realisierter Inverter
DE1219970B (de) Schaltungsanordnung zur Erzeugung von Impulsen
DE1189586B (de) Schaltungsanordnung zur Wiederherstellung der Impulshoehe von elektrischen Impulsen
DE3012823C2 (de)
DE1176708B (de) Schaltungsanordnung fuer Fernsprech-vermittlungsstellen mit Halbleiter-Dioden, die in einem Sprechstrom-UEbertragungsweg angeordnet sind
DE3035999A1 (de) Schaltungsanordnung zum umsetzen eines binaeren eingangssignals in ein telegrafiersignal
DE2438219A1 (de) Differenzverstaerker mit verstaerkungsregelung
DE2215900C2 (de) Logische Grundschaltung
DE1512416C (de) Verknüpfungsglied
DE1512749B2 (de) Verstärker mit Gegentakteingang und Eintaktausgang
DE1512749C (de) Verstarker mit Gegentakteingang und Ein tak tausgang

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8126 Change of the secondary classification

Ipc: H03K 19/092

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee