DE60118412T2

DE60118412T2 - Digital-analog-wandler

Info

Publication number: DE60118412T2
Application number: DE60118412T
Authority: DE
Inventors: R. Jan WESTRA; J. Anne ANNEMA; M. Jeroen VAN DEN BOOM; C. Eise DIJKMANS
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 2000-09-27
Filing date: 2001-09-14
Publication date: 2006-11-09
Anticipated expiration: 2021-09-15
Also published as: KR20020060757A; EP1382123B1; JP2004510382A; ATE322105T1; US6501407B2; WO2002027941A3; DE60118412D1; WO2002027941A2; US20020047795A1; EP1382123A2; KR100801766B1

Description

Die Erfindung betrifft eine elektronische Schaltung, ausgebildet zum Empfangen einer ersten Speisespannung zwischen einer ersten Speiseanschlussklemme und einer zweiten Speiseanschlussklemme und zum Empfangen einer zweiten Speisespannung zwischen der ersten Speiseanschlussklemme und einer dritten Speiseanschlussklemme, umfassend einen DA-Wandler zum Umsetzen eines digitalen Signals mit einem Spannungsbereich, der höchstens gleich der ersten Speisespannung ist, in ein analoges Signal mit einem Spannungsbereich, der höchstens gleich der zweiten Speisespannung ist, und insbesondere DA-Wandler in integrierten Schaltungen oder ICs.
Derartige elektronische Schaltungen sind aus dem allgemeinen Stand der Technik bekannt, beispielsweise aus GB 2185648 . Es besteht eine allgemeine Tendenz, ICs zu entwerfen, die bei zunehmend niedrigeren Speisespannungen arbeiten. Dies hat unter anderem zur Folge, dass das von dem DA-Wandler gelieferte analoge Signal eine immer kleinere Amplitude hat. Der Spitzen-Spitzen-Wert des analogen Signals kann nämlich nicht größer sein als der Wert der Speisespannung. Der kleinere Maximalwert des analogen Signals wird auch das Signal-Rausch-Verhältnis des analogen Signals nachteilig beeinflussen. Ein anderer Nachteil ist, dass diese modernen ICs mit Spannungen arbeiten müssen, die höher sind als die maximal zulässigen Betriebsspannungen für moderne ICs, weil sie mit ICs von älteren Typen kommunizieren können müssen, die bei höheren Speisespannungen arbeiten. Das letztgenannte Problem wird im Stand der Technik dadurch gelöst, dass der Kern des DA-Wandlers in den modernen ICs von der verhältnismäßig niedrigen ersten Speisespannung aus gespeist wird und dass darüber hinaus hinter den DA-Wandler ein Verstärker gekoppelt ist, der mit der verhältnismäßig hohen zweiten Speisespannung verbunden ist. Der Ausgang des Verstärkers liefert dann ein analoges Signal, das eine höhere Amplitude hat als das analoge Signal am direkten Ausgang des DA-Wandlers. Der Verstärker muss so entworfen werden, dass er mit der höheren zweiten Speisespannung umgehen kann. Das oben erwähnte Signal-Rausch-Verhältnis wird dadurch jedoch nicht verbessert, weil der analoge Signalpegel am direkten Ausgang des DA-Wandlers, d.h. am Eingang des Verstärkers, immer noch durch den Wert der niedrigeren ersten Speisespannung begrenzt wird.
Der Erfindung liegt daher als Aufgabe zugrunde, eine elektronische Schaltung mit einem DA-Wandler zu verschaffen, wobei der DA-Wandler fähig ist, mit anderen elektronischen Schaltungen zu kommunizieren, die mit einer höheren Speisespannung gespeist werden, und wobei der DA-Wandler ein analoges Ausgangssignal mit einem verbesserten Signal-Rausch-Verhältnis liefert.
Gemäß der Erfindung ist die eingangs erwähnte elektronische Schaltung zur Lösung dieser Aufgabe dadurch gekennzeichnet, dass der DA-Wandler umfasst: Konversionswiderstände und Kopplungsmittel, um eine Anzahl der genannten Konversionswiderstände zwischen die erste Speiseanschlussklemme und eine Ausgangsklemme des DA-Wandlers zu schalten und die übrige Anzahl von Konversionswiderständen zwischen die dritte Speiseanschlussklemme und die Ausgangsklemme zu schalten, wobei die genannte Anzahl vom Dateninhalt des digitalen Signals abhängig ist. Im Gegensatz zum Stand der Technik sind die Konversionswiderstände mit der dritten Speiseanschlussklemme zum Empfangen der zweiten, verhältnismäßig hohen Speisespannung gekoppelt, sodass das analoge Signal am Ausgang des DA-Wandlers nicht länger durch die verhältnismäßig niedrige erste Speisespannung begrenzt wird. Daher kann am direkten Ausgang des DA-Wandlers ein analoges Signal mit einem verbesserten Amplitudenpegel geliefert werden. Das Signal-Rausch-Verhältnis des analogen Signals kann somit höher sein.
Ein weiterer Vorteil der erfindungsgemäßen elektronischen Schaltung ist, dass nur die Kopplungsmittel so aufgebaut sein müssen, dass sie die verhältnismäßig hohe zweite Speisespannung aushalten, weil als Konversionswiderstande Widerstände verwendet werden können, die einer verhältnismäßig hohen Spannung standhalten. Die Widerstände können beispielsweise aus polykristallinem Silicium hergestellt werden.
Eine Ausführungsform einer erfindungsgemäßen elektronischen Schaltung ist dadurch gekennzeichnet, dass die Kopplungsmittel Treiber umfassen, die zwischen die erste Speiseanschlussklemme und die dritte Speiseanschlussklemme geschaltet sind, und dass jeder Konversionswiderstand mittels eines ersten Anschlusspunktes mit der Ausgangsklemme und mittels eines zweiten Anschlusspunktes gesondert mit einem Ausgang des zugehörigen separaten Treibers gekoppelt ist.
Jeder separate Treiber ist so aufgebaut, dass er keine Komponenten umfasst, an denen eine Potentialdifferenz auftreten kann, die höher ist als die maximal zulässige IC- Prozessspannung, trotz der Tatsache, dass der separate Treiber von einer verhältnismäßig hohen Speisespannung aus gespeist wird, die höher ist als die Prozessspeisespannung des IC-Prozesses, in dem der separate Treiber implementiert ist.
Vorteilhafte Ausführungsformen des genannten Treibers sind in den Ansprüchen 3 bis 10 definiert.
Eine Ausführungsform einer elektronischen Schaltung ist dadurch gekennzeichnet, dass der DA-Wandler für jeden Treiber ein separates digitales Spannungspegelverschiebeglied umfasst, mit einem ersten Speiseanschlusspunkt, der mit der ersten Speiseanschlussklemme gekoppelt ist, mit einem zweiten Speiseanschlusspunkt, der mit der zweiten Speiseanschlussklemme gekoppelt ist, mit einem dritten Speiseanschlusspunkt, der mit der dritten Speiseanschlussklemme gekoppelt ist, mit einem ersten Ausgang, der mit dem Eingang des ersten Puffers gekoppelt ist, mit einem zweiten Ausgang, der mit dem Eingang des zweiten Puffers gekoppelt ist, und mit einem Eingang, und dass der DA-Wandler zudem Synchronisationsmittel zum Synchronisieren der Datenbits des digitalen Signals umfasst, wobei separate Eingänge der Synchronisationsmittel zum Empfangen der separaten Datenbits gekoppelt sind, während die Synchronisationsmittel einen Takteingang zum Empfangen eines Taktsignals aufweisen und die Synchronisationsmittel separate Ausgänge haben, die mit den separaten Eingängen der separaten digitalen Spannungspegelverschiebeglieder gekoppelt sind.
Die separaten Spannungsverschiebeglieder in dieser Ausführungsform sorgen dafür, dass die ersten Puffer und die zweiten Puffer mit Signalen gesteuert werden, die die gewünschten Spannungspegel ausweisen. Die Synchronisationsmittel gewährleisten, dass die Datenbits unter der Steuerung des Taktsignals nahezu gleichzeitig gelesen werden.
Eine Ausführungsform einer erfindungsgemäßen elektronischen Schaltung ist dadurch gekennzeichnet, dass der DA-Wandler für jeden Treiber ein separates digitales Spannungspegelverschiebeglied umfasst, mit einem ersten Speiseanschlusspunkt, der mit der ersten Speiseanschlussklemme gekoppelt ist, mit einem zweiten Speiseanschlusspunkt, der mit der zweiten Speiseanschlussklemme gekoppelt ist, mit einem dritten Speiseanschlusspunkt, der mit der dritten Speiseanschlussklemme gekoppelt ist, mit einem ersten Ausgang, mit einem zweiten Ausgang und mit einem Eingang, wobei die separaten Eingänge der Spannungspegelverschiebeglieder zum Empfangen der separaten Datenbits des digitalen Signals gekoppelt sind, und dass der DA-Wandler zudem Synchronisationsmittel zum Synchronisieren der Datenbits umfasst, wobei separate Eingänge der Synchronisati onsmittel mit den separaten ersten Ausgängen und den separaten zweiten Ausgängen der Spannungspegelverschiebeglieder gekoppelt sind, wobei die Synchronisationsmittel einen Takteingang zum Empfangen eines Taktsignals aufweisen und wobei die Synchronisationsmittel separate Ausgänge haben, die mit den separaten ersten Eingängen der ersten Puffer und den separaten zweiten Eingängen der zweiten Puffer gekoppelt sind. Dies ist eine alternative Version der vorhergehenden Ausführungsform. Die Synchronisationsmittel sind jetzt nicht den Pegelverschiebegliedern vorgeschaltet, sondern liegen zwischen den Pegelverschiebegliedern und den Puffern.
Vorteilhafte Ausführungsformen der oben erwähnten Spannungspegelverschiebeglieder sind in den Ansprüchen 13 bis 16 definiert.
Eine Ausführungsform einer erfindungsgemäßen elektronischen Schaltung ist dadurch gekennzeichnet, dass die elektronische Schaltung einen Stromkompensationsschaltkreis umfasst, der zwischen der ersten Speiseanschlussklemme und der dritten Speiseanschlussklemme zum Empfangen der zweiten Speisespannung angeschlossen ist, wobei der Stromkompensationsschaltkreis im Betriebszustand von dem digitalen Signal aus in solcher Weise gesteuert wird, dass die Summe aus der Stromaufnahme des DA-Wandlers und der Stromaufnahme des Stromskompensationsschaltkreis nahezu unabhängig vom Dateninhalt des digitalen Signals ist. Der von dem DA-Wandler gezogene Strom ist von dem Dateninhalt des digitalen Signals abhängig. Es ist immer eine gewisse Verdrahtungsimpedanz in Reihe mit den Speiseleitungen des DA-Wandlers vorhanden (Ohmscher Widerstand und Selbstinduktivität). Infolge dieser Verdrahtungsimpedanz und infolge der Tatsache, dass die von dem DA-Wandler aufgenommene Leistung von dem Dateninhalt des digitalen Signals abhängig ist, wird der DA-Wandler mit einer Spannung gespeist, die eine datenabhängige Komponente enthält. Da das so genannte Power Supply Rejection Ratio (Unterdrückung von Versorgungsspannungsschwankungen) des DA-Wandlers verhältnismäßig gering ist, wird in dem DA-Wandler in Abhängigkeit von dem Wert dieses Power Supply Rejection Ratio eine Verzerrung von Signalen auftreten. Auch kann ein unerwünschtes Signalnebensprechen zu anderen Bauelementen der elektronischen Schaltung auftreten.
Sowohl der DA-Wandler als auch der Stromkompensationsschaltkreis haben eine datenabhängige Stromaufnahme. Die datenabhängige Komponente der Stromaufnahme des Stromkompensationsschaltkreises hat den gleichen Wert wie die datenabhängige Komponente der Stromaufnahme des DA-Wandlers. Die beiden genannten Stromkomponenten sind jedoch zueinander in Gegenphase. Da die Speiseanschlusspunkte des DA- Wandlers und des Stromkompensationsschaltkreises mit Hilfe sehr kurzer Verdrahtungsabschnitte miteinander verbunden sind, wird im Wesentlichen kein datenabhängiger Strom durch die Verdrahtungsimpedanzen fließen. Die datenabhängige Komponente des DA-Wandlers und die datenabhängige Komponente des Stromkompensationsschaltkreises kompensieren einander nämlich. Daher wird der DA-Wandler mit einer Speisespannung gespeist, die nahezu unabhängig vom Dateninhalt des digitalen Signals ist. Signalverzerrung und Signalnebensprechen werden somit vermieden, selbst bei einem niedrigen Power Supply Rejection Ratio.
Vorteilhafte Ausführungsformen von erfindungsgemäßen Stromkompensationsschaltkreisen sind in den Ansprüchen 19 bis 22 aufgeführt.
Die Erfindung ist in der Zeichnung dargestellt und wird im Folgenden näher beschrieben. Es zeigen:
1 ein Schaltbild einer Ausführungsform einer erfindungsgemäßen elektronischen Schaltung,
2 ein Schaltbild einer weiteren Ausführungsform einer erfindungsgemäßen elektronischen Schaltung,
3 ein Schaltbild eines Treibers zur Verwendung in der erfindungsgemäßen elektronischen Schaltung,
4 bis 9 Schaltbilder von Verstärkern zur Verwendung in den Treibern einer erfindungsgemäßen elektronischen Schaltung,
10 bis 12 Schaltbilder von weiteren Ausführungsformen einer erfindungsgemäßen elektronischen Schaltung,
13 ein vereinfachtes Schaltbild, in dem die parasitären Verdrahtungsimpedanzen zu den Speiseanschlusspunkten eines erfindungsgemäßen DA-Wandlers symbolisch angedeutet sind, und
14 bis 17 Schaltbilder von weiteren Ausführungsformen einer elektronischen Schaltung mit einem erfindungsgemäßen DA-Wandler, die mit erfindungsgemäßen Stromkompensationsmitteln versehen ist.
Gleiche Komponenten oder Elemente haben in dieser Zeichnung die gleichen Bezugszeichen.
1 ist ein Schaltbild einer Ausführungsform einer elektronischen Schaltung mit einem DA-Wandler DAC. Der DA-Wandler DAC umfasst Kopplungsmittel CPL und Konversionswiderstände R_CNV0 bis R_CNVn. Die Kopplungsmittel CPL umfassen Schalter, die von den digitalen Signalen DS gesteuert werden, die mit a₀ bis a_n bezeichnet werden. Der DA-Wandler DAC liefert ein analoges Ausgangssignal U_OUT zwischen der Ausgangsklemme OUT und einer ersten Speiseanschlussklemme V_SS. Der DA-Wandler DAC ist in einem IC implementiert, der bei einer ersten Speisespannung U_L arbeitet, die zwischen der ersten Speiseanschlussklemme V_SS und einer zweiten Speiseanschlussklemme V_DDL anliegt. 1 zeigt auch eine zweite Speiseanschlussklemme V_DDH, die eine zweite Speisespannung empfangen soll, die zwischen der ersten Speiseanschlussklemme V_SS und der zweiten Speiseanschlussklemme V_DDH anliegt. In Abhängigkeit von dem Logikwert der Signale a₀ bis a_n sind die Konversionswiderstände entweder zwischen die erste Speiseanschlussklemme V_SS und die Ausgangsklemme OUT geschaltet oder zwischen die zweite Speiseanschlussklemme V_DDH und die Ausgangsklemme OUT geschaltet. 1 zeigt als Beispiel die Situation, in der die Konversionswiderstände R_CNV0 und R_CNV1 zwischen die dritte Speiseanschlussklemme V_DDH und die Ausgangsklemme OUT geschaltet sind. Die verbleibenden Konversionswiderstände sind zwischen die erste Speiseanschlussklemme V_SS und die Ausgangsklemme OUT geschaltet. Die Konversionswiderstände können beispielsweise aus polykristallinem Silicium hergestellt sein. Die zweite Speisespannung U_H kann höher sein als die maximal zulässige IC-Prozessspannung des ICs. Die Kopplungsmittel CPL sind jedoch so entworfen, dass sie keine Komponenten umfassen, an denen eine höhere Potentialdifferenz auftritt als die maximal zulässige IC-Prozessspannung. Das analoge Signal U_OUT hat einen Spannungsbereich, der nahezu gleich der zweiten Speisespannung U_H ist. Daher wird das Signal-Rausch-Verhältnis des analogen Signals U_OUT größer sein als in einer ähnlichen Schaltung nach dem Stand der Technik, in der der Spannungsbereich des analogen Signals U_OUT gleich der ersten Speisespannung U_L ist.
2 ist ein Schaltbild einer weiteren Ausführungsform des DA-Wandlers DAC. Die Kopplungsmittel sind mit den Treibern DR₀ bis DR_n ausgeführt. Jeder Treiber DR_j hat einen ersten Speiseanschlusspunkt, der mit der ersten Speiseanschlussklemme V_SS gekoppelt ist, einen zweiten Speiseanschlusspunkt, der mit der zweiten Speiseanschlussklemme V_DLL gekoppelt ist, und einen dritten Speiseanschlusspunkt, der mit der dritten Speiseanschlussklemme V_DDH gekoppelt ist. Jeder Treiber DRV_j hat einen Ausgang DR_j, der mit dem entsprechenden Konversionswiderstand R_CNVj gekoppelt ist. Jeder Treiber DRV_j hat einen ersten Puffer BF₁ mit einem Eingang IBF₁ und einem zweiten Puffer BF₂ mit einem zweiten Eingang IBF₂. Je nach den Logikpegeln an den Eingängen IBF₁ und IBF₂, wobei die Pegel durch die Datenbits a₀ bis a_n des digitalen Signals DS definiert sind (siehe 1), wird das Potential am Ausgang DR_j entweder nahezu gleich dem Potential an der ersten Speiseanschlussklemme V_SS oder nahezu gleich dem Potential an der dritten Speiseanschlussklemme V_DDH sein.
3 ist ein Schaltbild eines Treibers DRV_j zur Verwendung in der elektronischen Schaltung von 2. Der Treiber DRV_j umfasst eine Verstärkerstufe AMP, eine weitere Verstärkerstufe AMPF, den ersten Puffer BF₁ und den zweiten Puffer BF₂. Die Ausgänge der Verstärkerstufen AMP und AMPF sind miteinander verbunden und bilden zusammen den Ausgang DR_j. Ein erster Speiseanschlusspunkt der Verstärkerstufe AMP ist mit der ersten Speiseanschlussklemme V_SS verbunden. Ein Speiseanschlusspunkt der weiteren Verstärkerstufe AMPF ist mit der dritten Speiseanschlussklemme V_DDH verbunden. Die Speiseanschlusspunkte des ersten Puffers BF₁ sind zwischen die erste Speiseanschlussklemme V_SS und die zweite Speiseanschlussklemme V_DDL geschaltet. Die Speiseanschlusspunkte des zweiten Puffers BF₂ sind zwischen die zweite Speiseanschlussklemme VDD_L und die dritte Speiseanschlussklemme V_DDH geschaltet. Die Ausgänge der Puffer BF₁ und BF₂ sind mit Eingängen der Verstärkerstufen AMP bzw. AMPF verbunden. Die Verstärkerstufe AMP hat eine Bezugsklemme RF₁ zum Empfangen einer Bezugsspannung. Die weitere Verstärkerstufe AMPF hat eine Bezugsklemme RF_1C zum Empfangen einer weiteren Bezugsspannung. Die Puffer BF₁ und BF₂ sind als Beispiel als Wechselrichter ausgeführt. Es soll jetzt angenommen werden, dass zum Beispiel das Potential an der ersten Speiseanschlussklemme gleich 0 Volt ist, dass die erste Speisespannung U_L gleich 2,5 Volt ist und dass die zweite Speisespannung U_H gleich 5 Volt ist. Die hohen und niedrigen Logikwerte am Eingang der Verstärkerstufe AMP sollen 0 Volt bzw. 2,5 Volt sein. Die hohen und niedrigen Logikwerte am Eingang der weiteren Verstärkerstufe AMPF werden dann 2,5 Volt bzw. 5 Volt sein. Der Aufbau der Verstärkerstufen AMP und AMPF ist so, dass nirgends im Treiber DRVj eine Potentialdifferenz größer als 2,5 Volt vorhanden sein wird, trotz der Tatsache, dass an der dritten Speiseanschlussklemme ein Potential von 5 Volt anliegt. Daher kann der Treiber in einen IC mit einer maximalen IC-Prozessspannung von 2,5 Volt eingebaut werden, während der Spannungsbereich am Ausgang DR_j dennoch 5 Volt beträgt.
4 ist ein Schaltbild einer Ausführungsform der Verstärkerstufe AMP. Die Verstärkerstufe AMP umfasst einen Verstärkertransistor TA, einen ersten Kaskodentransistor TC₁, einen zweiten Kaskodentransistor TC₂ und einen Transistor D, der als Diode geschaltet ist. Der Verstärkertransistor TA ist über ein Gate mit dem Ausgang des ersten Puffers BF₁ verbunden und über eine Source mit der ersten Speiseanschlussklemme V_SS. Der erste Kaskodentransistor TC₁ ist über ein Gate mit einer Bezugsspannungsquelle VRF₁ und über eine Source mit der Drain des Verstärkertransistors TA verbunden. Der zweite Kaskodentransistor TC₂ ist über ein Gate mit dem Gate des ersten Kaskodentransistors TC₁, über eine Source mit der Drain des ersten Kaskodentransistors TC₁ und über eine Drain mit dem Ausgang DR_j verbunden. Die Diode D ist parallel mit dem Hauptstrompfad des zweiten Kaskodentransistors TC₂ verbunden. Teilweise wegen des als Diode geschalteten Transistors D wird die Steuerspannung U_C zwischen dem Gate und der Source des zweiten Kaskodentransistors TC₂ in Abhängigkeit vom Potential am Gate des Verstärkertransistors TA und dem Potential am Ausgang DR_j angepasst. Hierdurch sind Spannungsdifferenzen an den Transistoren in der Verstärkerstufe AMP nicht größer als 2,5 Volt, während dennoch die Spannungsamplitude am Ausgang DR_j 5 Volt betragen kann. All dies gilt unter der Bedingung, dass ein geeigneter Wert für die von der Bezugsspannungsquelle VRF₁ gelieferte Spannung gewählt ist, beispielsweise gleich dem Wert des Potentials an der zweiten Speiseanschlussklemme V_DDL7 d.h. im vorliegenden Beispiel 2,5 Volt.
Das bedeutet, dass auf Wunsch die Bezugsspannungsquelle VRF₁ weggelassen werden kann, wobei dann die Gates der Kaskodentransistoren TC₁ und TC₂ mit der zweiten Speisespannungsklemme V_DDL verbunden sind.
5, 6 und 7 sind Schaltbilder von Treibern, die Alternativen für die in 4 gezeigten Treiber darstellen, wobei die Funktion des als Diode geschalteten Transistors D durch einen ersten Spannungsregeltransistor TRG₁ und einen zweiten Spannungsregeltransistor TRG₂ ersetzt worden ist. Der erste Spannungsregeltransistor TRG₁ hat ein mit dem Ausgang DR_j verbundenes Gate, eine mit dem Gate des zweiten Kaskodentransistors TC₂ verbundene Source und eine mit dem Gate des ersten Kaskodentransistors TC₁ verbundene Drain. Der zweite Spannungsregeltransistor TRG₂ hat ein Gate, das mit dem Gate des ersten Kaskodentransistors TC₁ verbunden ist, eine mit dem Gate des zweiten Kaskodentransistors TC₂ verbundene Source und eine mit dem Ausgang DR_j verbundene Drain. In Abhängigkeit vom Potential am Gate des Verstärkertransistors TA und am Ausgang DR_j leitet entweder der erste Spannungsregeltransistor TRG₁ und ist der zweite Spannungsregel transistor TRG₂ nicht leitend oder ist der erste Spannungsregeltransistor TRG₁ nicht leitend und leitet der zweite Spannungsregeltransistor TRG₂ oder sind sowohl der erste Spannungsregeltransistor TRG₁ als auch der zweite Spannungsregeltransistor TRG₂ leitend. Die Steuerspannung U_C ist auf diese Weise so angepasst, dass die Verstärkerstufe AMP keine Transistoren enthält, an denen eine Potentialdifferenz von mehr als 2,5 Volt anliegt, während dennoch das Potential am Ausgang DR_j 5 Volt betragen kann.
Wenn das Potential am Ausgang DR_j mehr als zwei Mal so groß sein kann wie die maximal zulässige IC-Prozessspannung, kann die Verstärkerstufe AMP um einen zusätzlichen Kaskodentransistor und zusätzliche Spannungsregeltransistoren erweitert werden, wie als Beispiel in 8 dargestellt ist. Wenn das Potential am Ausgang DR_j nur geringfügig höher ist als zwei Mal die maximal zulässige IC-Prozessspannung, kann auch ein Spannungspegelverschiebeglied verwendet werden, statt der Erhöhung der Anzahl Kaskodentransistoren und Spannungsregeltransistoren. Dies kann beispielsweise in der in 6 gezeigten Weise mit einer Spannungsquelle V₁ in Reihe mit der Drain des zweiten Spannungsregeltransistors TRG₂ erfolgen oder wie in 7 mit einer Spannungsquelle V₂ in Reihe mit einem gemeinsamen Verbindungspunkt des Gates des ersten Spannungsregeltransistors TRG₁ und der Drain des zweiten Spannungsregeltransistors TRG₂.
Das Schaltbild von 8 ist eine Erweiterung in Bezug auf das Schaltbild von 5. Ein dritter Kaskodentransistor TC₃ ist zwischen die Drain des zweiten Kaskodentransistors TC₂ und den Ausgang DR_j in Reihe geschaltet. Die Schaltung umfasst weiterhin einen dritten Spannungsregeltransistor TRG₃ und einen vierten Spannungsregeltransistor TRG₄. Die Verbindungen zwischen dem dritten Spannungsregeltransistor TRG₃, dem vierten Spannungsregeltransistoren TRG₄ und dem dritten Kaskodentransistor TC₃ entsprechen den Verbindungen zwischen dem ersten Spannungsregeltransistor TRG₁, dem zweiten Spannungsregeltransistor TRG₂ und dem dritten Kaskodentransistor TC₂ unter der Bedingung, dass das Gate des vierten Spannungsregeltransistors TRG₄ und die Drain des dritten Spannungsregeltransistors TRG₃ mit dem Gate des zweiten Kaskodentransistors TC₂ statt mit dem Gate des ersten Kaskodentransistors TC, verbunden sind. Die Verstärkerstufe AMP kann je nach Erfordernis mittels einer beliebigen Anzahl zusätzlicher Kaskodentransistoren und zusätzlicher Spannungsregeltransistoren angepasst werden, sodass sie in ähnlicher Weise mit dem Potential am Ausgang DR_j umgeht.
9 ist ein Schaltbild, das dem Schaltbild von 3 entspricht und eine Ausführungsform einer Verstärkerstufe AMP gemäß 5 darstellt und eine Ausführungs form einer weiteren Verstärkerstufe AMPF darstellt, welche weitere Verstärkerstufe AMPF in einer zum Schaltbild von 5 komplementären Weise implementiert ist. Die Elemente mit Bezugszeichen TA_C; TC_1C; TC_2C; TRG_1C; TRG_2C und VRF_1C entsprechen Elementen mit Bezugszeichen TA; TC₁; TC₂; TRG₁; TRG₂ und VRF₁. Es ist nicht unbedingt notwendig, dass die Verstärkerstufe AMP und die weitere Verstärkerstufe AMPF komplementär aufgebaut sind. Daher ist es möglich, dass beispielsweise die Verstärkerstufe AMP entsprechend dem Schaltbild von 5 aufgebaut ist, während die weitere Verstärkerstufe AMPF als komplementäre Version des Schaltbildes von 4 aufgebaut ist.
10 ist ein Schaltbild einer weiteren Ausführungsform der erfindungsgemäßen elektronischen Schaltung. Die Schaltung von 10 umfasst die Schaltung von 2 erweitert mit Synchronisationsmitteln SNC und Pegelverschiebegliedern LVSHFT₀ bis LVSHFT_n. Die Synchronisationsmittel sind durch n-Flipflops FF gebildet. Jedes Flipflop FF hat einen Takteingang, der mit der Klemme CLK zum Empfangen eines Taktsignals verbunden ist. Jedes Flipflop FF hat einen separaten Dateneingang, der zum Empfangen des zugehörigen Datenbits A_j geschaltet ist. Jedes Flipflop FF hat einen separaten Ausgang, der mit dem entsprechenden Eingang I_LV des zugehörigen Spannungspegelverschiebegliedes LVSHFT_j gekoppelt ist. Jedes individuelle Spannungspegelverschiebeglied LVSHFT_j hat einen ersten Ausgang OF_LV, um den entsprechenden Eingang des ersten Puffers PF₁ des entsprechenden Treibers DRV_j zu koppeln, und einen zweiten Ausgang OS_LV, um den entsprechenden Eingang des zweiten Puffers BF₂ des entsprechenden Treibers DRV_j zu koppeln. Die Synchronisationsmittel SNC sorgen dafür, dass die Datenbits a₀ bis a_n nahezu simultan getaktet werden, sodass keine unerwünschten Zwischenpegel auftreten können. Die Synchronisationsmittel werden von der ersten Speisespannung U_L gespeist.
Die Spannungspegelverschiebeglieder LVSHFT₀ bis LVSHFT_n werden beide mit der ersten Speisespannung U_L und der zweiten Speisespannung U_H gespeist. Nehmen wir wieder das Beispiel, dass die erste Speisespannung U_L = 2,5 Volt und die zweite Speisespannung U_H = 5 Volt ist, dann wird die Spannung am ersten Ausgang OF_LV zwischen 0 und 2,5 Volt variieren und die Spannung am zweiten Ausgang OS_LV wird zwischen 2,5 und 5 Volt variieren. Auf diese Weise wird es in der elektronischen Schaltung von 10 keine Komponenten geben, an denen eine Potentialdifferenz von mehr als 2,5 Volt anliegt.
11 ist ein Schaltbild einer Ausführungsform einer erfindungsgemäßen elektronischen Schaltung, die eine Alternative für die elektronische Schaltung von 10 bildet. Der Unterschied zu 10 ist hauptsächlich, dass die Spannungspegel der Datenbits a₀ bis a_n erst angepasst werden und dass anschließend die Datenbits mit Hilfe der Synchronisationsmittel SNC synchronisiert werden. Um dies zu erreichen, werden die Synchronisationsmittel nicht von der ersten Speisespannung U_L gespeist, sondern von der zweiten Speisespannung U_H. Die Anzahl der benötigten Flipflops ist jetzt zwei Mal so groß.
12 ist ein Schaltbild einer Ausführungsform eines erfindungsgemäßen Spannungspegelverschiebegliedes LVSHFT_j. Das Spannungspegelverschiebeglied LVSHFT_j umfasst einen Eingangspuffer IBF, einen Wechselrichter IV, eine bistabile Triggerschaltung LTCH, die von Transistoren TR₁ und TR₂, einem ersten Kondensator C₁, einem zweiten Kondensator C₂, einer ersten Diode D₁ und einer zweiten Diode D₂ gebildet wird. Der Eingangspuffer IBF und der Wechselrichter IV werden von der ersten Speisespannung U_L gespeist. Der Eingangspuffer IBF ist als Beispiel als nichtinvertierender Verstärker dargestellt und hat einen Eingang, der den Eingang I_LV des Spannungspegelverschiebegliedes LVSHFT_j bildet und einen Ausgang, der mit einem Eingang des Wechselrichters IV verbunden ist. Ein Ausgang des Wechselrichters IV ist mit dem ersten Ausgang OF_LV des Spannungspegelverschiebegliedes LVSHFT_j verbunden. Die Sources der Transistoren TR₁ und TR₂ sind mit der dritten Speiseanschlussklemme V_DDH zum Empfangen der zweiten Speisespannung U_H verbunden. Die Drain des Transistors TR₁ und das Gate des Transistors TR₂ sind miteinander verbunden und bilden den ersten Triggeranschlusspunkt. Die Drain des Transistors TR₂ und das Gate des Transistors TR₁ sind miteinander verbunden und bilden den zweiten Triggeranschlusspunkt, der auch mit dem zweiten Ausgang OS_LV des Spannungspegelverschiebegliedes LVSHFT_j gekoppelt ist. Der erste Kondensator C₁ ist zwischen den ersten Triggeranschlusspunkt und den Ausgang des Eingangspuffers IBF geschaltet. Der zweite Kondensator C₂ ist zwischen den zweiten Ausgang OS_LV und den ersten Ausgang OF_LV des Spannungspegelverschiebegliedes LVSHFTj geschaltet. Die erste Diode D₁ ist zwischen die zweite Spannungsanschlussklemme V_DDL und den ersten Triggeranschlusspunkt geschaltet. Die zweite Diode D₂ ist zwischen die zweite Speisenanschlussklemme V_DDL und den ersten Ausgang OS_LV des Spannungspegelverschiebegliedes LVSHFTj geschaltet. Beim Betrieb und im unbestimmten Zustand liegt an den Kondensatoren C, und C₂ eine Gleichspannung an, die die tatsächliche Spannungspegelverschiebung bewirkt. Die Dioden D₁ und D₂ sorgen dafür, dass beim Initiieren der ersten und zweiten Spannungen U_L und U_H niemals Spannungen, die größer als die von der ersten Speisespannung U_L gelieferte Spannung sind, an den Transistoren TR₁ und TR₂ auftreten können.
13 zeigt eine elektronische Schaltung mit einem DA-Wandler DAC gemäß der Erfindung. Ein erster Speiseanschlusspunkt 1 des DA-Wandlers DAC ist mit der ersten Speiseanschlussklemme V_SS der elektronischen Schaltung verbunden. Ein zweiter Speiseanschlusspunkt 2 des DA-Wandlers DAC ist mit der dritten Speiseanschlussklemme V_DDH der elektronischen Schaltung verbunden. Die zweite Speisespannung U_H ist zwischen die erste Speiseanschlussklemme V_SS und die dritte Speiseanschlussklemme V_DDH geschaltet. Parasitäre Verdrahtungsimpedanzen zwischen dem Anschlusspunkt 1 und der ersten Speiseanschlussklemme V_SS und zwischen dem Anschlusspunkt 2 und der dritten Speiseanschlussklemme V_DDH werden mit Z₁₁ bzw. Z₁₂ bezeichnet. Die Stromaufnahme I_DAC des DA-Wandlers DAC enthält eine Komponente, die von dem digitalen Eingangssignal DS abhängig ist. Wegen der vorhandenen Verdrahtungsimpedanzen Z₁₁ und Z₁₂ tritt jetzt eine effektive Speisespannung U mit einer Komponente auf, die von dem digitalen Eingangssignal DS abhängig ist. Wenn der DA-Wandler DAC ein ungenügend hohes Power Supply Rejection Ratio hat, wird infolge der datenabhängigen Komponente in der effektiven Speisespannung eine Signalverzerrung und eventuell ein Signalnebensprechen zu anderen Teilen der elektronischen Schaltung auftreten.
14 zeigt eine erfindungsgemäße elektronische Schaltung mit einem DA-Wandler DAC, wie in 13 gezeigt, und zusätzlich dazu einem Stromkompensationsschaltkreis CMP. Das digitale Signal DS wird nicht nur dem DA-Wandler zugeführt, sondern auch dem Stromkompensationsschaltkreis CMP. Die Speiseleitungen des Stromkompensationsschaltkreises CMP sind nicht mit der ersten Speiseanschlussklemme V_SS und der dritten Speiseanschlussklemme V_DDH verbunden, sondern stattdessen mit dem ersten Anschlusspunkt 1 bzw. dem zweiten Anschlusspunkt 2. Die Stromaufnahme des Stromkompensationsschaltkreises CMP wird mit I_CMP bezeichnet. Der Wert von I_CMP liegt vorzugsweise viel niedriger als der Wert von I_DAC, sodass die totale Stromaufnahme der Schaltung nicht merklich erhöht ist. Der StromkompensationsschaltkreisCMP ist jedoch so entworfen, dass die Stromaufnahme I_CMP eine datenabhängige Komponente enthält, die ebenso groß ist wie die datenabhängige Komponente der Stromaufnahme I_DAC des DA-Wandlers DAC, aber entgegengesetzte Phase hat. Daher enthält die effektive Speisespannung U nahezu keine datenabhängige Komponente.
Die elektronische Schaltung von 14 soll jetzt anhand von 15, 16 und 17 ausführlicher erläutert werden. In 17 ist der DA-Wandler DAC dargestellt, der im Gegensatz zu 1 mit dem ersten Speiseanschlusspunkt 1 und dem zweiten Speisean schlusspunkt 2 verbunden ist. Der DA-Wandler DAC umfasst Schaltmittel CPL und Konversionswiderstände R_CNV0 bis R_CNVn. Die Schaltmittel CPL umfassen Schalter, die von den digitalen Signalen DS gesteuert werden, bezeichnet als a₀ bis a_n. Je nach den Logikwerten der Signale a₀ bis an sind die Konversionswiderstände entweder zwischen den ersten Anschlusspunkt 1 und die Ausgangsklemme OUT geschaltet oder zwischen den zweiten Speiseanschlusspunkt 2 und die Ausgangsklemme OUT. 17 zeigt als Beispiel die Situation, in der die Konversionswiderstände R_CNV0 und R_CNV1 zwischen den zweiten Speiseanschlusspunkt 2 und die Ausgangsklemme OUT geschaltet sind. Die Stromaufnahme I_DAC des DA-Wandlers DAC ist minimal, wenn alle Konversionswiderstände R_CNV0 bis R_CNVn entweder zwischen den ersten Speiseanschlusspunkt 1 und die Ausgangsklemme OUT oder zwischen den zweiten Speiseanschlusspunkt 2 und die Ausgangsklemme OUT geschaltet sind. Die Stromaufnahme I_DAC ist in allen anderen Situationen größer. Die Stromaufnahme I_DAC ist maximal, wenn gleiche Anzahlen von Konversionswiderständen zwischen den ersten Anschlusspunkt 1 und die Ausgangsklemme OUT und zwischen den zweiten Speiseanschlusspunkt 2 und die Ausgangsklemme OUT geschaltet sind. Angenommen wird hierfür, dass alle Konversionswiderstände nahezu den gleichen Widerstandswert haben. Die Stromaufnahme I_DAC ist somit vom Wert des digitalen Signals DS abhängig. 16 zeigt ein Beispiel für einen StromkompensationsschaltkreisCMP, der in diesem Beispiel drei Kompensationswiderstände umfasst, bezeichnet mit R_CMP1 bis R_CMP3. Der Stromkompensationsschaltkreis umfasst weiterhin Schaltmittel S_CMP, die von dem digitalen Signal DS gesteuert werden. In Abhängigkeit von dem digitalen Signal DS sind eine Anzahl Kompensationswiderstände zwischen den ersten Speiseanschlusspunkt 1 und den zweiten Speiseanschlusspunkt 2 geschaltet oder auch nicht. Es ist deutlich, dass die Stromaufnahme I_CMP vom digitalen Signal DS abhängt. Daher ist die Summe der Stromaufnahmewerte I_DAC und I_CMP bei einer korrekten relativen Dimensionierung des DA-Wandlers DAC und des StromkompensationsschaltkreisesCMP konstant.
Es sollen jetzt die folgenden Annahmen gemacht werden, um die Art der Dimensionierung zu verdeutlichen. Die Ausgangsklemme OUT ist unbelastet, die Anzahl Konversionswiderstände, wie in 17 dargestellt, beträgt vier, die Anzahl Kompensationswiderstände, wie in 16 dargestellt, beträgt vier, die Speisespannung ist 3 Volt und der Wert jedes Konversionswiderstandes ist 30 KΩ. Der Wert der Kompensationswiderstände ist 120 kΩ. Zwei Situationen sollen jetzt betrachtet werden.
In der Situation 1 sind zwei Konversionswiderstande zwischen den ersten Speiseanschlusspunkt 1 und die Ausgangsklemme OUT geschaltet und zwei Konversionswiderstände zwischen den zweiten Speiseanschlusspunkt 2 und die Ausgangsklemme OUT geschaltet. Die Ausgangsspannung U_OUT ist gleich 1,5 Volt. Der zwischen dem zweiten Speiseanschlusspunkt 1 und dem zweiten Speiseanschlusspunkt 2 liegende Gesamtwiderstand ist gleich 30 kΩ. Die Stromaufnahme I_DAC ist gleich 100 μA. Zur gleichen Zeit gibt es drei Kompensationswiderstände in dem StromkompensationsschaltkreisCMP, die einen Wert von 120 kΩ haben und zwischen den ersten Speiseanschlusspunkt 1 und den zweiten Speiseanschlusspunkt 2 geschaltet sind. Hierdurch wird die Stromaufnahme I_CMP gleich 75 μA. Die Summe der Stromaufnahmewerte I_DAC und I_CMP ist somit gleich 175 μA.
In der Situation 2 ist ein Konversionswiderstand zwischen den zweiten Speiseanschlusspunkt 2 und die Ausgangsklemme OUT geschaltet und drei Konversionswiderstände sind zwischen den ersten Speiseanschlusspunkt 1 und die Ausgangsklemme OUT geschaltet. Die Ausgangsspannung U_OUT ist gleich 0,75 Volt. Der Gesamtwiderstand, der zwischen den ersten Speiseanschlusspunkt 1 und den zweiten Speiseanschlusspunkt 2 des DA-Wandlers DAC geschaltet ist, ist gleich 40 kΩ. Die Stromaufnahme I_DAC ist daher gleich 75 μA. Gleichzeitig gibt es vier Kompensationswiderstände in dem Stromkompensationsschaltkreis CMP, die einen Wert von 120 kΩ haben und zwischen den ersten Speiseanschlusspunkt 1 und den zweiten Speisenanschlusspunkt 2 geschaltet sind. Hierdurch wird die Stromaufnahme I_CMP gleich 100 μA. Die Summe der Stromaufnahmewerte I_DAC und I_CMP ist somit gleich 175 μA.
Aus dem Obigen wird deutlich sein, dass die Summe der Stromaufnahmewerte I_DAC und I_CMP konstant ist und in diesem Beispiel gleich 175 μA ist.
Statt eines StromkompensationsschaltkreisesCMP mit Widerständen, wie in 16 gezeigt, kann auch ein Stromkompensationsschaltkreis CMP mit Stromquellen, wie in 15 gezeigt, verwendet werden. 15 zeigt als Beispiel drei Kompensationsstromquellen I_CMP1 bis I_CMP3, die zwischen den ersten Speiseanschlusspunkt 1 und den zweiten . Speiseanschlusspunkt 2 geschaltet sind. Je nach dem Dateninhalt des digitalen Signals liefern die Kompensationsstromquellen einen gewissen Bezugsstrom oder sind eine oder mehrere dieser Kompensationsstromquellen ausgeschaltet.
Als Alternative zu dem Stromkompensationsschaltkreis CMP von 15 ist es möglich, nur eine der Kompensationsstromquellen I_CMP1 bis I_CMP3 gleichzeitig einzuschalten, wobei der Wert des von der einen eingeschalteten Kompensationsstromquelle I_CMP1–I_CMP3 gelieferten Stroms abhängig vom Dateninhalt des digitalen Signals DS ist, statt dass man die Anzahl eingeschalteter Kompensationsstromquellen I_CMP1–I_CMP3 vom Dateninhalt des digitalen Signals DS abhängen lässt.
Als Alternative zu dem in 15 dargestellten Stromkompensationsschaltkreis CMP ist es möglich, nur einen der Kompensationswiderstände R_CMP1 bis R_CMP3 gleichzeitig zwischen den ersten Speiseanschlusspunkt 1 und den zweiten Speiseanschlusspunkt 2 zu schalten, wobei der Wert des einen angeschlossenen Kompensationswiderstandes R_CMP1–R_CMP3 vom Dateninhalt des digitalen Signals DS abhängig ist, statt dass man die Anzahl von Kompensationswiderständen R_CMP1–R_CMP3, die zwischen den ersten Speiseanschlusspunkt 1 und den zweiten Speiseanschlusspunkt 2 geschaltet sind, vom Dateninhalt des digitalen Signals DS abhängen lässt.
Die elektronische Schaltung kann sowohl mit diskreten Bauelementen als auch als integrierte Schaltung ausgeführt werden. Für die Stromquellen können Transistoren verwendet werden, beispielsweise Bipolartransistoren oder Feldeffekttransistoren.

Claims

Elektronische Schaltung, ausgebildet zum Empfangen einer ersten Speisespannung (U_L) zwischen einer ersten Speiseanschlussklemme (V_SS) und einer zweiten Speiseanschlussklemme (V_DDL) und zum Empfangen einer zweiten Speisespannung (U_H) zwischen der ersten Speiseanschlussklemme (V_SS) und einer dritten Speiseanschlussklemme (V_DDH), umfassend einen DA-Wandler (DAC) zum Umsetzen eines digitalen Signals (DS) mit einem Spannungsbereich, der höchstens gleich der ersten Speisespannung (U_L) ist, in ein analoges Signal (U_OUT) mit einem Spannungsbereich, der höchstens gleich der zweiten Speisespannung (U_H) ist, dadurch gekennzeichnet, dass der DA-Wandler (DAC) umfasst: Konversionswiderstände (R_CNV0–R_CNVn) und Kopplungsmittel (CPL), um eine Anzahl der genannten Konversionswiderstände (R_CNV2–R_CNVn) zwischen die erste Speiseanschlussklemme (V_SS) und eine Ausgangsklemme (OUT) des DA-Wandlers (DAC) zu schalten und die übrige Anzahl von Konversionswiderständen (R_CNV0, R_CNV1) zwischen die dritte Speiseanschlussklemme (V_DDH) und die Ausgangsklemme (OUT) zu schalten, wobei die genannte Anzahl vom Dateninhalt des digitalen Signals (DS) abhängig ist.
Elektronische Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Kopplungsmittel (CPL) Treiber (DRV₀–DRV_n) umfassen, die zwischen die erste Speiseanschlussklemme (V_SS) und die dritte Speiseanschlussklemme (V_DDH) geschaltet sind, und dass jeder Konversionswiderstand (R_CNVj) mittels eines ersten Anschlusspunktes mit der Ausgangsklemme (OUT) und mittels eines zweiten Anschlusspunktes gesondert mit einem Ausgang (DRj) des zugehörigen separaten Treibers (DRV_j) gekoppelt ist.
Elektronische Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass jeder Treiber (DRV_j) Folgendes umfasst: eine kaskodierte Verstärkerstufe (AMP) mit zumindest einem Kaskodentransistor sowie Spannungsversorgungsmittel zum Liefern einer Steuerspannung (U_C) zwischen einer Steuerelektrode und einer Hauptelektrode von zumindest einem Kaskodentransistor, welche Steuerspannung (U_C) einen Wert hat, der von dem Wert der Spannung am Ausgang des betreffenden separaten Treibers (DRV_j) abhängt.
Elektronische Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass die Verstärkerstufe (AMP) Folgendes umfasst: einen Verstärkertransistor (TA), einen ersten Kaskodentransistor (TC₁) und einen zweiten Kaskodentransistor (TC₂), und dass eine erste Hauptelektrode des Verstärkertransistors (TA) mit der ersten Speiseanschlussklemme (V_SS) oder der dritten Speiseanschlussklemme (V_DDH) gekoppelt ist und dass der Hauptstrompfad des ersten Kaskodentransistors zwischen eine zweite Hauptelektrode des Verstärkertransistors (TA) und eine erste Hauptelektrode des zweiten Kaskodentransistors (TC₂) geschaltet ist und dass eine Steuerelektrode des ersten Kaskodentransistors (TC₁) zum Empfangen einer Bezugsspannung (VRF₁) gekoppelt ist und dass eine zweite Hauptelektrode des zweiten Kaskodentransistors (TC₂) mit dem Ausgang (DR_j) des betreffenden separaten Treibers (DRV₀–DRV_n) gekoppelt ist und dass die genannten Spannungsversorgungsmittel die genannte Steuerspannung (U_C) zwischen einer Steuerelektrode des zweiten Kaskodentransistors (TC₂) und der ersten Hauptelektrode des zweiten Kaskodentransistors (TC₂) liefern.
Elektronische Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass die genannten Spannungsversorgungsmittel einen als Diode geschalteten Transistor (D) umfassen, der parallel zum Hauptstrompfad des zweiten Kaskodentransistors (TC₂) geschaltet ist.
Elektronische Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass der zweite Kaskodentransistor (TC₂) mit einem Feldeffekttransistor eines ersten Leitungstyps ausgeführt ist und dass die Spannungsversorgungsmittel Folgendes umfassen: einen ersten Spannungsregeltransistor (TRG₁), der mit einem Feldeffekttransistor eines zweiten Leitungstyps ausgeführt ist und einen zweiten Spannungsregeltransistor (TRG₂), der mit einem Feldeffekttransistor vom zweiten Leitungstyp ausgeführt ist, wobei eine erste Hauptelektrode des ersten Spannungsregeltransistors (TRG₁) mit der Steuerelektrode des zweiten Kaskodentransistors (TC₂) gekoppelt ist, eine Steuerelektrode des ersten Spannungsregeltransistors (TRG₁) mit der Steuerelektrode des zweiten Spannungsregeltransistors (TRG₂) gekoppelt ist, eine zweite Hauptelektrode des ersten Spannungsregeltransistors (TRG₁) mit der Steuerelektrode des ersten Kaskodentransistors TC₁) gekoppelt ist, eine erste Hauptelektrode des zweiten Spannungsregeltransistors (TRG₂) mit der Steuerelektrode des zweiten Kaskodentransistors (TC₂) gekoppelt ist, eine zweite Hauptelektrode des zweiten Spannungsregeltransistors (TRG₂) mit der zweiten Hauptelektrode des zweiten Kaskodentran sistors (TC₂) gekoppelt ist und eine Steuerelektrode des zweiten Spannungsregeltransistors (TRG₂) mit der Steuerelektrode des ersten Kaskodentransistors (TC₁) gekoppelt ist.
Elektronische Schaltung nach Anspruch 6, dadurch gekennzeichnet, dass der Verstärker (AMP) zudem ein Spannungspegelverschiebeglied (V₁) umfasst, das mit der zweiten Hauptelektrode des zweiten Spannungsregeltransistors (TRG₂) in Reihe geschaltet ist.
Elektronische Schaltung nach Anspruch 6, dadurch gekennzeichnet, dass der Verstärker (AMP) zudem ein Spannungspegelverschiebeglied (V₂) umfasst, das zwischen dem gemeinsamen Verbindungspunkt der Steuerelektrode des ersten Spannungsregeltransistors (TRG₁) mit der zweiten Hauptelektrode des zweiten Spannungsregeltransistors (TRG₂) und der zweiten Hauptelektrode des zweiten Spannungsregeltransistors (TRG₂) in Reihe geschaltet ist.
Elektronische Schaltung nach Anspruch 3, 4, 5, 6, 7, oder 8, dadurch gekennzeichnet, dass jeder Treiber (DRV_j) zudem eine weitere Verstärkerstufe (AMPF) umfasst, die komplementär zu der Verstärkerstufe (AMP) ausgebildet ist, indem die Transistoren der weiteren Verstärkerstufe (AMPF) von einem dem Leitungstyp der entsprechenden Transistoren der Verstärkerstufe (AMP) entgegengesetzten Leitungstyp sind, und indem die Verstärkerstufe zwischen die erste Speiseanschlussklemme (V_SS) und die Ausgangsklemme OUT geschaltet ist und indem die weitere Verstärkerstufe (AMPF) zwischen die dritte Speiseanschlussklemme (V_DDH) und die Ausgangsklemme OUT geschaltet ist.
Elektronische Schaltung nach Anspruch 9, dadurch gekennzeichnet, dass jeder Treiber (DRV_j) zudem einen ersten Puffer (BF₁) mit einem ersten Speiseanschlusspunkt, der mit der ersten Speiseanschlussklemme (V_SS) gekoppelt ist, einem zweiten Speiseanschlusspunkt, der mit der zweiten Speiseanschlussklemme (VDDL) gekoppelt ist, einem Ausgang, der mit der Steuerelektrode des Verstärkertransistors (TA) der Verstärkerstufe (AMP) gekoppelt ist, und einem Eingang (IBF₁) sowie einen zweiten Puffer (BF₂) mit einem ersten Speiseanschlusspunkt, der mit der zweiten Speiseanschlussklemme (V_DDL) gekoppelt ist, einem zweiten Speiseanschlusspunkt, der mit der dritten Speiseanschlussklemme (V_DDH) gekoppelt ist, einem Ausgang, der mit der Steuerelektrode des Verstärkertransis tors (TA_C) der weiteren Verstärkerstufe (AMPF) gekoppelt ist, und einem Eingang (IBF₂) umfasst.
Elektronische Schaltung nach Anspruch 10, dadurch gekennzeichnet, dass der DA-Wandler (DAC) für jeden Treiber (DRV_j) ein separates digitales Spannungspegelverschiebeglied (LVSHFT_j) umfasst, mit einem ersten Speiseanschlusspunkt, der mit der ersten Speiseanschlussklemme (V_SS) gekoppelt ist, mit einem zweiten Speiseanschlusspunkt, der mit der zweiten Speiseanschlussklemme (VDDL) gekoppelt ist, mit einem dritten Speiseanschlusspunkt, der mit der dritten Speiseanschlussklemme (VDD_H) gekoppelt ist, mit einem ersten Ausgang (OF_LV), der mit dem Eingang (IBF₁) des ersten Puffers (BF₁) gekoppelt ist, mit einem zweiten Ausgang (OS_LV), der mit dem Eingang (IBF₂) des zweiten Puffers (BF₂) gekoppelt ist, und mit einem Eingang (I_LV), und dass der DA-Wandler (DAC) zudem Synchronisationsmittel (SNC) zum Synchronisieren der Datenbits (a₀–a_n) des digitalen Signals (DS) umfasst, wobei separate Eingänge der Synchronisationsmittel zum Empfangen der separaten Datenbits (a₀–a_n) gekoppelt sind, während die Synchronisationsmittel (SNC) einen Takteingang (CLK) zum Empfangen eines Taktsignals aufweisen und die Synchronisationsmittel (SNC) separate Ausgänge haben, die mit den separaten Eingängen (I_LV) der separaten digitalen Spannungspegelverschiebeglieder (LVSHFT₀–LVSHFT_n) gekoppelt sind.
Elektronische Schaltung nach Anspruch 10, dadurch gekennzeichnet, dass der DA-Wandler (DAC) für jeden Treiber (DRV_j) ein separates digitales Spannungspegelverschiebeglied (LVSHFT_j) umfasst, mit einem ersten Speiseanschlusspunkt, der mit der ersten Speiseanschlussklemme (V_SS) gekoppelt ist, mit einem zweiten Speiseanschlusspunkt, der mit der zweiten Speiseanschlussklemme (V_DDL) gekoppelt ist, mit einem dritten Speiseanschlusspunkt, der mit der dritten Speiseanschlussklemme (V_DDH) gekoppelt ist, mit einem ersten Ausgang (OF_LV), mit einem zweiten Ausgang (OS_LV) und mit einem Eingang (I_LV), wobei die separaten Eingänge (I_LV) der Spannungspegelverschiebeglieder (LVSHFT₀–LVSHFT_n) zum Empfangen der separaten Datenbits (a₀–a_n) des digitalen Signals (DS) gekoppelt sind, und dass der DA-Wandler (DAC) zudem Synchronisationsmittel (SNC) zum Synchronisieren der Datenbits (a₀–a_n) umfasst, wobei separate Eingänge der Synchronisationsmittel mit den separaten ersten Ausgängen (OF_LV) und den separaten zweiten Ausgängen (OS_LO der Spannungspegelverschiebeglieder (LVSHFT₀–LVSHFT_n) gekop pelt sind, wobei die Synchronisationsmittel (SNC) einen Takteingang (CLK) zum Empfangen eines Taktsignals aufweisen und wobei die Synchronisationsmittel (SNC) separate Ausgänge haben, die mit den separaten ersten Eingängen (IBF) der ersten Puffer (BF₁) und den separaten zweiten Eingängen (IBF₂) der zweiten Puffer (BF₂) gekoppelt sind. 13, Elektronische Schaltung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass das Spannungspegelverschiebeglied (LVSHFT_j) Folgendes umfasst: einen Eingangspuffer (IBF) mit einem ersten Speiseanschlusspunkt, der mit der ersten Speiseanschlussklemme (V_SS) gekoppelt ist, mit einem zweiten Speiseanschlusspunkt, der mit der zweiten Speiseanschlussklemme (V_DDL) gekoppelt ist, einem Eingang, der den Eingang (IBF) des Spannungspegelverschiebegliedes (LVSHFT_j) bildet, und einem Ausgang; einen Wechselrichter (IV) mit einem ersten Speiseanschlusspunkt, der mit der ersten Speiseanschlussklemme (V_SS) gekoppelt ist, mit einem zweiten Speiseanschlusspunkt, der mit der zweiten Speiseanschlussklemme (V_DDL) gekoppelt ist, einem Eingang, der mit dem Ausgang des Eingangspuffers (IBF) gekoppelt ist und einem Ausgang der den ersten Ausgang (OF_LV) des Spannungspegelverschiebegliedes (LVSHFT_j) bildet, eine bistabile Triggerschaltung (LTCH) mit einem Speiseanschlusspunkt, der mit der dritten Speiseanschlussklemme (V_DDH) gekoppelt ist, einem ersten Triggeranschlusspunkt und einem zweiten Triggeranschlusspunkt, der den zweiten Ausgang (OS_LV) des Spannungspegelverschiebegliedes (LVSHFT_j) bildet; ein erstes kapazitives Element (C₁), das zwischen den ersten Triggeranschlusspunkt und den Ausgang des Eingangspuffers (IBF) geschaltet ist; und ein zweites kapazitives Element (C₂), das zwischen den zweiten Triggeranschlusspunkt und den Ausgang des Wechselrichters (IV) geschaltet ist.
Elektronische Schaltung nach Anspruch 13, dadurch gekennzeichnet, dass das Spannungspegelverschiebeglied (LVSHFT_j) weiterhin Begrenzungsmittel zum Begrenzen der Potenzialdifferenz zwischen der dritten Speiseanschlussklemme (V_DDH) und dem ersten Triggeranschlusspunkt und zum Begrenzen der Potenzialdifferenz zwischen der dritten Speiseanschlussklemme (V_DDH) und dem zweiten Triggeranschlusspunkt umfasst.
Elektronische Schaltung nach Anspruch 14, dadurch gekennzeichnet, dass die genannten Begrenzungsmittel ein erstes Element (D₁) mit einer Diodenfunktion, das zwischen den ersten Triggeranschlusspunkt und die zweite Speiseanschlussklemme (V_DDL) geschaltet ist, und ein zweites Element (D₂) mit einer Diodenfunktion, das zwischen den zweiten Triggeranschlusspunkt und die zweite Speiseanschlussklemme (V_DDL) geschaltet ist, umfassen.
Elektronische Schaltung nach Anspruch 15, dadurch gekennzeichnet, dass das erste Element (D₁) als ein als Diode geschalteter Feldeffekttransistor und das zweite Element (D₂) als ein als Diode geschalteter Feldeffekttransistor ausgeführt ist.
Elektronische Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Konversionswiderstände (R_CNV0–R_CNVn) aus einem Material hergestellt sind, dessen Hauptbestandteil polykristallines Silicium ist.
Elektronische Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektronische Schaltung einen Stromkompensationsschaltkreis (CMP) umfasst, der zwischen der ersten Speiseanschlussklemme (V_SS) und der dritten Speiseanschlussklemme (V_DDH) zum Empfangen der zweiten Speisespannung (U_H) angeschlossen ist, wobei der Stromkompensationsschaltkreis (CMP) im Betriebszustand von dem digitalen Signal (DS) aus in solcher Weise gesteuert wird, dass die Summe aus der Stromaufnahme (I_DAC) des DA-Wandlers (DAC) und der Stromaufnahme (I_CMP) des Stromskompensationsschaltkreis (CMP) nahezu unabhängig vom Dateninhalt des digitalen Signals (DS) ist.
Elektronische Schaltung nach Anspruch 18, dadurch gekennzeichnet, dass der Stromkompensationsschaltkreis (CMP) Kompensationsstromquellen (I_CMP1–I_CMP3) umfasst, die zwischen die erste Speiseanschlussklemme (V_SS) und die dritte Speiseanschlussklemme (V_DDH) gekoppelt sind, sodass im Betriebszustand eine Anzahl der genannten Kompensationsstromquellen (I_CMP3) eingeschaltet ist, wobei diese Anzahl vom Dateninhalt des digitalen Signals (DS) abhängig, ist.
Elektronische Schaltung nach Anspruch 18, dadurch gekennzeichnet, dass der Stromkompensationsschaltkreis (CMP) Kompensationswiderstände (R_CMP1–R_CMP3) umfasst, wobei im Betriebszustand eine Anzahl der genannten Kompensationswiderstände (R_CMP3) zwischen die erste Speiseanschlussklemme (V_SS) und die dritte Speiseanschluss klemme (V_DDH) geschaltet ist, wobei diese Anzahl vom Dateninhalt des digitalen Signals (DS) abhängig ist.
Elektronische Schaltung nach Anspruch 18, dadurch gekennzeichnet, dass der Stromkompensationsschaltkreis (CMP) Kompensationsstromquellen (I_CMP1–I_CMP3) umfasst, die zwischen die erste Speiseanschlussklemme (V_SS) und die dritte Speiseanschlussklemme (V_DDH) geschaltet sind, sodass im Betriebszustand eine der genannten Kompensationsstromquellen (I_CMP1–I_CMP3) eingeschaltet ist, wobei der Wert des von der einen eingeschalteten Kompensationsstromquelle (I_CMP1–I_CMP3) gelieferten Stroms vom Dateninhalt des digitalen Signals (DS) abhängig ist.
Elektronische Schaltung nach Anspruch 18, dadurch gekennzeichnet, dass der Stromkompensationsschaltkreis (CMP) Kompensationswiderstände (R_CMP1–R_CMP3) umfasst, sodass im Betriebszustand einer der Kompensationswiderstände (R_CMP1–R_CMP3) zwischen die erste Speiseanschlussklemme (V_SS) und die dritte Speiseanschlussklemme (V_DDH) geschaltet ist, wobei der Widerstandswert des genannten einen Kompensationswiderstandes (R_CMP1–R_CMP3) vom Dateninhalt des digitalen Signals (DS) abhängig ist.