KR0135924B1 - 전류 세그먼테이션에 의한 디지탈 아날로그 변환기(Digital/Analog Converter using Current Segmentation) - Google Patents

Abstract

본 발명은 디지탈 아날로그 변환기에 관한 것으로, 특히 전류 세그먼테이션(Segmentation)에 의한 디지탈 아날로그 변환기에 관한 것으로, 다수의 제1스위칭 수단(S_M)에 병렬 연결되어 제1스위칭 수단(S_M)과 반대로 동작하는 적어도 하나 이상의 제2스위칭 수단(S_C)과; 제1스위칭 수단(S_M)이 온 상태일 때 전류원이 각각 갖는 내부 저항값(R₁)이 제2스위칭 수단(S_C)이 온 상태일 때의 등가 저항값(R_COMP)이 되도록 제2스위칭 수단에 직렬 연결되는 출력 임피던스 보상저항(R_COMP)이 부설되어, 디지탈 입력 코드에 따른 출력 임피던스가 변화하는 현상에 의한 적분 선형 오차(INL)의 증가를 보상한다. 이와같이 전류원의 구조를 간단하게 구성함으로써 고속 및 고해상도의 디지탈-아날로그 변환기의 구현에 유리할 뿐만 아니라 동작 전압이 낮아도 된다는 장점을 가지므로 저전압, 저 소비전력의 디자탈-아날로그 변환기를 구현할 수 있는 효과가 있다.

Description

전류 세그먼테이션에 의한 디지탈 아날로그 변환기

제1도는 일반적인 D/A 변환기 회로 개념도.

제2도는 종래의 D/A변환기의 전류원 등가 회로도.

제3도는 본 발명에 따른 출력 저항 보상회로를 가지는 전류원의 등가 회로도.

제4도는 본 발명에 따른 출력 저항 보상회로를 공유하고 있는 전류원 배열도.

제5도는 본 발명에 따른 출력 저항 보상회로를 MOS 트랜지스터로 구현한 전류원의 등가 회로도.

제6도는 본 발명에 따른 출력 저항 보상회로의 저항치 조정을 보여주는 예시도.

제7도는 본 발명과 종래의 D/A변환기의 적분 선형 오차 비교 그래프.

* 도면의 주요 부분에 대한 부호의 설명 *

I:전류원S_M, S_C:스위치

R_COMP:보상저항

본 발명은 디지탈 아날로그 변환기에 관한 것으로, 특히 전류 세그먼테이션(Segmentation)에 의한 디지탈 아날로그 변환기에 관한 것이다.

일반적인 출력 전류 디지탈 아날로그 변환기는 다수의 전류원들의 출력 전류의 전압의 조합으로 원하는 디지탈 값을 얻도록 구성되어 있는데, 제1도에 일반적인 전류 출력 디지탈 아날로그 변환기의 개념도가 도시되어 있다.

도면에 도시된 바와 같이 각 전류원 I₁, I₂, ..., I_N의 조합에 의하여 아날로그 출력 전류 I_OUT의 값이 결정된다.

이때 출력 저항 R_OUT양단에 나타나는 출력 전압 V_OUT은 다음 식(1)과 같이 출력 저항과 출력 전류의 곱이 된다.

V_OUT=I_OUT·R_{OUT (1))}

실제의 경우 제2도에 나타낸 바와 같이 각 전류원은 유한한 출력 저항값을 가지게 된다.

이 때의 전류 스위치를 거친 출력 저항값은 스위치의 상태에 따라 다르게 되는데 스위치에 의하여 출력단에 전류원이 연결되었을 경우 (온 상태)에는 전류원의 R₁가 출력단에서의 등가저항으로 나타난다. 그러나, 출력단에서 전류원이 떨어졌을 경우(오프 상태)에는 등가 저항은 무한대의 값을 가진다.

따라서, 출력단에 나타나는 등가 저항값은 전류 스위치의 상태에 따라서 다른 값을 가지게 됨을 알 수 있다.

즉 k개의 스위치가 온되었을 경우에는 출력단에서 들여다 본 등가 저항값식(2)와 같이 기술될 수 있다.

이 경우 출력 전류 I_OUT는 다음과 같이 결정된다.

만일인 관계가 성립하면 식(3)은 식(4)와 같이 되어 출력 전류와 입력 코드와의 사이에 선형적인 관계가 성립하나, 이와같은 관계가 성립하지 않을 경우에는 선형성은 이상적인 값에서 벗어나게 된다.

그러나 종래의 디지탈 아날로그 변환기는 캐스코드(cascode)등을 사용하거나, 별도의 채널의 길이가 긴 트랜지스터를 사용하여 높은 임피던스를 구현함으로써 상기 식(4)를 만족 시키도록 구성되어 있다. 전자의 경우는 별도의 트랜지스터의 전압 동작이 어려운 단점이 있다. 후자의 경우는 트랜지스터의 크기가 커지므로 증가된 기생소자에 의하여 불필요한 전력 소모 및 소자의 속도가 낮아진다는 단점이 있다.

이러한 등가 저항의 코드에 다른 변화는 입력 디지탈 코드에 따른 아날로그 출력 전류의 관계가 선형성을 띠지 못하는 결과를 초래하여 결과적으로 디자탈 아날로그 변환기의 적분 선형 오차(Integral Non Linearity; INL)을 증가시키는 문제점이 있었다.

더욱이, 이러한 문제는 디지탈 아날로그 변환기의 비트수가 증가함에 따라 더 중요한 문제가 된다.

이 문제를 해결하기 위한 일반적인 방법은 각 전류원의 온상태시의 출력 저항을 매우 크게 하여 결과적으로 출력에 주는 영향을 줄이는 것인데 이를 위해서는 각 전류원의 출력 저항이 커야 한다는 제한 조건이 있게 된다.

전류원의 출력 저항을 증가시키는 일반적인 방법은 소자의 크기를 증가시키거나 출력 저항을 증가시키기 위한 회로를 사용하는 것이다. 전자는 소자의 전체적 크기를 증가시킬 뿐만 아니라 기생소자에 따른 소자의 속도가 제한된다는 단점이 있고, 후자는 낮은 전원전압에서 사용하기 어렵다는 단점이 있다.

상기 문제점을 해결하기 위하여 안출된 본 발명은 출력 저항을 보상함으로써 작은 면적에 구현할 수 있을 뿐만 아니라 낮은 전원 전압에서도 동작하는 고해상도의 디지탈 아날로그 변환기를 제공하는 데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 디지탈-아날로그 변환기(DAC)에 있어서, 입력되는 디지탈 신호에 의해서 온/오프되는 다수의 제1스위칭 수단(S_M)과, 그 제1스위칭 수단(S_M) 각각을 통해서 출력저항(R_OUT)에 병렬연결되는 다수의 전류원(1)과, 상기 다수의 제1스위칭 수단(S_M)에 병렬 연결되어 상기 제1스위칭 수단(S_M)의 온/오프와는 반대로 오프/온 동작하는 적어도 하나 이상의 제2스위칭 수단(S_C)과, 상기 제2스위칭 수단(S_C)에 직렬 연결되는 출력 임피던스 보상저항(R_COMP)를 구비하여, 디지탈 입력코드에 따른 출력 임피던스가 변화하는 현상에 의한 적분 선형 오차(INL)의 증가를 보상하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.

먼저, 본 발명은 전류 스위치와 연동된 부가 스위치를 사용하는데, 제3도에 상세히 나타내었다. 즉, 본 발명의 전류 스위치는 주 스위치(S_M), 보상용 스위치(S_C) 및 보상저항(R_COMP)으로 구성된다. 주 스위치(S_M)는 제2도에 표시된 종래의 스위치의 역하을 하며, 보상용 스위치(S_C)는 주 스위치(S_M)의 동작과 반대 동작을 한다. 이 때의 출력단에서 들여다본 등가 출력 저항값 R_OUT의 온/오프 상태시의 저항값은 다음 식(5), (6)과 같이 주어진다.

이때 다음의 식(7)과 같은 관계가 되도록 R₁ R_COMP가 되도록 R_COMP값을 설정하면,

R₁ R_COMP

결과적으로 출력 저항값은 온 오프와 상관없이 일정하게 되고 식(3)은 식(8)과 같이주어져 선형성을 보장하게 된다.

본 발명의 바람직한 실시예를 제4도에 도시하였는데, i번째 전류원 블럭만을 상세히 도시하였다.

즉, 한개의 보상저항(P_COMP)을 여러개의 스위치가 공유할 수 있도록 한 것이다. 이는 일반적으로 보상되는 양이 전체 정밀도에서 작은 양이 되고, 특히 단위 전류 스위치에 대하여서는 매우 작은 양이 되므로 다수의 전류 스위치를 한개의 보상 단위로 묶어서 이를 한개의 보상저항으로 보상하게 할 수 있다.

제5도는 PMOS M_R로 전류원을 구성한 경우를 나타낸 것으로, 전류 스위치( S_M)은 일반적인 전류 스위치이다.

이 때에 보상 저항(R_COMP)을 연결/분리시키는 스위치는 선형 영역에서 동작하는 트랜지스터(M_S)가 되며, 이의 온/오프는 게이트전극에 인가되는 전압 V_S에 의하여 결정된다.

또한, 가장 이상적인 보상이 이루어지는 조건인 상기 식(7)을 만족 시키기 위하여 보상저항(R_COMP)을 조절이 가능한 가변저항으로 구현한다.

이때, 가변 저항값을 구현하는 방법은 여러가지 방법이 있을 수 있으며 한가지 예로 제6도와 같이 여러개의 저항 R₁,...,R_N을 병렬연결하여 각각 스위치 S₁,...,S_N로를 통해 접지와 연결되도록 구성함으로써 원하는 저항값을 구현한다.

최적의 보상 저항값은 소자 제작후의 적절한 값을 구하여 이를 적용하거나 D/A변환기 내부에 별도의 측정회로를 삽입하여 이를 자동적으로 설정하도록 할 수도 있다.

제7도는 본 발명의 효과를 본 구조를 실시하였을 경우의 아날로그 출력값의 정밀도인 INL을 입력 디지탈 코드에 대하여 도시하였으며 각 전류원이 갖는 랜덤(ramdom)오차를 포함하여 도시하였다.

이 경우는 10비트의 디지탈-아날로그 변환기로 보상을 하지 않은 경우에는 INL값은 도시된 바와 같이 입력코드에 따라 휘어지는 구조가 된다.

이에 반하여 전류스위치를 본 발명에서 제시한 구조로 바꾸었을 경우에는 출력간에 나타나는 INL의 형태는 보다 선형적인 구조가 됨을 알수 있다.

일반적으로 이와 같은 만곡의 경도는 식(3)에서 추정할 수 있는 바와 같이 각 전류원의 출력 저항과 부하저항과의 상대적 비에 의하여 결정된다.

즉, 같은 부하저항에 대하여 정밀도를 보다 개선하기 위해 각 전류원의 출력 임피던스를 높여야 하는데서 발생하는 상기 문제점들, 예를 들어 전류원을 MOSFET로 사용하여 구현할 경우, 출력 임피던스를 높이기 위해서는 MOSFET의 길이를 증가 시킴으로써 발생되는 트랜지스터의 물리적 크기의 증가는 결국, 소자의 전체 크기가 증가할뿐만 아니라 이에 따른 기생 정전용량등에 의하여 전류스위치의 동작속도가 낮아지는 문제점이 본 발명으로 해결될 수 있다.

물론 캐스코드(cascode)기법등을 통하여 전류원의 출력 임피던스를 증가 시킬경우에 발생하는 회로의 복잡성 및 낮은 전원전압에서 회로를 동작시키기가 어렵게 된다는 문제점 또한 본 발명에 의해 극복될 수 있다.

따라서, 상기와 같이 이루어지는 본 발명은 전류원의 구조를 간단하게 구성함으로써 고속 및 고해상도의 디지탈-아날로그 변환기의 구현에 유리할 뿐만 아니라 동작 전압이 낮아도 된다는 장점을 가지므로 저전압, 저 소비전력의 디지탈-아날로그 변환기를 구현할 수 있는 효과가 있다.

또한, 이와같은 전류 세그먼테이션의 디지탈-아날로그 변환기 구조는 CMOS를 사용한 디지탈-아날로그 변환기에서 매우 광범위하게 사용될 수 있는 효과가 있다.

Claims (7)

1. 디지탈-아날로그 변환기(DAC)에 있어서, 입력되는 디지탈 신호에 의해서 온/오프되는 다수의 제1스위칭 수단(S_M)과; 그 제1스위칭 수단(S_M) 각각을 통해서 출력저항(R_OUT)에 병렬연결 되는 다수의 전류원(I)과; 상기 다수의 제1스위칭 수단(S_M)에 병렬 연결되어 상기 제1스위칭 수단(S_M)의 온/오프와는 반대로 오프/온 동작하는 적어도 하나 이상의 제2스위칭 수단(S_C)과 상기 제2스위칭 수단(Sc)에 직렬 연결되는 출력 임피던스 보상저항(R_COMP)을 구비하여 이루어지는 것을 특징으로 하는 디지탈-아날로그 변환기.
2. 제1항에 있어서, 상기 보상저항(R_COMP)은 상기 다수의 전류원(I) 각각이 갖는 내부저항의 저항값과 동일한 저항값을 가지는 저항인 것을 특징으로하는 디지탈-아날로그 변환기.
3. 제1항에 있어서,

   상기 제2스위칭 수단(S_C)은 선형영역에서 동작하는 트랜지스터인 것을 특징으로 하는 디지탈-아날로그 변환기.
4. 제1항에 있어서,

   상기 다수의 전류원(I)은 PMOSFET로 구성된 전류원인 것을 특징으로 하는 디지탈-아날로그 변환기.
5. 제1항에 있어서,

   상기 보상저항(R_COMP)은 가변저항인 것을 특징으로 하는 디지탈-아날로그 변환기.
6. 제5항에 있어서,

   상기 가변저항은 서로 병렬 연결된 다수의 저항(R₁내지 R_N); 상기 다수의 저항(R₁내지 R_N)에 각각 직렬 연결되어 저항값을 변화시키는 제3스위칭 수단(S₁내지 S_N); 으로 이루어지는 것을 특징으로 하는 디지탈-아날로그 변환기.
7. 제6항에 있어서,

   상기 제3스위칭 수단(S₁내지 S_N)은 선형영역에서 동작하는 트랜지스터인 것을 특징으로 하는 디지탈-아날로그 변환기.