KR0149707B1 - 디지탈/아날로그 변환회로 - Google Patents

디지탈/아날로그 변환회로 Download PDF

Info

Publication number
KR0149707B1
KR0149707B1 KR1019940036806A KR19940036806A KR0149707B1 KR 0149707 B1 KR0149707 B1 KR 0149707B1 KR 1019940036806 A KR1019940036806 A KR 1019940036806A KR 19940036806 A KR19940036806 A KR 19940036806A KR 0149707 B1 KR0149707 B1 KR 0149707B1
Authority
KR
South Korea
Prior art keywords
digital
signal
output
analog
analog conversion
Prior art date
Application number
KR1019940036806A
Other languages
English (en)
Other versions
KR950022163A (ko
Inventor
신니찌 히로세
미노루 아베
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
에노모또 다쭈야
미쓰비시 일렉트릭 세미컨덕터 소프트웨어 코퍼레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤, 에노모또 다쭈야, 미쓰비시 일렉트릭 세미컨덕터 소프트웨어 코퍼레이션 리미티드 filed Critical 기다오까 다까시
Publication of KR950022163A publication Critical patent/KR950022163A/ko
Application granted granted Critical
Publication of KR0149707B1 publication Critical patent/KR0149707B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/72—Sequential conversion in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

일단이 디지탈 신호입력에, 타단이 아날로그 신호출력에 접속되어 있는 저항 D1, D2, …, Dn의 디지탈신호 입력측에 스리스데이트(three-stats) 비반전 버퍼 B1, B2, …, Bn를, 저항 Dn의 아날로그신호 출력측과 접지전위부와의 사이에 MOS트랜지스터(20)을 각각 구비한 디지탈, 아날로그 변환회로이다.
디지탈 신호를 변환하여 얻어지는 아날로그 신호의 출력/비출력의 전환을 가능하게하고, 디지탈/아날로그 변환특성에 비직선 범위가 생기지 않는 디지탈/아날로그 변환회로가 얻어진다.

Description

디지탈/아날로그 변환회로
제1도는 종래의 R-2R형 디지탈/아날로그 변환회로를 내장한 원칩 마이크로 컴퓨터의 내부 구성예를 도시한 블록도.
제2도는 종래의 R-2R형 디지탈/아날로그 변환회로 및 스위칭 회로의 구성예를 도시한 회로도.
제3도는 제2도에 도시된 비반전 버퍼의 구성예를 나타낸 회로도.
제4도는 종래의 R-2R형 디지탈/아날로그 변환회로와 스위칭 회로를 사용 했을 경우 디지탈/아날로그 변환특성을 표시하는 그래프.
제5도는 본 발명에 관한 R-2R형 디지탈/아날로그 변환회로의 구성예를 도시한 회로도.
제6도는 제5도에 도시된 비반전 버퍼의 구성을 나타낸 회로도.
제7도는 본 발명의 R-2R형 디지탈/아날로그 변환회로의 디지탈/아날로그 변환특성을 표시하는 그래프.
제8도는 본 발명에 관한 R-2R형 디지탈/아날로그 변환회로의 다른 실시예의 구성예를 도시한 블록도.
제9도는 본 발명의 R-2R형 디지탈/아날로그 변환회로를 내장한 원칩 마이크로 컴퓨터의 내부 구성예를 도시한 블록도.
본 발명은 디지탈, 아날로그 변환회로, 특히 소위 R-2R형의 디지탈/아날로그 변환회로에 관한 것으로, 보다 상세하게는 디지탈 신호를 변환하여 얻어지는 아날로그 신호의 출력/비출력의 전환을 가능하게 하는 동시에, 아날로그 신호의 비출력 기능을 구비했을 경우에 생기는 디지탈/아날로그 변환특성의 비적선 범위를 해소할 수 있는 디지탈/아날로그 변환회로에 관한 것이다.
제1도는 종래의 R-2R형의 디지탈/아날로그 신호의 외부로서 출력/비출력을 전환 가능하게 하고 있는 원칩 마이크로 컴퓨터의 구성을 도시한 블록도이다.
원칩 마이크로 컴퓨터(1)에는 외부와의 신호의 입력 및 출력이 가능한 신호 입/출력 단자(2)가 설치되어 있다.
또, 원칩 마이크로 컴퓨터(1)내에는 CPU(3), ROM(4), RAM(5), 데이터 레지스터(6), D/A(디지탈/아날로그)변환기 선택 레지스터(7), 디지탈/아날로그 변환회로(8), 스위치 회로(9), 디지탈 신호 입/출력 포트(10) 및 버스(11)가 내장되어 있다.
CPU(3), ROM(4), RAM(5), 데이터 레지스터(6), D/A(디지탈/아날로그)변환기선택 레지스터(7) 및 디지탈 신호 입/출략 포트(10)는 버스(11)에 의해 서로 접속되어 있다.
D/A 변환기 선택 레지스터(7)에 유지되는 데이터는 스위치 회로(9) 및 디지탈 신호 입/출력 포트(10)에 제공된다.
데이터 레지스터(6)에 유지되는 디지탈 데이터는 디지탈/아날로그 변환회로(8)에 입력되고, 디지탈/아날로그 변환후의 아날로그 신호는 스위치 회로(9)를 통해서 신호 입/출력 단자(2)로부터 외부로 출력된다.
신호 입/출력 단자(2)에 외부에서 입력된 디지탈 신호는 디지탈 신호 입/출력 포트(10)에 입력하도록 되어 있다.
원칩 마이크로 컴퓨터(1)에서는 D/A 변환기 선택 레지스터(7)에 유지되는 데이터에 의해 스위치 회로(9)가 ON으로 전환될 때, 디지탈/아날로그 변환 회로(8)에 의해 디지탈 신호로부터 변환된 아날로그 신호가 신호 입/출력 단자(2)에 출력된다.
한편, 스위치 회로(9)가 OFF로 전환되고, 외부로부터 신호 입/출력 단자(2)에 디지탈 신호가 입력되는 경우에, 그 디지탈 신호가 디지탈 신호 입/출력 포트(10)에 입려된다.
또, 원칩 마이크로 컴퓨터(1)는 디지탈 신호 입/출력 포트(10)에서 신호 입/출력 단자(2)에 디지탈 신호를 출력할 수도 있다.
제2도는 디지탈/아날로그 변환회로(8) 및 스위치 회로(9)의 구성을 도시 하는 회로도이다.
참조부호 DT는 디지탈 신호를 표시하며, MSB~LSB의 복수(n)비트로 구성되어 있다.
참조부호 B1, B2, …, Bn는 각각 출력 저항치가 r인 비반전 버퍼를 표시하고 있다.
이들 각 비반전 버퍼 B1, B2, …, Bn의 일단에는 상술한 디지탈 신호의 각 비트의 신호가 입력된다.
참조부호 D1, D2, …, Dn의 각각은 2R-r의 저항치를 가지는 저항을 표시한다. 이들 각 저항 D1, D2, …, Dn의 일단에는 상술한 비반전 버퍼 B1, B2, …, Bn의 출력측(타단)이 각각 접속되어 있다.
그리고, 저항 D1의 타단은 각각 저항치 R을 가지는 저항 E1, E2, … 저항치 2R를 가지는 저항 En의 직렬회로를 통해서 접지된다.
저항 D2의 타단은 저항 E1과 E2와의 접속점과 접속되고, 저항 Dn의 타단은 저항 En의 접지하고 있지 않은 측의 일단과 접속된다.
저항 D1의 타단은 또, P채널 MOS 트랜지스터 QP와 N채널 MOS 트랜지스터 QN와의 병렬회로의 일단과 접속된다.
이 병렬회로는 제1도에 표시되어 있는 스위치 회로(9)를 구성한다.
MOS 트랜지스터 QP와 MOS 트랜지스터 QN과의 병렬회로의 타단으로부터 아날로그 신호 AN이 출력된다.
MOS 트랜지스터 QP, QN을 ON/OFF 제어하는 ON/OFF 제어신호 SC는, MOS 트랜지스터 QN의 게이트에 입력되는 동시에, 인버터 IV를 통해서 MOS 트랜지스터 QP의 게이트에 입력된다.
제3도는 비반전 버퍼 B1, B2, …, Bn의 각각의 공통 구성을 나타내는 회로도이다.
디지탈 신호 DT의 각 비트가 입력되는 인버터 IVB의 출력측은 직렬 접속된 P채널 MOS 트랜지스터 QPB및 N채널 MOS 트랜진스터 QNB의 각 게이트와 접속된다.
P채널 MOS 트랜지스터 QPB와 N채널 MOS 트랜지스터 QNB의 직렬회로의 일단에는 전원전위 VD가 제공되고, 타단에는 접지전위 VS가 제공된다.
MOS 트랜지스터 QPB, QNB의 접속점에서 디지탈 신호가 출력된다.
다음에, 종래의 디지탈/아날로그 변환회로(8)및 스위치 회로(9)의 동작을 설명한다.
디지탈 신호 DT의 각 비트의 비반전 버퍼 B1, B2, …, Bn에 입력되면, H 레벨(또는 L 레벨)의 신호가 입력된 인버터 IVB의 출력이 L레벨 (또는 H 레벨)이 되고, MOS 트랜지스터 QPB(또는 QNB)가 ON하여 전원전위 VD(또는 접지전위 VS), 즉 H 레벨(또는 L 레벨)의 신호가 출력된다.
그리고, 디지탈 신호 DT의 각 비트의 신호에 따라 각 비반전 버퍼 B1, B2, …, Bn에서 출력되는 신호가 저항 D1, D2, …, Dn및 저항 E1, E, …, En으로된 저항군에 제공되어, 디지탈 신호가 아날로그 신호로 변환된다.
n비트의 디지탈/아날로그 변환회로(8)에서는 0, VD/2n, … {(2n-1)VD}/2n의 2n스텝의 전압레벨의 아날로그 신호가 얻어진다.
그리고, ON/OFF 제어신호 SC가 H 레벨이 되면, 디지탈/아날로그 변환회로(8)은 디지탈/아날로그 변환동작을 행한다.
역으로, ON/OFF 제어신호 SC가 L레벨이 되고, 모든 비반전 버퍼 B1, B2, …, Bn의 입력이 모두 L 레벨이 되면, 디지탈/아날로그 변환은 행하여지지 않는다.
ON/OFF 제어신호 SC가 H 레벨인 경우, 디지탈 신호를 아날로그 변환하여 얻어진 아날로그 신호 AN이 스위치 회로(9)에서 출력되고, ON/OFF 제어신호 SC가 L레벨인 경우, 아날로그 신호 AN이 스위치 회로(9)에서 출력되지 않는다.
그런데, 디지탈 신호에서 아날로그 신호로 변환되어 스위치 회로(9)에서 출력되어 얻어지는 아날로그 신호가 제2도에 도시된 바와 같이 부하 저항에 주어지고, 부하 저항치 L이 극히 높을 경우 전류가 부하 저항 L을 통해 거의 흐르지 않는다.
따라서, 스위치 회로(9)를 통하여 전류가 거의 흐르지 않으므로, 부하 저항 L에도 아날로그 신호의 전류는 거의 흐르지 않는다.
이 때문에, 제4도에서 점선 X로 표시한 바와 같이, 디지탈 신호에서 아날로그 신호로 변환된 후의 아날로그 신호의 전압레벨은 직선적으로 변화한다.
그러나, 부하저항 L의 저항치가 낮으면, 스위치 회로(9)의 MOS 트랜지스터 QP, QN의 ON 저항에 의한 전위 강하가 생긴다.
이 ON 저항의 입력 전위의 소정범위에서 극히 높아지는 영역이 존해한다. 그 때문에 부하저항 L의 전류가 큰 경우에는 제4도에 실선 Y로 표시한 바와 같이, 디지탈 신호의 소정범위 H에서 디지탈 신호에 대해 아날로그 신호의 전압 레벨이 직선적으로 변하지 않게된다.
이에 의해 부하저항 L의 저항치가 작을 경우에는 디지탈 신호의 아날로그 신호로의 변환 정확도가 저하하는 문제가 있다.
그래서 이와 같은 디지탈 신호의 변화에 대해서 디지탈/아날로그 변환의 정확도를 향상시키는 위해서는, 아날로그 신호의 전압레벨을 직선적으로 변화시키면 좋다.
따라서, 스위치 회로(9)의 트랜지스터 QP, QN의 채널폭 W를 넓게하여 ON 저항을 낮게할 필요가 있다.
그러나, 그렇게하는 경우에는 디지탈/아날로그 변환회로를 마이크로 컴퓨터, 특히, 원칩 마이크로 컴퓨터에 집적할 때 여러가지의 문제가 생긴다.
본 발명은 상술한 바와 같은 소위 R-2R형 디지탈/아날로그 변화회로가 가지는 상술한 바와 같은 문제점을 감안하여 이루워진 것으로, 디지탈 신호를 아날로그 신호로 변환하여 얻어지는 아날로그 신호의 출력/비출력의 전환이 행하여지는 동시에, 디지탈 신호의 변화에 대해서 아날로그 신호의 전압레벨이 직선적으로 변화하도록하여 아날로그/디지탈 변환의 비직선성 에러를 저감시킨 디지탈/아날로그 변환회로를 제공하는 것을 목적으로 한다.
본 발명에 관한 디지탈/아날로그 변환회로는 R-2R형의 디지탈 아날로그 변환회로이며, 디지탈 신호의 각 비트의 신호가 입력되는 각 저항의 입력측에 비출력상태로 될 수 있는 제1스위칭 소자를 구비하고, 상술한 각 저항의 출력측을 사다리형으로 접속하는 저항군과 정 또는 부의 기준전위의 사이에 비출력 상태로 될 수 있는 제2스위칭소자를 구비하고 있다.
그리고, 제어신호에 의해 제1스위칭 소자 및 제2스위칭소자를 각각 출력 상태 또는 비출력 상태로 전환하도록 구성되어 있다.
본 발명에 의한 디지탈/아날로그 변환회로에서는, 제1스위칭 소자와 제2스위칭 소자가 각각 출력상태로 되어 있을때, 제1스위칭 소자는 입력된 각 비트의 신호에 따라 정 또는 부의 기준전위를 선택하여 저항에 출력하고, 제2스위칭 소자는 저항을 기준전위에 접속한다.
이것에 의해, 각각 제1스위칭 소자가 선택한 정 또는 부의 기준전위에 따라 아날로그 신호가 출력된다.
한편, 제1스위칭 소자와 제2스위칭 소자의 각각이 비출력 상태로 되어 있는 경우, 각각 제1스위칭 소자는 정 또는 부의 기준전위를 저항에 출력하지 않고, 제2스위칭 소자는 저항을 기준전위로부터 떼어 놓는다. 이에 의해, 디지탈 신호는 아날로그 신호로 변환되지 않는다.
따라서, 아날로그 신호의 출력/비출력의 전환이 가능하게 되고, 또 비출력 상태에서 저항을 통하여 전류가 흐르지 않는다.
본 발명의 상기 목적 및 특징은 첨부된 도면을 참조한 이하의 설명으로부터 보다 명확하다.
[실시예]
이하, 본 발명을 그의 실시예를 나타낸 도면을 참조하여 설명한다.
제5도는 본 발명에 의한 디지탈/아날로그 변환회로의 구성예를 도시하는 회로도이다.
제5도에서 ( )내의 문자는 저항치를 나타낸다.
참조부호 DT는 디지탈 신호를 나타내며, MSB~LSB의 복수 비트(n 비트)로 구성되어 있다.
참조부호 B1, B2, …, Bn는 각각 출력저항치 r인 스리-스테이트(three-state)버퍼인 비반전 버퍼를 나타내고 있다.
이들 각 비반전 버퍼 B1, B2, …, Bn의 일단에는 상술한 디지탈 신호 DT의 각 비트의 신호가 입력된다.
참조부호 D1, D2, …, Dn는 각각 저항치 2R-r의 저항을 표시하고 있다.
이것들의 각 저항 D1, D2, …, Dn의 일단에는 상술한 비반전 버퍼 B1, B2, …, Bn의 출력측(타단)이 각각 접속되어 있다.
그리고, 저항 D1의 타단은 각각의 저항치가 R인 저항 E1, E2, …와 저항치가 2R-r인 저항 Dn+1과, MOS 트랜지스터(20)와의 직렬회로를 통해서 접지된다.
저항 D2의 타단은 저항 E1과 E2와의 접속점과 접속된다.
저항 Dn의 타단은 MOS 트랜지스터(20)와 접속되어 있지 않는 저항 Dn+1의 일측단에 접속되어 있다.
저항 D1의 타단으로부터 아날로그 신호 AN이 출력된다.
비반전 버퍼 B1, B2, …, Bn의 제어단자 및 MOS 트랜지스터(20)의 게이트에는 ON/OFF 제어신호 SB가 제공된다.
저항 D1, D2, …, Dn, Dn+1의 저항치는 비반전 B1, B2, …, Bn, MOS 트랜지스터(20)의 ON 저항을 고려하여 걸정되어 있다.
즉, 비반전 버퍼 B1, B2, …, Bn의 ON 저항과 MOS 트랜지스터(20)의 ON 저항이 같게 되어 있다.
그리고, 비반전 버퍼 B1, B2, …, Bn와, 저항 D1, D2, …, Dn+1과, 저항 E1, E2, …와 MOS 트랜지스터(20)에 의해 디지탈/아날로그 변환회로(12)가 구성되어 있다.
제6도는 비반전 버퍼 B1, B2, …, Bn의 각각의 공통 구성을 표시하는 회로도이다.
디지탈 신호 DT의 각 비트의 신호는 CMOS 구성의 NAND회로 ND의 일 입력 단자 및 CMOS 구성의 NOR회로 NR의 일 입력단자에 입력된다.
인버터 I의 출력은 NOR회로 NR의 다른 입력단자에 입력된다.
NAND회로 ND의 출력은 P채널 트랜지스터 QPB의 게이트에 입력되고, NOR회로 NR의 출력은 N채널 트랜지스터 QNB의 게이트에 입력된다.
P채널 트랜지스터 QPB및 N채널 트랜지스터 QNB의 직렬회로의 일단에는 정의 기준전위인 전위 VD가 제공되고, 타단에는 부의 기준 전위인 전위 VS가 제공된다.
트랜지스터 QPB와 트랜지스터 QNB와의 접속점에서 전위 VD또는 전위 VS가 출력된다.
다음, 상술한 바와 같은 본 발명의 디지탈/아날로그 변환회로의 동작을 설명한다.
디지탈 신호 DT의 각 비트의 신호가 비반전 버퍼 B1, B2, …, Bn의 일단에 입력되고, ON/OFF 제어신호 SB가 H 레벨이 되면, 비반전 버퍼 B1, B2, …, Bn가 출력상태(이네이블)로 되고, NOS 트랜지스터(20)가 출력상태(이네이블)로 되어 저항 Dn+1이 전위 VS와 접속된다.
그리고, 비반전 버퍼 B1, B2, …, Bn에서 각기 출력되는 전위 VD또는 전위 VS가 저항 D1, D2, …, Dn, Dn+1및 저항 E1, E2, …로된 저항군에 제공되어 디지탈 신호 DT가 아날로그 신호 AN으로 변환된다.
n 비트의 디지탈/아날로그 변환회로에서는 0, VD/2n, … {(2n-1)VD}/2n의 2n스텝의 전압 레벨의 아날로그 신호가 얻어진다.
여기서, 디지탈/아날로그 변환회로가 디지탈/아날로그 변환동작하고 있을 때의 전기적 특성에 대해서 고찰한다.
지금 디지탈/아날로그 변환회로(12)에 의해 디지탈 신호를 변환하여 얻어진 아날로그 신호가 제5도에 표시되어 있는 부하저항 L에 제공되면, 부하저항 L의 저항치가 무한대(무부하)인 경우에는, 디지탈/아날로그 변환회로(12)내에서 전위강하가 생기지 않고, 디지탈/아날로그 변환후의 아날로그 전위는 그대로 부하저항 L에 제공된다.
그리고, 디지탈/아날로그 변환특성은 제7도에 점선 X로서 표시되어 있는 바와 같이 직선적인 특성이 된다.
한편, 부하저항 L의 저항치가 낮은 경우, 디지탈/아날로그 변환회로(12)의 출력전위는 디지탈/아날로그 변환회로(12)의 출력저항이 R이기 때문에, 무부하시의 출력전위는 RL/(R + RL)이 된다.
단, RL는 부하정항 L의 저항치이다. 따라서, 디지탈/아날로그 변환특성은 제7도에 실선 W로 표시되어 있는 바와 같이, 부하저항 L의 저항치가 무한대일때의 디지탈/아날로그 변환특성을 표시하는 X의 경우와 비교하여 풀-스케일(full-scale)보다 약간 저하하여 풀-스케일 오차가 생긴다.
그러나, 제5도에 표시되어 있는 본 발명의 회로에서는, 디지탈 신호를 변환하여 얻어진 아날로그 신호의 출력/비출력을 전환하기 위해서 종래 구비되어 있는 것과 같은 스위치 회로(제1도와 제2도에서 참조부호(9)로 표시되어 있음)가 없으므로, 상술한 것에 의해 온(on)저항의 전위 강하 효과가 발생하지 않으므로, 온(on)저항에 의한 비직선 오차가 생기지 않는다.
따라서, 디지탈 신호가 변화하는 전범위에 걸쳐서 디지탈/아날로그 변환의 정확도가 향상된다.
한편, ON/OFF 제어신호 SB가 L 레벨로 되면 비반전 버퍼 B1, B2, …, Bn및 MOS 트랜지스터(20)가 비출력 상태로 되고, 비반전 버퍼 B1, B2, …, Bn로부터의 디지탈 신호가 비출력 상태로 되며, 또 저항 Dn+1이 접지 전위측으로부터 차단된다.
그것에 의해, 아날로그 신호가 비출력 상태가 되는 동시에, 저항 Dn+1를 흐르는 전류가 차단된다.
이 때문에, 아날로그 신호가 출력되지 않는 경우에는, 무용한 전류가 소비 되지 않는다.
제8도는 본 발명에 의한 디지탈/아날로그 변환회로의 다른 실시예의 구성을 도시화한 회로도이다.
이 실시예에서는 H 레벨 또는 L 레벨의 신호를 출력하는 신호 출력수단 VHL가 설치되어 있으며, 그 출력이 MOS 트랜지스터(20)로 바뀌어서 설치되어 있는 비반전 버퍼 Bn+2의 타단은 저항 DN+1의 일단에 접속되어 있다. 비반전 버퍼 BN+1은 다른 비반전 버퍼 B1, B2, …, Bn와 마찬가지로 제6도에 나타낸 구성을 가지며, 그 제어 단자에 ON/OFF 제어신호 SB가 입력된다.
제8도에 도시한 구성 이외의 구성은 제5도에 도시한 구성과 같게 되어 있고, 동일한 구성 부분에는 동일부호를 붙이고 설명을 생략한다.
이하, 제8도에 도시되어 있는 본 발명의 디지탈/아날로그 변환회로의 다른 실시예의 동작을 설명한다.
신호출력수단 VHL에서 예를들면 L 레벨의 신호가 출력되도록하고, 또 ON/OFF 제어신호 SB를 H 레벨로하여, 비반전 버퍼 B1, B2, …, Bn및 Bn+1를 출력상태로 하면, MSB로부터 LSB까지의 디지탈 신호 DT의 입력치에 따라, 0, VD/2n, … {(2n-1)VD}/2n의 2n스텝의 전압레벨의 아날로그 신호 AN이 출력된다.
또, 신호 출력수단 VHL가 H 레벨의 신호를 출력하는 동시에, 디지탈 신호 DT의 각 비트에 신호의 모든 것이 H 레벨이 되면, 전압레벨 VD의 아날로그 신호 AN이 출력된다.
이들 2n+1스텝의 전위의 모든것에 대해서, 저항치로서는 어떠한 경우에도 디지탈/아날로그 변ghks회로의 출력저항 R의 정저항특성이 얻어진다.
한편, ON/OFF 제어신호 SB가 L 레벨이 되면, 비반전 버퍼 B1, B2, …, Bn, Bn+1이 공히 비출력 상태로 되고, 각 비반전 버퍼 B1, B2, …, Bn로부터 디지탈 신호에 따른 신호는 출력되지 않고, 비반전 버퍼 Bn+1로부터 H 레벨 또는 L 레벨의 어떠한 신호도 출력되지 않는다.
즉, 디지탈/아날로그 변환이 행하여지지 않고 아날로그 신호가 비출력 상태가 되는 동시에, 저항 Dn+1에 무용한 전류가 흐르지 않는다.
제9도는 본 발명의 디지탈/아날로그 변환회로를 내장한 CMOS 구성의 원칩 마이크로 컴퓨터의 구성을 도시하는 블록도이다.
원칩 마이크로 컴퓨터(1)내에는 CPU(3), ROM(4), RAM(5), 데이터 레지스터(6), D/A 변환기 선택 레지스터(7), 디지탈/아날로그 변환회로(12), 디지탈 신호 입/출력 포트(10) 및 버스(11)가 내장되어 있다.
CPU(3), ROM(4), RAM(5), 데이터 레지스터(6), D/A 변환기 선택 레지스터(7) 및 디지탈 신호 입/출력 포트(10)는 버스(11)에 의해 서로 접속되어 있다.
D/A 변환기 선택 레지스터(7)에 의해 유지되는 데이터는 디지탈/아날로그 변환회로(12) 및 디지탈 신호 입/출력 포트(10)에 제공된다.
데이터 레지스터(6)에 의해 유지되는 디지탈 데이터를 디지탈/아날로그 변환회로(12)에 입력되고, 디지탈/아날로그 변환후의 아날로그 신호는 신호 입/출력 단자(2)로부터 외부에 출력된다.
신호 입/출력 단자(2)에 외부로부터 입력된 디지탈 신호는 디지탈 신호 입/출력 포트(10)에 입력된다.
이하, 원칩 마이크로 컴퓨터(1)의 동작을 설명한다.
ROM(4)에 격납되어 있는 프로그램 내용에 따라, 디지탈 신호 입/출력 포트(10)를 선택하는 데이터를 CPU(3)가 디지탈/아날로그 변환기 선택 레지스터(7)에 설정하면, 각각 디지탈 신호 입/출력 포트(10)가 이네이블 상태로 되고, 디지탈/아날로그 변환회로(12)는 비출력 상태로 된다.
따라서, 신호 입/출력 단자(2)의 기능은 디지탈 신호 입/출력 포트(10)를 통하여 입출력되는 디지탈 신호를 입출력하는 기능이 된다.
또, CPU(3)에서 데이터 레지스터(6)에 데이터가 설정되고, 또한 디지탈/아날로그 변환회로(12)를 선택하는 데이터가 디지탈/아날로그 변환기 선택 레지스터(7)에 설정되면, 디지탈 신호 입/출력 포트(10)는 비출력 상태, 즉 풀-업도 포트 출력도 아닌 상태가 행하여지고, 디지탈/아날로그 변환회로(12)는 출력상태로 된다.
따라서, 신호 입/출력 단자(2)의 기능은 디지탈/아날로그 변환회로(12)로부터 아날로그 신호를 출력하는 기능이 된다.
그리고, 디지탈/아날로그 변환회로(12)가 비출력 상태인 경우, 상술한 바와같이 디지탈/아날로그 변환회로(12)의 MOS 트랜지스터(20) 또는 비반전 버퍼 Bn+1에는 전류가 흐르지 않는다.
따라서, 아날로그 신호를 출력하지 않는 동안, 신호 입/출력 단자(2)에 외부로부터 디지탈 신호를 입력해도, 그 디지탈 신호의 전압레벨이 변화될 가능성이 없다.
본 실시예에서는, 디지탈/아날로그 변환회로와 디지탈 신호 입/출력 포트의 단자를 겸용했지만, 디지탈/아날로그 변환회로와 디지탈 신호 입력포트 혹은 디지탈 신호 출력포트의 단자를 겸용으로해도 좋다.
또한, 본 실시예에서는 디지탈/아날로그 변환회로를 원칩 마이크로 컴퓨터에 내장했지만, 이것은 하나의 예시이며, 원칩 마이크로 컴퓨터 이외에 적용 하여, 같은 효과가 얻어지는 것은 말할 것도 없다.
또한, 디지탈 신호를 비반전 버퍼에 입력했지만, 비반전 버퍼 대신에 반전 버퍼를 사용할 수도 있다.
상술한 바와 같이, 본 발명의 디지탈/아날로그 변환회로는 디지탈 신호를 변환하여 얻어진 아날로그 신호를 트랜지스터를 사용한 스위치 회로에 의해 출력/비출력의 전환을 행하도록 구성되어 있지 않으므로, 그 트랜지스터의 온(ON)저항에 의해 디지탈/아날로그 변환특성의 직선성이 손상되지 않는다.
이 때문에, 디지탈 신호가 변화하는 전범위에 걸쳐서높은 정확도로 디지탈 신호를 아날로그 신호로 변환할 수 있다.
또, 디지탈 신호를 변환한 후의 아날로그 신호가 출력되지 않은 경우, 아날로그 신호로 변환하기 위한 저항이 정 또는 부의 기준전위로부터 격리 되므로, 저항에 무용한 전류가 흐르지 않는다.
따라서, 신호 입/출력 단자에 외부로부터 디지탈 신호가 입력되는 경우에도 그 전압 레벨이 변화할 가능성이 없다.
본 발명은 본 발명의 사상으로부터 이탈하지 않고 여러하기 형태로 실시 될 수 있으며, 본 발명은 상세한 설명이외의 첨부된 청구범위에 의해 정의되므로 제한적이지 않음은 당업자에게 있어 명확하다.

Claims (3)

  1. 디지탈/아날로그 변환회로에 있어서, 각각이 출력 저항치 r을 가지며, 일단에 n비트의 디지탈 신호의 각 비트의 신호가 입력되어, 제어신호(SB)에 따라 입력신호에 대응하는 정 또는 부의 기준전위를 타단으로부터 출력하는 상태나, 또는 비출력 상태로 되는 n개의 제1스위칭 소자(B1, B2, …, Bn); 각각이 저항치 2R-r를 가지며, 일단에 상기 제1스위칭 소자의 출력이 각각 입력되는 n개의 제1저항(D1, D2, …, Dn); 각각이 저항치 R을 가지며, 상기 n개의 제1저항(D1, D2, …, Dn)의 타단을 상기 디지탈 신호의 비트순으로 사다리형으로 접속하는 n-1개의 제2저항(E1, E2, …, En-1); 온(on)저항치 r을 가지며, 일단이 정 또는 부의 기준전위와 접속되고, 제어신호(SB)에 따라 정 또는 부의 기준전위를 타단으로부터 출력하는 상태나, 또는 비출력 상태로 되는 제2스위칭 소자(20); 및 저항치 2R-r을 가지며, 상기 제2스위칭 소자(20)의 타단과 상기 디지탈 신호의 최하위 비트에 대응하는 제1저항(Dn)의 타단과의 사이를 접속하는 저항(Dn+1)을 포함하며, 상기 디지탈 신호의 최상위 비트에 대응하는 제1저항(D1)의 타단이 상기 제어신호(SB)에 따라, 상기 디지탈 신호가 아날로그 신호로 변환되어 출력되는 상태로 되거나, 또는 출력정지 상태로 되는 것을 특징으로 하는 디지탈/아날로그 변환회로.
  2. 제1항에 있어서, 상기 제1스위칭 소자(B1, B2, …, Bn)의 각각은 스리-스테이트 버퍼이며, 상기 제2스위칭 소자(20)는 전원전위 또는 접지단위에 일단이 접속된 MOS 트랜지스터로 구성되는 디지탈/아날로그 변환회로.
  3. 제1항에 있어서, 상기 제1스위칭 소자(B1, B2, …, Bn) 및 제2스위칭 소자(20)의 각각은 스리-스테이트 버퍼이며, 정 또는 부의 기준전위를 발생하여 상기 제2스위칭 소자(20)의 일단에 제공되는 신호 출력수단(VHL)을 구비하고 있는 디지탈/아날로그 변환회로.
KR1019940036806A 1993-12-27 1994-12-26 디지탈/아날로그 변환회로 KR0149707B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-330705 1993-12-27
JP33070593A JP3551200B2 (ja) 1993-12-27 1993-12-27 デジタル／アナログ変換回路

Publications (2)

Publication Number Publication Date
KR950022163A KR950022163A (ko) 1995-07-28
KR0149707B1 true KR0149707B1 (ko) 1998-12-15

Family

ID=18235643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036806A KR0149707B1 (ko) 1993-12-27 1994-12-26 디지탈/아날로그 변환회로

Country Status (5)

Country Link
US (1) US5602552A (ko)
EP (1) EP0660529B1 (ko)
JP (1) JP3551200B2 (ko)
KR (1) KR0149707B1 (ko)
DE (1) DE69414538T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815104A (en) * 1997-03-20 1998-09-29 Sigmatel, Inc. Method and apparatus for digital to analog conversion
JP4116190B2 (ja) * 1999-05-06 2008-07-09 日本テキサス・インスツルメンツ株式会社 Ｄａ変換器及びａｄ変換器
US8487800B2 (en) * 2011-11-14 2013-07-16 Semtech Corporation Resistive digital-to-analog conversion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3145889A1 (de) * 1981-11-19 1983-05-26 Siemens AG, 1000 Berlin und 8000 München Integrierbarer digital/analog-wandler
JPS6190521A (ja) * 1984-10-09 1986-05-08 Nippon Gakki Seizo Kk デジタル・アナログ変換器
US4779029A (en) * 1985-03-11 1988-10-18 Ncr Corporation Digitally compensated multiplying digital to analog converter
JPS6333014A (ja) * 1986-07-26 1988-02-12 Canon Inc デジタルアナログ変換回路
US4833473A (en) * 1987-10-05 1989-05-23 Harris Semiconductor Patents, Inc. Digital to analog converter with switch function compensation
JPH0734542B2 (ja) * 1988-06-29 1995-04-12 日本電気株式会社 Ｄ−ａ変換回路
JPH0377430A (ja) * 1989-08-19 1991-04-03 Fujitsu Ltd Ｄ／ａコンバータ

Also Published As

Publication number Publication date
EP0660529A1 (en) 1995-06-28
JPH07193504A (ja) 1995-07-28
DE69414538T2 (de) 1999-05-06
DE69414538D1 (de) 1998-12-17
EP0660529B1 (en) 1998-11-11
KR950022163A (ko) 1995-07-28
JP3551200B2 (ja) 2004-08-04
US5602552A (en) 1997-02-11

Similar Documents

Publication Publication Date Title
US6914547B1 (en) Triple resistor string DAC architecture
EP0281116B1 (en) Digital-to-analog converter
US6714151B2 (en) A/D converter
GB2333408A (en) Non-linear digital-to-analog converter
US8937568B2 (en) D/A converter
EP0378840A2 (en) Digital to analog converter having single resistive string with shiftable voltage thereacross
EP0466145B1 (en) D/A converter
EP0661817A1 (en) Digital-to-analog converter
US6724333B1 (en) Digital-to-analog converter
US6181265B1 (en) Non-linear digital-to-analog converter
JPH0377430A (ja) Ｄ／ａコンバータ
KR0149707B1 (ko) 디지탈/아날로그 변환회로
JPH0629850A (ja) Ａ／ｄコンバータ
KR100514320B1 (ko) 디지털/아날로그 변환기
JPH1065542A (ja) アナログ／ディジタル変換回路
US5629702A (en) Analog to digital converter
US5894426A (en) Maximum/minimum value determination apparatus
EP2782256B1 (en) A digital to analogue converter
US5220306A (en) Digital signal comparator for comparing n-bit binary signals
JP6785350B2 (ja) Ｒ−２ｒラダー抵抗回路、ラダー抵抗型ｄ／ａ変換回路、及び半導体装置
JPH06268523A (ja) Ｄ／ａ変換器
US6469646B1 (en) Converting digital signals to analog signals
US7358886B2 (en) Voltage output digital-to-analog converter circuit
US20060176202A1 (en) Digital-to-analog converter using plural transistors having the same operating characteristics
US7391354B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070523

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee