DE69922161T2

DE69922161T2 - Leitungstreiber mit linearen übergängen

Info

Publication number: DE69922161T2
Application number: DE69922161T
Authority: DE
Inventors: Atul Gupta
Original assignee: Gennum Corp
Current assignee: Gennum Corp
Priority date: 1998-01-21
Filing date: 1999-01-19
Publication date: 2005-05-04
Anticipated expiration: 2019-01-20
Also published as: US6288592B1; ATE283596T1; WO1999038296A1; CA2318934A1; EP1050137A1; AU2042599A; EP1050137B1; JP2002502147A; DE69922161D1

Description

GEBIET DER ERFINDUNG
Diese Erfindung bezieht sich auf das Gebiet von Datenkommunikationen. Insbesondere bezieht sich die Erfindung auf Kabeltreiber, Leistungstreiber, Wellenformung von digitalen Impulsen und Anstiegs- und Abfallsteuerungsschaltkreisen.
HINTERGRUND DER ERFINDUNG
Die Übertragung von digitalen Daten entlang einer Übertragungsleitung kann durch Verwenden eines Kabeltreibers erreicht werden. Der Kabeltreiber empfängt das zu übertragende Signal und erzeugt ein entsprechendes Signal auf der Übertragungsleitung. Eine Aufgabe in der Gestaltung von Kabeltreibern ist die Rate zu maximieren, bei der Daten auf der Übertragungsleitung übertragen werden können (die "Datenrate"). Unter anderen Einschränkungen wird die Maximaldatenrate, die übertragen werden kann durch zwei Betrachtungen eingeschränkt:

i. Der Kabeltreiber sollte keine übermäßige elektromagnetische Strahlung erzeugen. Ein Verfahren zum Reduzieren elektromagnetischer Strahlung ist es, zu fordern, dass ein ausgewählter Teil der Anstiegs- und Abfallzeit der niedrig auf hoch und hoch auf niedrig Übertragungen des Ausgangssignals des Kabeltreibers nicht geringer sein darf, als die spezifische Anstiegs/Abfallzeit. Im Fall einiger Kabeltreiber, die in der Film- und Fernsehindustrie verwendet werden, hat die Society of Motion Picture and Television Engineering (SMPTE) eine Minimalanstiegs- und Abfallzeit von 400 Pico-Sekunden für die 20% bis 80% Anstiegs- und Abfallzeit eines Ausgangssignals festgelegt. (Siehe SMPTE Standard 259M: 10-Bit 4:2:2 Component und f_sc Composite Digital Signal Serial Digital Interface).
ii. Der Kabeltreiber sollte jedes Flimmern an seinem Ausgangssignal minimieren durch Sicherstellen, dass das Ausgangssignal innerhalb einer spezifischen Toleranz seines stabilen Pegels vor dem Beginn der nächsten Übertragung des Ausgangssignals liegen.

Kabeltreiber gemäß dem Stand der Technik steuern die Anstiegs- und Abfallzeiten des Ausgangssignals mit einem Widerstands-Kondensatorschaltkreis. Derartige Schaltkreise zeigen exponentielle niedrig auf hoch und hoch auf niedrige Ausgangsübergänge mit dem Ergebnis, dass das Ausgangssignal eine relativ lange Zeit braucht, um sich innerhalb der spezifizierten Toleranz einzustellen, um ein Flimmern zu minimieren, während es noch eine ausreichend lange Anstiegs- und Abfallzeit aufweist. Folglich ist die Datenrate begrenzt, die durch Kabeltreiber gemäß dem Stand der Technik übertragen werden kann.
Die europäische Patentanmeldung 607,677 offenbart einen integrierten Wellenformungsschaltkreis. Dieser Schaltkreis stellt eine Ausgangswellenform durch Erzeugen einer Anzahl von Schrittsignalen her. Die Stärke der Schrittsignale und ihr relatives Timing wird zum Herstellen einer die gewünschte Ausgangswellenform annähernde Ausgangswellenform ausgewählt. Die Ausgangswellenform selbst ist nicht linear. Diese Patentanmeldung berücksichtigt nicht die oben aufgeführten Probleme: Vermeiden von elektromagnetischer Strahlung durch Bereitstellen einer allgemeinen linearen Ausgangswellenform über einen ausgewählten Teil des Ausgangssignals und Vermindern von Flimmern in der Ausgangswellenform.
Die europäische Patentanmeldung 763,917 offenbart einen Leitungstreiber zum Verwendung mit Datenleitungen, die Zwischenspannungspegel zwischen einen Hoch- und einem Niedrigpegel erfordern. Diese Leitungen schließen 10BaseT und 100BaseT Ethernetsysteme ein. Dieser Schaltkreis stellt auch eine Reihe von Schrittsignalen her, die durch eine ausgewählte Verzögerungsdauer separiert werden. Die Schrittsignale werden zum Herstellen eines Ausgangssignals kombiniert, das einen von vier Ausgangsspannungspegeln aufweisen kann. Die Ausgangswellenform dieser Vorrichtung ist auch nicht linear, wie gemäß der 10BaseT und 100BaseT Spezifikationen erfordert, beschrieben in dem Hintergrundabschnitt von EP 763,917 .
KURZE ZUSAMMENFASSUNG DER VORLIEGENDEN ERFINDUNG
Die Maximaldatenrate, die übertragen werden kann, kann durch Gestalten des Kabeltreibers erhöht werden, um lineare niedrig auf hoch und hoch auf niedrig Ausgangsübergänge aufzuweisen.
Dem gemäß ist es eine Aufgabe der vorliegenden Erfindung einen verbesserten Kabeltreiber bereitzustellen, der im wesentlichen lineare niedrig auf hoch und hoch auf niedrig Ausgangsübergänge aufweist.
Das primäre Merkmal des verbesserten Kabeltreibers ist die Möglichkeit, Daten bei höheren Datenraten ohne ein erhöhtes Flimmern oder elektromagnetische Strahlung zu übertragen. Zusätzlich vermindert der verbesserte Kabeltreiber die Probleme von Klingeln und Überschwingen in dem Ausgangssignal.
Gemäß der Erfindung wird ein Kabeltreiber bereitgestellt, umfassend (a) einen Eingangsanschluss zum Empfangen eines Eingangssignals, welcher eine erste und eine zweite Eingangsklemme umfasst; (b) einen Ausgangsanschluss zum Übertragen eines Ausgangssignals auf einer Übertragungsleitung, welche eine erste und eine zweite Ausgangsklemme umfasst; (c) einen ersten Widerstand und einen zweiten Widerstand zum Definieren des Ausgangssignals an dem Ausgangsanschluss, wobei der erste Widerstand zwischen eine Spannungsquelle und die erste Ausgangsklemme geschaltet ist und der zweite Widerstand zwischen die Spannungsquelle und die zweite Ausgangsklemme geschaltet ist; (d) eine Mehrzahl von Schaltstufen, wobei jede der Schaltstufen einen Schalter und eine mit dem Schalter verbundene Stromquelle zum Erzeugen eines Stroms umfasst, wobei die Stromquelle zum Steuern der Schaltzeit des verbundenen Schalters an ihren verbundenen Schalter gekoppelt ist und jeder der Schalter an den Ausgangsanschluss gekoppelt ist, wobei die Mehrzahl von Schaltstufen eine erste Schaltstufe umfasst; (e) eine Mehrzahl von Verzögerungsstufen zum Bereitstellen einer Verzögerungszeit; (f) wobei die erste Schaltstufe an den Eingangsanschluss gekoppelt ist und die restlichen Schaltstufen in Reihe geschaltet sind, und eine der Verzögerungsstufen so zwischen jedes aufeinanderfolgende Paar der Schaltstufen geschaltet ist, dass jede Verzögerungsstufe an eine vorhergehende Schaltstufe und eine nachfolgende Schaltstufe gekoppelt ist; (g) die Verzögerungszeiten jeder der Verzögerungsstufen gleich sind; dadurch gekennzeichnet, dass (h) die Ströme jeder Stromquelle gleich sind; und (i) die Verzögerungszeiten und die Ströme so ausgewählt werden, dass die Anstiegs- und Abfallzeiten eines ausgewählten Abschnitts des Ausgangssignals eine ausgewählte Dauer überschreiten und der ausgewählte Abschnitt des Ausgangssignals linear ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt einen Kabeltreiber gemäß dem Stand der Technik.
2 zeigt die Eingangs- und Ausgangssignale des Kabeltreibers gemäß dem Stand der Technik.
3 zeigt das in das Ausgangssignal eingefügte Flimmern, wenn der Kabeltreiber gemäß dem Stand der Technik einen kurzen Eingangsimpuls empfängt.
4 zeigt einen niedrig-auf-hoch-Übergang des Ausgangssignals des Kabeltreibers gemäß dem Stand der Technik.
5 zeigt den verbesserten Kabeltreiber in Blockdiagrammform.
6 und 7 zeigen den Übergang von Schaltern, die den verbesserten Kabeltreiber umfassen, das Ausgangssignal des verbesserten Kabeltreibers.
8 zeigt den Schaltzustand und Verzögerungszustand des verbesserten Kabeltreibers.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Zuerst wird Bezug genommen auf 1, die einen Kabeltreiber 20 gemäß dem Stand der Technik zum Übertragen eines digitalen Signals über eine Übertragungsleitung zeigt. Der Kabeltreiber gemäß dem Stand der Technik 20 umfasst einen Eingangsanschluss 22, einen Schalter 24, eine Stromquelle 26, Widerstände 28 und 30, Kondensatoren 32 und 34, Ausgangsstufen 36 und 38 und einen Ausgangsanschluss 44.
Kondensator 32 und Widerstand 28 sind parallel verbunden zwischen V_CC und Knoten 40. Kondensator 34 und Widerstand 30 sind parallel verbunden zwischen V_CC und Knoten 40. Stromquelle 26 ist zwischen Schalter 24 und Erde gekoppelt. Schalter 24 reagiert auf eine an Eingangsanschluss 22 empfangenen Eingabe und kann Stromquelle 26 mit Knoten 42 durch Knoten H oder mit Knoten 40 durch Knoten L koppeln. Ausgangsanschluss 44 umfasst Ausgangsklemmen 46 und 48.
Ausgangsstufe 36 umfasst Transistor Q₁ und Widerstände 50 und 52. Transistor Q₁ ist als eine einem Emitter folgende Stufe verbunden. Die Basis von Transistor Q₁ ist mit Knoten 42 verbunden. Der Emitter von Transistor Q₁ ist mit Erde durch Widerstand 52, und mit Ausgangsklemme 46 durch Widerstand 50 verbunden. Der Kollektor von Transistor Q₁ ist mit V_CC gekoppelt. Ausgangsstufe 38 umfasst ähnlich einen Transistor Q₂ und zwei Widerstände 54 und 56. Die Basis von Transistor Q₂ ist mit Knoten 40 verbunden. Der Emitter von Transistor Q₂ ist mit Erde durch Widerstand 56, und mit Ausgangsklemme 48 durch Widerstand 54 verbunden. Der Kollektor von Transistor Q₂ ist mit V_CC verbunden.
Im Betrieb wir der Kabeltreiber gemäß dem Stand der Stand der Technik 20 konfiguriert, um ein differentielles Ausgangssignal V_out an Ausgangsklemmen 46 und 48 herzustellen. Das differentielle Ausgangssignal ist definiert als die Differenz zwischen der Spannung an Ausgangsklemme 48 (V₄₈) und der Spannung an Ausgangsklemme 46 (V₄₆): Vout = V48 – V46.
Das differentielle Ausgangssignal V_out wird positiv sein, wenn V₄₈ höher als V₄₆ ist, und diese Bedingung wird als ein hohes Ausgangssignal bezeichnet. Umgekehrt wird das differentielle Ausgangssignal V_out negativ sein, wenn V₄₈ niedriger als V₄₆ ist, und diese Bedingung wird als ein niedriges Ausgangssignal bezeichnet. Obwohl die Beschreibung hier unter Berücksichtigung eines differentiellen Ausgangssignals vorgenommen wird, wird der Fachmann berücksichtigen, dass die individuellen Komponenten des Ausgangssignals V_out an Klemmen 46 und 48 unabhängig verwendet werden können, zum Beispiel zum Treiben eines Einfachendenkabels.
Der Kabeltreiber gemäß dem Stand der Technik 20 arbeitet wir folgt. Ein differentielles Eingangssignal, V_in, wird an Eingangsanschluss 22 empfangen, der Eingangsklemmen 58 und 60 umfasst, und auf den Schalter 24 gerichtet ist. Das differentielle Eingangssignal besteht aus zwei Spannungssignalen, von denen eines an der Klemme 58 empfangen wird, und von denen das andere an Klemme 60 empfangen wird. V_in wird als die Spannung an Klemme 60 (V₆₀) minus der Spannung an Klemme 58 (V₅₈) definiert: Vin = V60 – V58.
V_in wird positiv sein, wenn V₆₀ höher als V₅₈ ist (definiert als V_in = V_IH). Diese Bedingung wird als ein hohes Eingangssignal bezeichnet. Umgekehrt wird V_in negativ sein, wenn V₆₀ niedriger als V₅₈ ist (definiert als V_in = V_IL), und diese Bedingung wird als ein niedriges Eingangssignal bezeichnet.
Schalter 24 reagiert auf das differentielle Eingangssignal V_in und schaltet zwischen Knoten L und H abhängig davon, ob ein differentielles Eingangssignal V_in entsprechend niedrig oder hoch ist. Wenn ein differentielles Eingangssignal V_in hoch ist, wird Schalter 24 Stromquelle 26 mit Knoten H verbinden, und umgekehrt, wenn ein differentielles Eingangssignal V_in niedrig ist, wird Schalter 24 Stromquelle 26 mit Knoten L verbinden.
Angenommen, dass das differentielle Eingangssignal V_in ist anfänglich niedrig, so wird Schalter 24 einen Strom I₂₆ aufweisende Stromquelle 26 mit Knoten 40 koppeln. Strom I₂₆ wird durch einen Widerstandswert R₃₀ aufweisenden Widerstand 30 und Kondensator 34 fließen. Kondensator 34 wird geladen und die Spannung an Knoten 40 wird auf V_CC – V₃₄ fallen, wobei V₃₄ die Spannung über Kondensator 34 ist. Kondensator 34 wird geladen, solange die Spannung an Knoten 40 auf V_CC – I₂₆R₃₀ fällt. Die Spannung an Ausgangsklemme 48 wird V_CC – I₂₆R₃₀ – V_BE2 sein, wobei V_BE2 die Basis-Emitterspannung von Transistor Q₂ ist.
Gleichzeitig wird jede Ladung von Kondensator 32 durch Widerstand 28 entladen, der einen Widerstandswert R₂₈ aufweist. Wenn Kondensator 32 voll entladen ist, wird die Spannung an Knoten 42 V_CC sein, und die Spannung an Ausgangsklemme 46 wird V_CC – V_BE1 sein, wobei V_BE1 die Basis-Emitterspannung von Transistor Q₁ ist. Angenommen, die Basis-Emitterspannungen von Transistoren Q₁ und Q₂ sind gleich und gleich V_BE (d. h. V_BE1 = V_BE2 = V_BE), so wird der niedrige Wert des differentiellen Ausgangssignals V_out VOL = V48 – V46 = (VCC – I26R30 – VBE) – (VCC – VBE) = –I26R30 sein.
Wenn der differentielle Eingang von niedrig auf hoch schaltet, wird Schalter 24 Stromquelle 26 mit Knoten 42 koppeln. Strom I₂₆ wird nun durch Widerstand 28 und Kondensator 32 fließen, der zuvor entladen wurde. Kondensator 32 wird aufgeladen und die Spannung an Ausgangsklemme 46 wird auf V_CC – I₂₆R₂₈ – V_BE fallen. Gleichzeitig wird der zuvor geladene Kondensator 34 durch Widerstand 30 entladen und die Spannung an Ausgangsklemme 48 wird auf V_CC – V_BE ansteigen. Der Hochwert des differentiellen Ausgangssignals V_out wird somit VOH = V48 – V46 = (VCC – VBE) – (VCC – I26R28 – VBE) = I26R28 sein.
Wenn der differentielle Eingang von hoch auf niedrig schaltet, wird der oben beschriebene Vorgang umgekehrt auftreten und das differentielle Ausgangssignal wird zu seinem anfänglichen Wert von –I₂₆R₃₀ zurückkehren.
Die spezifischen Ausgangsspannungspegel werden von der Höhe des Stroms von Strom I₂₆ und den Widerständen R₂₈ und R₃₀ abhängen. Wenn beide Widerstände den gleichen Wert aufweisen (was sie allgemein werden), wird die differentielle Ausgangsspannungsschwingung 2I₂₆R sein, wobei R der Widerstandswert von Widerständen 28 und 30 ist.
Der Fachmann wird verstehen, dass einem Emitter folgende Ausgangsstufen 36 und 38 erforderlich sind, um die Ausgangsimpedanz der Übertragungsleitung anzupassen, auf die der Kabeltreiberausgang gerichtet ist. Die Impedanz einer Übertragungsleitung ist im allgemein ohmsch mit sehr niedrigen Reaktanzen. Der Widertandswert von Transistoren 50 und 54 wird normalerweise gleich dem Widerstandswert der Übertragungsleitung sein. Die Verwendung der einem Emitter folgenden Ausgangsstufen 36 und 38 bringen ein Potentialproblem eines Klingelns und Überschwingens in dem differentiellen Ausgangssignal mit, dass an Ausgangsanschluss 44 auftritt. Der Kabeltreiber 20 wird normalerweise in einen einzelnen Chip mit einer Verpackung integriert. Einem Emitter folgende Stufen sind typischerweise induktiv und kombiniert mit der parasitären Kapazität der Kabeltreiberverpackung, die Ausgangsstufe 36 oder 38 kann Resonanzen in den Eingang einfügen. Wenn diese Resonanzen wesentlich sind, kann das auf die Übertragungsleitung eingefügte Überschwingen und Klingeln, abhängig von der besonderen Installation des Kabeltreibers gemäß dem Stand der Technik 20, akzeptable Toleranzen überschreiten.
Nun wird Bezug genommen auf 2A und 2B, die die Eingangs- bzw. Ausgangsspannung des Kabeltreibers gemäß dem Stand der Technik 20 zeigen. 2A zeigt ein an Eingangsanschluss 22 empfangenes differentielles Eingangssignal V_in, und 2B zeigt das durch den Kabeltreiber gemäß dem Stand der Technik 20 an Ausgangsanschluss 32 in Antwort auf das differentielle Eingangssignal V_in erzeugte differentielle Ausgangssignal V_out.
Wie gezeigt steigt und fällt das differentielle Ausgangssignal V_out exponentiell infolge der vorhandenen Kondensatoren 32 und 34 in dem Kabeltreiber gemäß dem Stand der Technik 20. Der Fachmann wird berücksichtigen, dass diese Kondensatoren tatsächlich die Anstiegs- und Abfallzeiten des differentiellen Ausgangssignals V_out erhöhen. Jedoch sind diese Kondensatoren erforderlich, um sicherzustellen, dass die 20% bis 80% Anstiegs- und Abfallzeiten nicht geringer als die spezifizierte Minimalzeit sind, und daher sicherstellen, dass keine elektromagnetische Strahlung in dem Kabelvorrichtungstreiber gemäß dem Stand der Technik hergestellt wird. Die exponentielle Anstiegs- und Abfallkurve des differentiellen Ausgangssignals begrenzt die Maximalbandbreite des Kabeltreibers gemäß dem Stand der Technik 20, die im folgenden erklärt wird.
Wie an Punkt A in 2A und 2B gezeigt, nähert sich das differentielle Ausgangssignal V_out nicht seinem Maximalausgangspegel, wenn das differentielle Eingangssignal V_in nicht für eine ausreichend lange Dauer hoch bleibt. Wenn das differentielle Eingangssignal V_in sich nachfolgend schrittweise von hoch auf niedrig bewegt, beginnt das differentielle Ausgangssignal zu fallen. Der Anfangsspannungspegel für den hoch auf niedrig Übergang des Ausgangssignals ist niedriger als in dem normalen Fall, der ein Musterflimmern in das differentielle Ausgangssignal V_out einfügt. Der gleiche Effekt wird an Punkt B gesehen, wenn das differentielle Eingangssignal V_in einen kurzen niedrigen Eingangsimpuls aufweist.
Als nächstes wird auf 3A Bezug genommen, die den Effekt dieses Musterflimmerns deutlicher in dem Fall eines kurzen niedrigen Eingangsimpulses zeigt. Die gestrichelte Linie in 3A zeigt einen normalen niedrigen Eingangsimpuls in dem differentiellen Eingangssignal V_in. Die gestrichelte Linie in 3B zeigt das entsprechende differentielle Ausgangssignal V_out. Ausreichende Zeit ist vergangen seit dem Ende des normalen niedrigen Eingangsimpulses, um dem differentiellen Ausgangssignal V_out zu erlauben seinen normalen niedrigen Pegel V_OL zu erreichen. Die durchgehende Linie in 3B zeigt das differentielle Ausgangssignal V_out, wenn das differentielle Eingangssignal V_in einen kurzen niedrigen Eingangsimpuls aufweist, gezeigt durch die durchgehende Linie in 3A, und der niedrig auf hoch Übergang tritt auf bevor das differentielle Ausgangssignal V_out V_OL erreicht. In 3B ist die Differenz zwischen der gestrichelten und der durchgehenden Linie Zeitflimmern, wie gezeigt.
Der Grad eines Flimmerns kann wie folgt berechnet werden. Wenn die Zeit, zu der der niedrige Impuls des differentiellen Eingangssignals V_in endet, Zeit 0 ist, dann kann die Spannung des differentiellen Ausgangssignals V_out, im Normalfall (gestrichelte Linie) geschrieben werden als
Wobei C₃₂ die Kapazität des Kondensators 32, und t die Zeit in Sekunden ist. Um die Berechnung eines Flimmerns zu vereinfachen machen wir die folgenden exemplarischen Definitionen:
V_OH = 1 Volt
V_OL = 0 Volt
R₂₈ = R
C₃₂ = C
Der Fachmann wird in der Lage sein geeignete Komponenten für den Kabeltreiber gemäß dem Stand der Technik 20 auszuwählen, um diese Vo_H und V_OL Spannungen herzustellen.
Somit kann V_out geschrieben werden als Vout = 1 – e–1/RC
Die Zeit, zu der V_out jede besondere Spannung Va erreicht, kann geschrieben werden als T = –RCln(1 – Va)
Somit ist die Zeit t₀ zu der V_out eine Spannung von 0,5 V erreicht t0 = –RCln(0,5)
Wenn der niedrig auf hoch Übergang des differentiellen Eingangssignals auftritt, wenn das differentielle Ausgangssignal einen Wert von 0,02 V aufweist (innerhalb 2% seines stabilen Zustandswertes von 0 V), kann V_out geschrieben werden als Vout = 1 – 0,98e–1/RC und die Zeit, zu der V_out irgendeine besondere Spannung Va erreicht kann geschrieben werden als t = –RCln((1 – Va)/0,98).
Die Zeit, zu der die differentielle Ausgangsspannung V_out eine Spannung von 0,5 V erreicht ist t1 = –RCln(0,5/0,98)
Das durch den 2% Fehler eingeführte Zeitflimmern kann dann berechnet werden als Flimmern = t0 – t1 = –RCln(0,98)
Die 20% bis 80% Anstiegszeit des differentiellen Ausgangssignals V_out kann geschrieben werden als t20–80 = t80% – t20% = –RCln(0,2) – (–RCln(0,8)) = –RCln(0,2/0,8) = –RCln(0,25)
Die prozentuale Auswirkung eines auftretenden Flimmerns resultierend aus einem niedrig auf hoch Übergang, wenn das Ausgangssignal innerhalb 2% seines stabilen Zustandswertes festgelegt wird, kann berechnet werden als %Flimmern = Flimmern/t20–80 = [–RCln(0,98)]/[–RCln(0,25)] = 1,46
Das zeigt an, dass wenn die differentielle Ausgangsspannung V_out sich nicht innerhalb 2% seines stabilen Zustandswertes einstellt, ein Flimmern größer als 1,46 der Anstiegs- und Abfallzeit folgt. Der Fachmann wird nun in der Lage sein zu zeigen, dass diese Berechnung sich für einen frühen hoch auf niedrig Übergang und für jede beliebige hoch auf niedrig Spannungspegel (V_OH und V_OL) für das differentielle Ausgangssignal V_out bewahrheitet.
Als nächstes wird Bezug genommen auf 4, die das differentielle Ausgangssignal V_out, die 20% bis 80% Anstiegszeit des differentiellen Ausgangssignals V_out für den Kabeltreiber gemäß dem Stand der Technik 20 (gezeigt in 1) und die 2% Einstellzeit (d. h. die 98% Anstiegszeit, t_98%) des differentiellen Ausgangssignals V_out zeigt. Da die 20% bis 80% Anstiegszeit des Kabeltreibers den spezifizierten Minimalschwellwert überschreiten muss, wird die Maximaldatenrate, die durch Verwenden des Kabeltreibers gemäß dem Stand der Technik 20 übertragen werden kann abhängig von dem Verhältnis der 20% bis 80% Anstiegszeit und der 2% Einstellzeit des differentiellen Ausgangssignals V_out sein.
Das Verhältnis der 20% bis 80% Anstiegszeit des differentiellen Ausgangssignals V_out zu der 2% Einstellzeit des differentiellen Ausgangssignals V_out kann berechnet werden als t20–80/t98% = [–RCln(.25)]/[–RCln(0,02)] = 35,4%
Wenn dieses Verhältnis erhöht werden könnte, könnte die Maximaldatenrate, die auf einer Übertragungsleitung übertragen werden kann auch erhöht sein, ohne Einfügung jeder zusätzlichen elektromagnetischen Strahlung und ohne Erhöhen eines Flimmerns.
Als nächstes wird Bezug genommen auf 5, die einen verbesserten Kabeltreiber 120 gemäß der vorliegenden Erfindung zeigt.
Der verbesserte Kabeltreiber 120 umfasst einen Eingangsanschluss 122, einen Ausgangsanschluss 144, zwei Widerstände 128 und 130 und fünf Schaltstufen SS1, SS2, SS3, SS4 und SS5, die in Reihe durch vier Verzögerungsstufen, D1, D2, D3 und D4 gekoppelt sind.
Eingangsanschluss 122 umfasst Eingangsklemmen 158 und 160. Ausgangsanschluss 144 umfasst Ausgangsklemmen 146 und 148. Einen Widerstandswert von R₁₂₈ aufweisender Widerstand 128 wird zwischen V_CC und Knoten 148 gekoppelt, und einen Widerstandswert von R₁₃₀ aufweisender Widerstand 130 wird zwischen V_CC und Knoten 146 gekoppelt.
Widerstände 128 und 130 werden zum Anpassen der Impedanz der Übertragungsleitung ausgewählt, an die der verbesserte Kabeltreiber 120 gekoppelt ist. Das eliminiert die Notwendigkeit von einem Emitter folgenden Ausgangsstufen, wodurch die verbundenen Klingel- und Überschwingungsprobleme vermieden werden.
Schaltstufe SS1 umfasst eine Stromquelle 162 und einen Schalter 164. Stromquelle 162 ist zwischen Schalter 164 und Erde gekoppelt. Schalter 164 reagiert auf ein an Eingangsklemme 122 empfangenes differentielles Eingangssignal V_in und kann Stromquelle 162 mit Knoten H1 oder mit Knoten L1 koppeln. Knoten H1 ist mit Ausgangsklemme 148 gekoppelt, und Knoten L1 ist mit Ausgangsklemme 146 gekoppelt.
Schaltstufen SS2, SS3, SS4 und SS5 umfassen in ähnlicher Weise jeweils eine Stromquelle 166, 170, 174 bzw. 178, und einen Schalter 168, 172, 176 bzw. 180. Diese Stromquellen und Schalter sind zusammengekoppelt und mit Erde und mit Ausgangsklemmen 148 und 146 gekoppelt, in der gleichen Weise wie Stromquellen 162 und Schalter 164.
Verzögerungsstufe D1 ist mit Eingangsanschluss 122 an Knoten 182 und 184 gekoppelt, und stellt ein Verzögerungssignal V_in–1 bereit, das auf Eingangssignal V_in an Knoten 198 und 200 reagiert. Schalter 168 ist mit Knoten 198 und 200 gekoppelt und reagiert auf Signal V_in–1 und kann Stromquelle 166 mit Klemmen H2 oder L2 verbinden. Verzögerungsstufen D2, D3 und D4 erzeugen sequentiell verzögerte Signale V_in–2, V_in–3 und V_in–4 entsprechend V_in und V_in–1. Sie sind ähnlich zwischen Schalter 168 und 172, 172 und 176 bzw. 176 und 180 derart gekoppelt, dass nachfolgende Schalter 172, 176 oder 180 ein Signal entsprechend einem differentiellen Eingangssignal V_in–2, V_in–3, V_in–4 zu einer späteren Zeit als der vorangegangene Schalter empfangen.
Wie der Kabeltreiber gemäß dem Stand der Technik 20 wird der verbesserte Kabeltreiber 120 typischerweise konfiguriert, um ein differentielles Ausgangssignal V_out an Ausgangsklemmen 146 und 148 herzustellen. Die differentielle Ausgangsklemme ist definiert als die Differenz zwischen der Spannung an Ausgangsklemme 148 (V₁₄₈) und der Spannung an Ausgangsklemme 146 (V₁₄₆): Vout = V148 – V146
Der verbesserte Kabeltreiber arbeitet wie folgt. Ein differentielles Eingangssignal V_in wird an Eingangsklemmen 158 und 160 empfangen und auf den Schalter 164 gerichtet. Wie im Kabeltreiber gemäß dem Stand der Technik 20 ist das differentielle Eingangssignal V_in definiert als die Differenz zwischen der an Klemme 160 (V₁₆₀) empfangenen Spannung und der an Klemme 158 (V₁₅₈) empfangenen Spannung: Vin = V160 – V158
Schalter 164 reagiert auf ein differentielles Eingangssignal V_in. Wenn V_in hoch ist (d. h. V₁₆₀ > V₁₅₈), wird der Schalter 164 Stromquelle 162 mit Knoten H1 koppeln, und umgekehrt, wenn V_in niedrig ist (d. h. V₁₆₀ < V₁₅₈) wird Schalter 164 Stromquelle 162 mit Knoten L1 koppeln.
Verzögerungsstufe D1 stellt ein verzögertes Signal V_in–1 entsprechend einem Eingangssignal Vi_n an Knoten 198 und 200 bereit. Schalter 168 reagiert auf Signal V_in–1. Wenn V_in–1 hoch ist, wird Schalter 168 Stromquelle 166 mit Knoten H2 koppeln, und umgekehrt, wenn V_in–1 niedrig ist, wird Schalter 168 Stromquelle 166 mit Knoten L2 koppeln. Auf diese Weise werden Stromquellen 162 und 166 mit der gleichen Ausgangsklemme 146 148 gekoppelt.
Ähnlich reagieren Schalter 172, 176 und 180 auf die durch Verzögerungsstufen D2, D3 bzw. D4 bereitgestellten Verzögerungssignale, und werden Stromquellen 170, 174 bzw. 178 mit der gleichen Ausgangsklemme 146 oder 148 koppeln, wie Stromquellen 162 und 166.
Im stabilen Zustand, wenn V_in niedrig ist, werden alle fünf Stromquellen 162, 166, 170, 174 und 178 mit Ausgangsklemme 148 gekoppelt werden. Die Spannung an Klemme 148 (V₁₄₈) wird V148 = VCC – R128(I162 + I166 + I170 + I174 + I178)
Die Spannung an Klemme 146 (V₁₄₆) wird V_CC sein, und das differentielle Ausgangssignal V_out wird Vout = V148 – V146 = –R128(I162 + I166 + I170 + I174 + I178) = VOL
Wenn V_in hoch ist, werden alle fünf Stromquellen 162, 166, 170, 174 und 178 mit Ausgangsklemme 146 gekoppelt sein, und die Ausgangsspannung wird Vout = R130(I162 + I166 + I170 + I174 + I178) = VOH sein.
Angenommen, dass das differentielle Eingangssignal V_in anfänglich hoch ist, wird das differentielle Ausgangssignal V_out gleich V_OH sein. Bei dem hoch auf niedrig Übergang von V_in wird Schalter 164 Stromquelle 162 von Klemme H1 auf L1 schalten. Die Spannung an Klemme 164 wird ansteigen auf V146 = VCC – R130(I166 + I170 + I174 + I178)
Und die Spannung an Klemme 148 wird fallen auf V148 = VCC – R128(I162)
Die differentielle Ausgangsspannung V_out wird fallen auf Vout = V148 – V146 = –R128(I162) + R130(I166 + I170*I174 + I178)
Verzögerungsstufe D1 wird nach ihrer konfigurierten Verzögerungsdauer einen hoch auf niedrig Übergang an Klemmen 198 und 200 herstellen. Schalter 168 wird dann Stromquelle I₂ von Klemme H2 auf Klemme L2 schalten und die differentielle Ausgangsspannung wird fallen auf Vout = –R128(I162 + I166) + R130(I170 + I174 + I178).
Dieser Vorgang wird solange anhalten, bis die Verzögerungsdauer von allen vier Verzögerungsstufen D1, D2, D3 und D4 abgelaufen ist, alle fünf Schalter 164, 168, 172, 178 und 180 entsprechend 162, 166, 170, 174 und 178 mit Ausgangsklemme 146 gekoppelt haben und V_out auf V_OL gefallen ist, wie oben definiert.
Als nächstes wird Bezug genommen auf 6A und 6B. 6A zeigt die Übergänge von Schaltern 164, 168, 172, 176 und 180 von ihren entsprechenden H-Knoten auf ihre entsprechenden L-Knoten in Antwort auf einen hoch auf niedrig Übergang des differentiellen Eingangssignals. 6B zeigt den entsprechenden hoch auf niedrig Übergang von V_out. Schalter 164, 168, 172, 176 und 180 sind nicht-ideale Schalter mit einer endlichen übergangszeit. Die Übergangszeit von Schaltern 164, 168, 172, 176 und 180, und die Verzögerungszeiten der Verzögerungsstufen D1, D2, D3 und D4 sind vorzugsweise ausgewählt, um sicherzustellen, dass das differentielle Ausgangssignal V_out im wesentlichen linear ist. Gleichzeitig müssen die 20% bis 80% Anstiegs- und Abfallzeiten des differentiellen Ausgangssignals V_out die spezifizierte Minimalzeit überschreiten. Wie in 6A und 6B gezeigt wird das Ausgangssignal V_out als ein Treppensignal erscheinen, wenn die Übergangszeit der Schaltstufen zu kurz ist, wobei jeder Schritt durch die Verzögerung der entsprechenden Verzögerungsstufen D1, D2, D3 und D4 getrennt ist.
Erhöhen der Übergangszeit der Schalter 164, 168, 172, 178 und 180 wird einen seichteren Übergang bereitstellen, der die Linearität eines differentiellen Ausgangssignals V_out verbessert. Wie in 7A und 7B gezeigt, die auch die Übergänge von Schalter 164, 168, 172, 176 und 180 und das differentielle Ausgangssignal V_out zeigen, kann das differentielle Ausgangssignal V_out im wesentlichen linear gemacht werden durch geeignete Auswahlen in der Gestaltung der Schaltstufen SS1, SS2, SS3, SS4 und SS5, und der Verzögerungsstufen D1, D2, D3 und D4. Die Gestaltung dieser E1emente wird im folgenden detailliert beschrieben. Als ein Beispiel kann ein im wesentlichen lineares differentielles Ausgangssignal V_out erreicht werden, wenn die Verzögerungszeit zwischen den entsprechenden Signalen V_in, V_in–1, V_in–2, V_in–3 und V_in–4 70 ps ist und die Übergangszeit der Schalter 164, 168, 172, 176 und 180 150 ps ist. Das wird ein differentielles Ausgangssignal mit einer Übergangszeit von ungefähr 220 ps bereitstellen.
Wenn ein niedrig auf hoch Übergang von V_in nachfolgend auftritt, werden die Schalter 164, 168, 172, 176 und 180 ihre entsprechenden Stromquellen 162, 166, 170, 174 und 178 mit Ausgangsklemme 148 koppeln und ein differentielles Ausgangssignal wird auf seinen anfänglichen hohen Ausgangspegel V_OH zurückkehren.
Da die hoch auf niedrig und niedrig auf hoch Übergänge des differentiellen Ausgangssignals V_out im wesentlichen linear sind, wird das Verhältnis der 20% bis 80% Anstiegszeit von V_out und der 2% Ausregelungszeit (d. h. die 98% Anstiegszeit) T20–80/t98 = 0,6/0,98 = 0,612 = 61,2 sein.
Wie oben beschrieben, muss die 20% bis 80% Anstiegszeit oder Abfallzeit des differentiellen Ausgangssignals V_out eine Minimalzeitdauer überschreiten. Wenn sowohl der Kabeltreiber gemäß dem Stand der Technik 20 und der verbesserte Kabeltreiber 120 (1) konfiguriert sind, um mit dieser Minimum 20% bis 80% Minimum Anstiegs/Abfallzeit und (2) einen Eingangs empfangen, der ihnen erlaubt, die Anforderungen zu erfüllen, dass das differentielle Ausgangssignal V_out sich auf 2% seines stabilen Wertes einstellt (um Zeitflimmern zu reduzieren, wie oben beschrieben), so wird der verbesserte Kabeltreiber 120 in der Lage sein, eine höhere Datenrate als der Kabeltreiber gemäß dem Stand der Technik 20 zu tragen. Das Verhältnis der Maximaldatenrate, die durch den verbesserten Kabeltreiber 120 getragen werden kann und der Maximaldatenrate, die durch den Kabeltreiber gemäß dem Stand der Technik 20 getragen werden kann, kann wie folgt berechnet werden: 61,2/35,4% = 1,73
Somit ist der verbesserte Kabeltreiber 120 in der Lage eine Datenrate zu tragen, die 1,73 mal höher als die des Kabeltreibers gemäß dem Stand der Technik 20 ist, ohne die Erzeugung von elektromagnetischer Strahlung zu erhöhen oder Flimmern des differentiellen Ausgangssignals V_out zu erhöhen. Der Fachmann wird erkennen, dass der Gewinn der Erfindung angemessen größer sein wird, wenn die besondere Anwendung, in der ein verbesserter Kabeltreiber 120 erfordert, dass das Flimmern in dem differentiellen Ausgangssignal V_out wie oben berechnet niedriger als 1,46 ist.
Als nächstes wird Bezug genommen auf Schaltstufe SS1 und Verzögerungsstufe D1 detailliert zeigende 8. Schalter 164 umfasst eine differentielle Verstärkerstufe 220 und Stromquelle 162 umfasst einen Stromspiegel 222. Stromspiegel 222 umfasst Transistor Q5, eine Diode verbindet Transistor Q6 und Referenzstromquelle 224, die in der wohlbekannten Stromspiegelkonfiguration verbunden sind. Die Basen von Transistoren Q5 und Q6 sind miteinander gekoppelt und die Emitter von Transistoren Q5 und Q6 sind mit einer Spannungsquelle –V_EE gekoppelt. Der Kollektor von Transistor Q6 ist über Referenzstromquelle 224 mit V_CC gekoppelt. Der Strom, der durch Transistor Q5 durch Differentialverstärkerstufe 220 gezogen wird, wird in bekannter Weise von dem Strom von Stromquelle 224 abhängig sein. Differentialverstärkerstufe 220 umfasst zwei Transistoren Q₃ und Q₄, deren Emitter miteinander verbunden sind. Die Basis von Transistor Q₃ ist mit Eingangsklemme 158 verbunden und die Basis von Transistor Q₄ ist mit Eingangsklemme 160 verbunden. Der Kollektor von Transistor Q₃ umfasst Knoten L1 und der Kollektor von Transistor Q₄ umfasst Knoten H1. Die Emitter von Transistoren Q₃ und Q₄ sind mit dem Kollektor von Transistor Q₅ gekoppelt.
Die Basen von Transistoren Q₃ und Q₄ sind mit Eingangsklemmen 158 bzw. 160 gekoppelt und empfangen das differentielle Eingangssignal über ihre Basen. Der Fachmann wird mit dem Betrieb der Differentialverstärkerstufe 220 und dem Stromspiegel 222 vertraut sein und wird den durch die Schaltstufe SS1 bereitgestellten Schaltbetrieb verstehen.
Verzögerungsstufe D1 ist in einem Differentialverstärker enthalten, der aus Transistoren Q7 und Q8, Widerständen 226 und 228 und einem Stromspiegel besteht, der Transistoren Q9, Dioden verbundenen Transistor Q10 und Referenzstromquelle 230 umfasst. Die Emitter von Transistoren Q7 und Q8 sind zusammen und mit dem Kollektor von Transistor Q9 verbunden. Die Basis von Transistor Q9 ist mit der Basis von Transistor Q10 gekoppelt. Der Kollektor von Transistor Q10 ist mit V_CC durch Referenzstromquelle 230 gekoppelt. Die Emitter der Transistoren Q9 und Q10 sind mit –V_EE verbunden. Die Kollektoren von Transistoren Q7 und Q8 sind mit einer Spannungsquelle V_DD durch Widerstände 226 bzw. 228 gekoppelt. Transistoren Q7 und Q8 empfangen das differentielle Eingangssignal V_in über ihre Basen, die mit Eingangsklemmen 160 bzw. 158 verbunden sind. Die Kollektoren von Transistoren Q7 und Q8 sind mit Knoten 200 bzw. 198 gekoppelt. Der Fachmann wird verstehen, dass der Betrieb von Q7 und Q8 als ein Differentialverstärker ein Signal V_in–1 an Knoten 198 und 200 (wie oben diskutiert) in Antwort auf das Differentialeingangssignal V_in, jedoch zeitverzögert, herstellt. Die Länge der Verzögerung wird von dem Strom der Stromquelle Q9 abhängig sein, die von dem Strom einer Referenzstromquelle 230 in bekannter Weise, dem Widerstandswert der Widerstände 226 und 228 und anderen Charakteristiken der Bipolar-Technologie, in der Kabeltreiberschaltkreis realisiert ist, abhängig ist. Der Fachmann wird in der Lage sein geeignete Komponenten auszuwählen, um sicherzustellen, dass die Übergänge der differentiellen Ausgangssignale im wesentlichen linear sind.
Obwohl die Erfindung in Bezugnahme auf eine Ausführungsform mit fünf Anstiegs/Abfallzeitstufen und vier Verzögerungsstufen beschrieben wurde, kann die Anzahl von Anstiegs/Abfallzeitstufen und Verzögerungsstufen variiert werden, um den Betriebserfordernissen des besonderen Kontextes gerecht zu werden, indem der verbesserte Kabeltreiber 120 verwendet wird. Der Fachmann wird in der Lage sein, die die hier beschriebenen bevorzugten Ausführungsformen zu modifizieren, um derartige Betriebserfordernisse zu erfüllen.

Claims

Kabeltreiber, umfassend: (a) einen Eingangsanschluss (122) zum Empfangen eines Eingangssignals (V_in), welcher eine erste und eine zweite Eingangsklemme (158 und 160) umfasst; (b) einen Ausgangsanschluss (144) zum Senden eines Ausgangssignals (V_out) auf einer Übertragungsleitung, welcher eine erste und eine zweite Ausgangsklemme (148 und 146) umfasst; (c) einen ersten Widerstand (128) und einen zweiten Widerstand (130) zum Definieren des Ausgangssignals (V_out) an dem Ausgangsanschluss (144), wobei der erste Widerstand (128) zwischen eine Spannungsquelle (V_DD) und die erste Ausgangsklemme (148) geschaltet ist und der zweite Widerstand (130) zwischen die Spannungsquelle (V_DD) und die zweite Ausgangsklemme (146) geschaltet ist; (d) eine Mehrzahl von Schaltstufen (SS1, SS2, ...), wobei jede der Schaltstufen (SS1, SS2, ...) einen Schalter (164, 168, ...) und eine Stromquelle (162, 166, ...), die mit dem Schalter (164, 168, ...) verbunden ist, zum Erzeugen eines Stroms umfasst, wobei die Stromquelle (162, 166, ...) zum Steuern der Schaltzeit des verbundenen Schalters (164, 168, ...) an ihren verbundenen Schalter (164, 168, ...) gekoppelt ist und jeder der Schalter (164, 168, ...) an den Ausgangsanschluss (144) gekoppelt ist, wobei die Mehrzahl von Schaltstufen (SS1, SS2, ...) eine erste Schaltstufe (SS1) umfasst; (e) eine Mehrzahl von Verzögerungsstufen (D1, D2, ...) zum Bereitstellen einer Verzögerungszeit; (f) wobei die erste Schaltstufe (SS1) an den Eingangsanschluss (122) gekoppelt ist und die restlichen Schaltstufen (SS2, ...) in Reihe geschaltet sind, wobei eine der Verzögerungsstufen (D1, D2, ...) so zwischen jedes aufeinander folgende Paar der Schaltstufen (SS1 und SS2, SS3 und SS4, ...) geschaltet ist, dass jede Verzögerungsstufe (D1, D2, ...) an eine vorhergehende Schaltstufe (SS1, SS2, ...) und eine nachfolgende Schaltstufe (SS2, SS3, ...) gekoppelt ist; (g) die Verzögerungszeiten jeder der Verzögerungsstufen (D1, D2, ...) gleich sind; dadurch gekennzeichnet, dass: (h) die Ströme jeder Stromquelle (162, 166, ...) gleich sind; und (i) die Verzögerungszeiten und die Ströme so ausgewählt werden, dass die Anstiegs- und Abfallzeiten eines ausgewählten Abschnitts des Ausgangssignals (V_out) eine ausgewählte Dauer überschreiten und der ausgewählte Abschnitt des Ausgangssignals linear ist.
Kabeltreiber nach Anspruch 1, wobei der ausgewählte Abschnitt der 20 bis 80%igen Anstiegszeit des Ausgangssignals (V_out) entspricht.
Kabeltreiber nach Anspruch 1 oder 2, wobei die ersten und zweiten Widerstände Resistoren (128 und 130) umfassen.
Kabeltreiber nach Anspruch 1 oder 2, wobei die ersten und zweiten Widerstände einen Widerstand gleich zueinander und gleich zur Impedanz der Übertragungsleitung aufweisen.
Kabeltreiber nach Anspruch 1 oder 2, wobei jeder der Schalter (164, 168, ...) ein Differenzialverstärker (220) ist.
Kabeltreiber nach Anspruch 5, wobei der Differenzialverstärker (220) einen ersten und einen zweiten Schalttransistor (Q3 und Q4) umfasst, wobei jeder der ersten und zweiten Schalttransistoren (Q3 und Q4) einen Emitter, einen Basiseingang und einen Kollektorausgang aufweisen und wobei die Emitter jedes der ersten und zweiten Schalttransistoren (Q3 und Q4) aneinander gekoppelt sind.
Kabeltreiber nach Anspruch 6, wobei die Stromquelle (162, 164, ...) jeder Schaltstufe (SS1, SS2, ...) an die Emitter der ersten und zweiten Schalttransistoren derselben Schaltstufe (SS1, SS2, ...) gekoppelt ist und wobei jede der Stromquellen (162, 164, ...) eine Stromspiegelschaltung (Q5) ist, welche durch eine gemeinsame Referenzstromquelle (224) gesteuert wird.
Kabeltreiber nach Anspruch 6, wobei der Kollektorausgang jedes ersten Schalttransistors (Q3) an die erste Ausgangsklemme (148) gekoppelt ist und der Kollektorausgang jedes zweiten Schalttransistors (Q4) an die zweite Ausgangsklemme (146) gekoppelt ist.
Kabeltreiber nach Anspruch 1 oder 2, wobei jede der Verzögerungsstufen (D1, D2, ...) einen ersten und einen zweiten Verzögerungstransistor (Q8 und Q7) umfasst, wobei jeder der Verzögerungstransistoren (Q8 und Q7) einen Kollektorausgang, einen Basiseingang und einen Emitter aufweist und wobei die Emitter der ersten und zweiten Verzögerungstransistoren (Q8 und Q7) aneinander und an eine Stromquelle (Q9) gekoppelt sind.
Kabeltreiber nach Anspruch 9, wobei der Kollektorausgang des ersten Verzögerungstransistors (Q8) durch einen ersten Resistor (228) an eine Spannungsquelle (VDD) gekoppelt ist und der Kollektorausgang des zweiten Verzögerungstransistors (Q7) durch einen zweiten Resistor (226) an eine Spannungsquelle (VDD) gekoppelt ist und wobei die Verzögerungszeit jeder Verzögerungsstufe (D1, D2, ...) durch Auswählen des Widerstands der ersten und zweiten Resistoren (Q8 und Q7) und des Stroms der Stromquelle (Q9) geregelt wird.
Kabeltreiber nach Anspruch, 6, 7 oder 8, wobei jede der Verzögerungsstufen (D1, D2, ...) einen ersten und einen zweiten Verzögerungstransistor (Q7 und Q8) umfasst, wobei jeder der Verzögerungstransistoren (Q7 und Q8) einen Kollektorausgang, einen Basiseingang und einen Emitter aufweist und wobei die Emitter der ersten und zweiten Verzögerungstransistoren (Q7 und Q8) aneinander und an eine Stromquelle (Q9) gekoppelt sind.
Kabeltreiber nach Anspruch 11, wobei: (a) die Basiseingänge der ersten und zweiten Schalttransistoren (Q3 und Q4) der ersten Schaltstufe (SS1) an die erste beziehungsweise zweite Eingangsklemme (158 und 160) gekoppelt sind; (b) für jede Verzögerungsstufe (D1, D2, ...) die Basiseingänge der ersten und zweiten Verzögerungstransistoren (Q8 und Q7) an die Basiseingänge der ersten und zweiten Schalttransistoren (Q3 und Q4) der vorhergehenden Schaltstufe (SS1, SS2, ...) gekoppelt sind; (c) für jede Verzögerungsstufe (D1, D2, ...) die Kollektorausgänge der ersten und zweiten Verzögerungstransistoren (Q8 und Q7) an die Basiseingänge der ersten und zweiten Schalttransistoren (Q3 und Q4) der nachfolgenden Schaltstufe (SS2, SS3, ...) gekoppelt sind.