DE2903800A1

DE2903800A1 - Treiberempfaenger fuer signal-gegenverkehr

Info

Publication number: DE2903800A1
Application number: DE19792903800
Authority: DE
Inventors: Raymond C Yuen
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1978-02-03
Filing date: 1979-02-01
Publication date: 1979-08-09
Also published as: FR2416598B1; IT7919829A0; IT1110090B; GB2014020A; JPS6331984B2; DE2903800C2; FR2416598A1; IN149260B; NL7900429A; JPS54121604A; US4152541A; GB2014020B; BR7900661A

Description

Beschreibung

Die Erfindung beschäftigt sich mit Treiberempfänger-Moduln für Gegensprechverkehr, welche eine Schaltung enthalten, die es den Moduln ermöglicht, Daten gleichzeitig zu senden und zu empfangen, und besonders vorteilhaft wegen ihrer Eigenschaft ist, mit CML-Logik kompatibel zu sein.

Für eine Treiber/Empfängerschaltung für Signalgegenverkehr, die gleichzeitig treiben und empfangen kann, ist es offensichtlich erwünscht, jedoch äußerst schwierig, diese in Anpassung an die Eingangsanschluß-Vorschriften für eine CML-Logik zu bauen. Die logischen Spannungs-Hübe sind relativ klein ausgelegt und liegen typischerweise in dem Bereich von 0,0 V ~-4 00 mV, wobei die Schaltung dennoch innerhalb der logischen Spannungshübe auftretende Fehler sicher zurückweisen muß, welche in differentiellem Rauschen wie auch Schwankungen in der Modul-Komponentenherstellung und Schwankungen der Spannungspegel der Stromversorgungsregeleinrichtungen ihre Ursache haben, welche die in den Moduln benötigte Spannung und Ströme liefern. Der tatsächliche Spannungsbereich liegt für einen hohen Pegel also zwischen -4 0mV und 0,0 V und für einen niedrigen Spannungspegel zwischen -50OmV und -300mV, was auch bedeutet, daß das Stromverhältnis von L,_v/ I . = + 25% des typischen Stromes beträgt, wobei der typische Strom derjenige der Stromquelle ist. Unterstellt man die schlimmsten Betriebsbedingungen, dann ist es möglich, daß die mit niedrigem logischem Pegel empfangenen Daten mit hohem logischem Pegel gesendet werden müssen,wohingegen der tatsächlich am Modul-Eingang stehende Signalspannungspegel höher sein kann als der zu sendende

909832/0673

logisch hohe Pegel, und die Schaltung demzufolge imstande sein muß, dies in einen logisch niedrigen Pegel umzusetzen, so daß der Modul-Ausgang für die nachgeschaltete Schaltung ein logisch niedriger Pegel ist und dem empfangenen logischen niedrigen Pegel entspricht.

Dazu schlägt die Erfindung eine Treiberempfängerschaltung für Gegensprechverkehr vor, welche die erwähnten Nachteile und Schwierigkeiten beseitigt. Die Schaltung weist ein Komparatorgatter auf, an das der Datensende-Eingangspunkt und ein Treiberpunkt über einen Spannungspegelschieber angeschlossen sind, so daß die logisch wahren hohen und niedrigen Spannungspegel einer Seite des Komparatorgatters zugeführt werden. Auf der anderen Seite ist der Empfängerpunkt, der mit der anderen Seite des Komparatorgatters über einenSpannungspegelschieber verbunden ist, mit einem Gatterpaar ausgerüstet, das auf die hohen und niedrigen Spannungspegel am Datensendepunkt anspricht und dem Empfang der hohen und niedrigen Pegel am Empfängerpunkt anpaßt, während die hohen und niedrigen Pegel vom Modul gesendet werden, so daß die hohen und niedrigen Pegel der anderen Seite des Komparatorgatters zugeführt werden. Somit koinzidiert der Ausgang des Moduls logisch mit den empfangenen Daten.

Die Erfindung wird nachstehend anhand des in der beigefügten Zeichnung dargestellten Ausführungsbeispiels einer Duplex-Treiberempfängerschaltung im einzelnen beschrieben, welche durch Kabel mit einer identischen Duplex-Treiber/ Empfängerschaltung gekoppelt ist.

Für die nachstehende Beschreibung gilt natürlich, daß die angegebenen Widerstands-, Spannungs- und Stromwerte nur als Beispiel anzusehen sind, und daß diese Werte je nach den praktischen Anforderungen ohne Abweichen vom Erfindungsgedanken verändert werden können. Die Zeichnung zeigt einen IC-Chip-Modul A, der ein Duplex-Treiber/Empfanger ist,

909832/0673

welcher über Kabel umfassend die Leitungen 10 und 12 mit einem identischen Duplex-Treiber/Empfänger-Modul B gekoppelt ist.

Da die Moduln A und B identisch sind, wird hier nur Modul A beschrieben. Man sieht, daß der Datensendepunkt DS Empfangsdaten aus einer anderen nicht dargestellten Schaltung aufnimmt und auf einen Treiberausgangspunkt D koppelt, der seinerseits mit dem Modul B über Leitung 10 verbunden ist. Am anderen Ende des Moduls A ist der Datenempfangspunkt R mit Modul B über Leitung 12 verbunden und schließlich mit Punkt Z gekoppelt, der den Ausgang des Moduls A darstellt. Die Schaltung verarbeitet die am Datensendepunkt DS,defti Eingang des Moduls A, empfangenen logischen hohen und niedrigen Pegel, welche durch den Treiberausgangspunkt D zum Modul B übertragen werden, und verarbeitet logisch hohe und niedrige Pegel, die gleichzeitig vom Modul B am Datenempfangspunkt R empfangen und dem Ausgangspunkt Z zugeleitet werden.

Das vom Modul B am Punkt R empfangene logische Eingangssignal kann jedoch von logisch wahren CML-Pegeln hoch und niedrig von etwa 0,0 V bis-400mV variieren, und zwar aufgrund des Leitungswiderstandes in den Leitungen 10 und 12, aufgrund von differentiellem Rauschen und Herstellungsschwankungen bei der Herstellung der Moduln A und B wie auch aufgrund von Schwankungen der Spannungen aus den Spannungsregelkreisen, die Spannungen den Moduln A und B zuführen. Nichts desto weniger muß der Ausgang am Punkt Z logisch der gleiche sein wie am Eingangspunkt R, damit der Modul richtig arbeitet. Daher muß das Komparatorgatter 14, das, die logischen Ausgangssignale dem Punkt Z zuführt, den am Punkt R empfangenen Signalen folgen, unabhängig davon, ob die Signale am Punkt DS auf einem logisch hohen oder niedrigen Pegel liegen und unabhängig davon, ob die am Punkt R empfangenen hohen oder niedrigen Spannungspegeln von den üblichen CML-Pegeln hoch oder niedrig sich verändern.

90 9832/0673

bemerke an dieser Stelle wieder, daß ein logischer hoher Pegel zweckmäßig 0,0 V und ein logisch niedriger Pegel zweckmäßig -40OmV betragen soll, daß die tatsächlich auftretenen Werte für die hohen Pegel zwischen -4OmV und 0,0V liegen können und die logisch niedrigen Werte zwischen -500 mV und -30OmV liegen können. Man erinnere sich weiter, daß die logisch hohen und niedrigen Pegel am Punkt DS aufgrund der Herstellungsschwankungen um bis zu 25% streuen können.

Der Treiberausgangspunkt D ist demzufolge über ein CML-Gatter 16 und einem Spannungspegelschxeber 18 mit dem Komparatorgatter 14 verbunden,und in ähnlicher Weise ist Schaltungspunkt R über einen zweiten Spannungspegelschxeber 19 mit dem Komparatorgatter 14 verbunden. Außerdem ist der Schaltungspunkt R mit zwei CML-Gattern 20 und 22 verbunden, die ihrerseits mit dem Schaltungspunkt DS verbunden sind, um diejenigen Daten aufzunehmen, die am Schaltungspunkt DS gleichzeitig mit den vom Modul B am Schaltungspunkt R empfangenen Daten aufgenommen werden.

Vor Beschreibung des Betriebsverhaltens des Moduls A wird nachfolgend die Schaltung im einzelnen beschrieben.

Der Schaltungspunkt DS ist mit der Basis eines Transistors Q1 des CML-Gatters 16 verbunden, während sein Emitter in Stromsteuerschaltung mit dem Emitter des Transistors Q2 und mit einer geregelten Stromquelle 11 von 16mA verbunden ist. Die Basis des Transistors Q2 ist mit einer Schwellspannungsquelle VTH verbunden, deren Spannungspegel (-20OmV) so 'gewählt ist, daß sie in der Mitte der Spannungshübe an der Basis des Transistors Q1 liegt, so daß der Strom aus der Stromquelle 11 in einer für CML-Gatter als logischer Elemente üblichen Weise gesteuert wird.

909832/0673

Der Schaltungspunkt D ist weiter mit Masse über einen Widerstand Rl und mit der Basis des Transistors Q3 des Spannungspegelschiebers 18 verbunden. Der Kollektor des Transistors. Q3 ist mit Masse über einen 50 Ohm-Widerstand Rl an der dem Schaltungspunkt D gegenüberliegenden Seite des Widerstandes verbunden, während der Emitter des Transistors Q3 des Spannungspegelschxebers mit einem zweiten Widerstand R2 von 315 Ohm und mit einer geregelten Stromquelle 12 verbunden ist. Der Widerstand R2 ist an der dem Emitter des Transistors Q3 gegenüberliegenden Seite mit Schaltungspunkt C und der Basis des Transistors Q4 des Komparatorgatters 14 verbunden. Per Emitter des Transistors Q4 ist gemeinsam mit dem Emitter des Transistors Q5 und einer dritten geregelten Stromquelle 13- verbunden, so daß der Strom aus 13 entweder durch den Transistor Q4 oder durch den Transistor Q5 in der für CML-Gatter üblichen Stromsteuerschaltung gesteuert wird. Der Kollektor des Transistors Q4 ist mit dem Schaltungspunkt J und Masse über einen Widerstand R4 verbunden, während der Kollektor des Transistors Q5 mit Schaltungspunkt K und Masse über einen Widerstand R5 verbunden ist. Die Schaltungspunkte J und K sind über ein Paar von Gattern 24 und 26 jeweils mit dem Schaltungspunkt Z verbunden. Die Gatter 24 und 26 sollen die Verstärkung des Ausgangs des Komparators 14 an den Schaltungspunkten J und K auf einen geeigneten hohen Spannungspegel erhöhen.

Der Datenempfangs-Schaltungspunkt R ist mit Masse über einen Widerstand R5 von .5Q Ohm und gemeinsam an die Basis des Transistors Q6 des zweiten Spannungspegelschxebers über einen Widerstand R6 von 425 Ohm verbunden. Der Kollektor des Transistors Q6 ist mit Masse verbunden, während sein Emitter mit einer vierten geregelten Stromquelle 14 sowie mit der Basis des Transistors Q5 des Komparatorgatters verbunden ist.

909832/0673

Sowohl der Datenempfangsschaltungspunkt R wie auch der Datensendeschaltungspunkt DS sind mit den CML-Gattern 20 und 22 zur Kompensierung der logischen Spannungshübe an den Schaltungspunkt DS und jener Spannungshübe verbunden, die gleichzeitig am Schaltungspunkt R empfangen werden. Somit ist der Schaltungspunkt DS zuerst mit der Basis des Transistors Q7 des CML-Gatters 20 verbunden, während der Kollektor des zweiten Transistors Q8 am Schaltungspunkt E zwischen die Basis des Transistors Q6 des Spannungspegelschiebers 19 und Widerstand R 6 verbunden ist. Die Emitter der Transistoren Q7 und Q8 sind gemeinsam an eine fünfte geregelte Stromquelle 15 gelegt, während der Kollektor des Transistors Q7 mit Masse verbunden ist und die Basis des Transistors Q8 mit einer Schwellspannungsquelle VTH verbunden ist. Der Spannungswert bei VTH (-20OmV) ist so gewählt, daß er im wesentlichen in der Mitte des Spannungshubes der logischen Daten-Sendepegel liegt, um den Strom aus der Stromquelle 15 über das Gatter 20 in üblicher Weise zu steuern.

Das zweite Gatter 22 aus den Transistoren Q9 und QlO sind mit ihren Emittern gemeinsam an eine sechste geregelte Stromquelle 1-6 in Stromsteuerschaltung gelegt. Der Kollektor des Transistors Q9 ist mit Masse verbunden, während der Kollektor des Transistors Q10 direkt mit Schaltungspunkt R verbunden ist und die Basis des Transistors Q9 mit einer Schwellspannungsquelle (-20OmV) verbunden ist, deren Sapnnungswert im wesentlichen in die Mitte der Spannungshübe an der Basis des Transistors Q10 gewählt ist, welche durch die am Datensendeschaltungspunkt empfangenen Daten erzeugt werden. Somit wird der Strom aus der Stromquelle 16 durch das Gatter 22 üblicherweise geregelt.

Was das Betriebsverhalten der Treiber/Empfängerschaltung des Moduls A anbelangt, vergegenwärtige man sich, daß vier verschiedene Kombinationen oder Situationen von logischen

909832/0673

Pegelkombinationen von dieser Schaltung behandelt werden. Die erste Kombination liegt vor, wenn der Spannungspegel der Sendedaten hoch liegt und der Spannungspegel der Empfangsdaten hoch liegt; die zweite Kombination liegt vor, wenn der Spannungspegel der Sendedaten hoch liegt und der Spannungspegel der Empfangsdaten niedrig ist; die dritte Kombination liegt vor, wenn der Spannungspegel der Sendedaten niedrig liegt und der Spannungspegel der Empfangsdaten hoch liegt und der letzte Fall liegt vor, wenn der Spannungspegel der Sendedaten niedrig liegt und der Span-"nungspegel der Empfangsdaten ebenfalls niedrig liegt.

In Verbindung mit diesen vier logischen Pegelsituationen können die Spannungspegel an den Schaltungspunkten D und R von" den gewünschten CML-Pegeln von 0,0V bis -40OmV die die logisch hohen und niedrigen Spannungspegel repräsentieren, stark abweichen, und zwar aufgrund des Übertragungswiderstandes in den Übertragungsleitungen aufgrund von differentiellen Rauschen, aufgrund von Herstellungsunterschieden bezüglich der einzelnen Moduln wie auch aufgrund von Unterschieden in der Spannungsversorgung. Im Bezug auf den Übertragungsleitungswiderstand kann die hier beschriebene Schaltung bis zu 3 Ohm Übertragungsleitungswiderstand treiben, wobei der erläuterte Strompegel aus der Stromquelle 11 verwendet wird, welche Strom dem Schaltungspunkt D des Moduls B von 16 Milliampere dividiert durch 2 oder 3 Ohm mal 8 mA gleich 25 mV Leitungsverlust in einem am Schaltungspunkt R des Moduls B ankommenden Signal liefern.

Man bemerke, daß sämtliche geregelte-Stromquellen 1-1 bis 1-6 des gleichen Moduls und an die gleiche Spannungsversorgung angeschlossen sind und vom typischen Strom I. . , und HH 25% als I Maximum/Minimum variieren können.

Betrachtet man weiter ein differentielles Rauschen von +75 mV, dann kann ein logisch hoher Pegel am Schaltungs-

909832/0671

punkt R bis zu -115 mV absinken (normale Schwankung von -40 mV plus dem Verlust aufgrund differentiellen Rauschens von -75 mV), während der logisch niedrige Pegel auf einen hohen Wert von -200 mV verschmiert sein kann, und zwar aufgrund von Schwankungen im übertragungsleitungswiderstand und der Herstellungsstreuung für den Modul und der Versorgungs Spannungsschwankung für die Moduln sowie durch die differentielles Rauschen.

Man berücksichtige zunächst die Situation, bei der die Sendedaten einen logisch hohen Pegel und die Empfangsdaten einen logisch hohen Pegel haben und berücksichtige den schlimmsten Fall, bei dem die Stromquelle im Modul A um 25% höher als normal (I typisch) und die Stromquelle im Modul B um 25% niedriger als normal (I typisch) liegt, und zwar aufgrund der Herstellungsstreuung und der SpannungsversorgungsSchwankungen, dann wird die Spannung am Schaltungspunkt DS der normale CML Spannungspegel von 0,0 V (oder möglicherweise -40 mV) sein, so daß der Transistor Q2 des CML Gatters 16 sperrt und den Schaltungspunkt D auf -94 mV setzt, aufgrund des Widerstands R1 und der Eingangsspannung am Schaltungspunkt R, was noch erläutert wird. Wenn am Schaltungspunkt D eine Spannung von -94 mV liegt, dann wird die Spannung am Schaltungspunkt C unter dem Spannungspegelschieber 18 jetzt 1091 mV sein (VBe des Transistors Q3 von -800 mV plus 315 Ohm des Widerstands R2 mal 0,5 mA aus der Stromquelle 1-2). Die Stromwerte aus der Quelle 1-2 sind so, daß der Transistor Q3 stets offen ist. Somit beträgt die Basisspannung am Transistor QA des Komparators 14 jetzt -1091 mV. Zum Schaltungspunkt R ist zu sagen, daß das differentielle Rauschen auf die Übertragungsleitung das Signal um 75 mV verschieben kann, obgleich sowohl die Sendedaten wie auch die Empfangsdaten logisch hoch liegen. Somit würde beim schlimmsten Fall das am Schaltungspunkt R ankommende Signal einen Wert von

909832/0673

- 231 mV haben (der Schaltungspunkt D des Moduls B würde auf -156 mV für die Sendedaten von hohem logischen Pegel liegen, genauso wie Schaltungspunkt D des Moduls A, und somit würde ein.-156 mV-Signal um 75 mV dif ferentielles Rauschen verschoben werden, was zu -231 mV führt).

Für das Datenempfangssignal am Komparator 14 muß jetzt das Betriebsverhalten der Gatter 20 und 22 erläutert werden. Da der Schaltungspunkt DS auch mit dem Transistor Q7 des Gatters 20 und Transistor Q10 des Gatters 22 verbunden ist und eine Spannung von 0,5V an der Basis dieser Transistoren liegt, leitet Transistor Q 7 und Q8 sperrt, während Transistor Q10 leitet und Transistor Q9 sperrt, so daß ein Strom von 5mA aus der Stromquelle 1-6 vom Schaltungspunkt R durch den Widerstand R5 von 50 Ohm bezogen wird. Der Widerstand R5 ist jedoch parallel zu einem ähnlichen Widerstand von 50 Ohm im Modul B geschaltet, der dem Widerstand R1 von 50 Ohm entspricht, welcher an den Schaltungspunkt D des Moduls A angeschlossen ist. Bei zwei parallel geschalteten Widerständen von je 50 Ohm ist die gesamte Widerstandslast nur 25 Ohm und somit ist die Spannung am Schaltungspunkt R -231mV und die Spannung am Schaltungspunkt D beträgt -94 mV wie oben erläutert. Da kein Strom durch den Transistor Q8 fließt, findet kein Spannungsabfall über den Widerstand R6 statt, so daß die Spannung an der Basis von Q6 jetzt -231 mV und die Spannung am Schaltungspunkt F -1031 mV aufgrund des Spannungsabfalls von 800 mV, der Spannung Vbe des Transistors Q6 betragen. Der Strom aus der Stromquelle 1-4 ist so gewählt, daß der Transistor Q 6 stets leitet. Somit ist die Basisspannung des Transistors Q5 des Komparators hgher (-1031 mV> -1091 mV) als am Transistor Q4, so daß Strom durch Transistor Q5 fließt, der den Spannungspegel am Schaltungspunkt K niedriger sein läßt als den Spannungspegel am Schaltungspunkt J, so daß der Ausgang aus dem Schaltungspunkt Z auf einem logisch

909 832/0673

-«ve= 29038GG

hohen Pegel liegt und dem am Schaltungspunkt R empfangenen hohen logischen Pegel entspricht.

Bei der nächsten Kombinationsmöglichkeit, bei der die Sendedaten einen hohen logischen Pegel und die Empfangsdaten einen niedrigen logischen Pegel aufweisen und bei den schlechtesten Betriebsbedingungen, bei den die Stromquelle im Modul A 25% höher als normal und die Stromquelle im Modul B 25% unter normal liegt, wird der Transistor Q10 des CML-Gatters 22 Strom aus dem Widerstand R5 über Schaltungspunkt R ziehen, während Transistor Q8 des Gatters sperrt. Da der Pegel der Sendedaten des Moduls B niedrig liegt und die Sendedaten des Moduls B niedrig liegen, während die Sendedaten des Moduls A noch immer hoch liegen, sperrt der Transistor Q2 des Gatters 16, so daß die Spannung am Schaltungspunkt D bei -40 mV und die Spannung am Schaltungspunkt C und die Basis des Transistors Q4 des Komparatorgatters 14 bei -1037 mV liegen, nämlich dem Spannungsabfall über dem Spannungspegelschieber 18. Die Spannung am Schaltungspunkt R für die Empfangsdaten beträgt -356 mV, was den schlechtesten Spannungsfall für niedrige Empfangsdaten darstellt, was dem -156 mV Wert wegen des leitenden Transistors Q10 und des differentiellen Rauschens von -75mV plus dem Leitungswiderstand von -25 mV zuzuschreiben ist. Da der Transistor Q8 des Gatters 20 sperrt, findet kein Spannungsabfall über dem Widerstand R6 statt, so daß die Spannung am Schaltungspunkt E einschließlich des Spannungsabfalls über Transistor Q6 einen Wert von -1156 mV beträgt, da die Spannung am Transistor Q4 höher ist als die Spannung an der Basis des Transistors Q5, fließt Strom durch Transistor Q4, der den Spannungspegel am Schaltungspunkt J unter den Spannungspegel am Schaltungspunkt K drückt. Somit wird der Ausgang aus dem Schaltungspunkt Z ein logisch niedriges Signal sein, was dem logisch niedrigen am Schaltungspunkt R empfangenen Pegel entspricht.

9 09832/0673

Zu der dritten Kombinationsraöglichkeit, bei der sowohl die Sendedaten wie auch die Empfangsdaten einen logisch niedrigen Pegel aufweisen/ ist unter den schlimmsten Betriebsbedingungen zu bemerken, bei denen die Stromquelle im Modul A 25% über dem Normalwert und die Stromquelle im Modul B 25% unter dem Normalwert liegt, daß wegen des niedrigen Pegels der Sendedaten der Transistor Q10 des Gatters 2 2 sperrt und Strom aus der Stromquelle 1-6 jetzt durch den Transistor Q9 zur Masse abgeleitet wird. Auf der anderen Seite ist die Basis des Transistors Q7 jetzt niedriger (-4 0OmV) als die Spannung an der Basis des Transistors Q8, so daß Strom durch den Transistor Q8 fließt und einen Spannungsabfall über Widerstand R6 erzeugt. Unter diesen Umständen kann wieder ein niedriger logischer Pegel von -500 bis -300 mV unter den schlimmsten Betriebsbedingungen schwanken, so daß der Spannungspegel am Schaltungspunkt D jetzt -500 mV sein wird, wodurch -1497 mV an der Basis des Transistors Q4 des Komparatorgatters 14 auftreten wird, wenn man den Spannungsabfall über dem Spannungspegelschieber 18 berücksichtigt. Will man jetzt wieder den schlimmsten Betriebsfall· für den niedrigen Spannungspegel der Empfangsdaten annimmt und diese auf -300 mV, vermindert um das differentielle Rauschen von 75 mV und den Spannungsabfall von 25 mV aufgrund des Übertragungsleitungswiderstandes annimmt, dann ist der Spannungspegel am Schaltungspunkt R jetzt -200 mV. Berücksichtigt man wieder den Spannungsabfall über dem Widerstand R6 von 562 mV und den Spannungsabfall über dem Transistor Q6, dann beträgt die Spannung am Schaltungspunkt E und der Basis des Transistors Q5 des Komparators 14 jetzt -1562 mV. Da die Spannung an der Basis von Q4 höher ist als die Spannung an der Basis des Transistors Q5 des Komparatorgatters, leitet Transistor Q4 und erniedrigt den Spannungspegel am Schaltungspunkt J unter den Spannungspegel am Schaltungspunkt K, so daß der

9 09832/0673

Ausgang aus dem Schaltungspunkt Z ein logisch niedriges Signal sein wird, was dem am Schaltungspunkt R empfangenen niedrigen logischen Pegel entspricht.

Schließlich betrachte man die Kombinationsmöglichkeit, bei der der logische Pegel der Sendedaten niedrig und der logische Pegel der Empfangsdaten hoch ist und wobei die schlimmsten Betriebsbedingungen in Betracht gezogen seien, gemäß dem die Stromquellen beider Moduln A und B um jeweils 25% niedriger als der Normalwert sind, dann wird der Transistor Q8 des Gatters 20 wieder leiten und der Transistor Q10 des Gatters 22 wird gesperrt sein, so daß der Spannungsabfall über dem Widerstand R6 berücksichtigt werden muß. Da der Pegel der Sendedaten niedrig ist, und Transistor Q2 des Gatters 16 leitet, beträgt die Spannung am Schaltungspunkt D -300 mV und setzt damit eine Spannung von -1312 mV an die Basis des Transistors Q4 des Komparatorgatters 14, wenn der Spannungsabfall über dem Spannungspegelschieber in Betracht gezogen wird. Am Schaltungspunkt R ist das Signal -115 mV anstelle des normalen Logikpegels von 0,0 V im Strommodus aufgrund des differentiellen Rauschens, so daß der Spannungspegel· an der Basis des Transistors Q5 jetzt -1252 mV beträgt, wenn man den Spannungsabfall über Widerstand R und Transistor Q6 des Spannungspegelschxebers 18 berücksichtigt. Da die Spannung an der Basis des Transistors Q4 kleiner als die Spannung am Transistor Q 5 ist, leitet Transistor Q5 und erniedrigt die Spannung am Schaltungspunkt K, während die Spannung am Schaltungspunkt J hoch bleibt, so daß der Ausgang aus dem S.'haltungspunkt Z ein logisch hoher Pegel ist und dem am Schaltungspunkt R empfangenen hohen logischen Pegel entspricht.

Insgesamt sieht man daher, daß die die Erfindung verkörpernden Treiber/Empfänger-Moduln für den Gegensprechverkehr differentielles Rauschen sowie durch das Herstellungsverfahren

909832/Π673

bedingte Streuungen tolerieren, die bewirken können, daß die Widerstandswerte, die Stromversorgungs-Spannungen und Stromwerte der Stromquellen um mehr als 25% variieren können, wobei dennoch die Spannungen an den Schaltungspunkten C und F richtige hohe und niedrige Spannungspegel zeigen, die den logischen hohen und niedrigen Spannungspegeln entsprechen, die an den Schaltungspunkten DS und R vom Normalen abweichen. Die Erfindung kann also ein Verhältnis von I Max/Min von + 25%,+ 25 mV differentielles Rauschen und bis zu 3,0 Ohm Übertragungsleitungswiderstand tolerieren und dennoch in korrekter Weise treiben und gleichzeitig empfangen.

Insgesamt wurde ein Treiber/Empfängermodul für Gegensprechverkehr mit einer Schaltung beschrieben, die das Senden und gleichzeitige Empfangen von Daten aus einem identischen Modul erlaubt und mit Widerstands-und Gattertechnik zur Überwindung von Fehlern arbeitet, die auf die differentielles Rauschen, Streuungen aufgrund der Herstellung und Übertragungsleitungs-Widerständen innerhalb einer CML-Logik zuzuführen sind.

Im übrigen stellen die beigefügten Zeichnungen selbständige Offenbarungsmittel der Erfindung dar, so daß Unklarheiten oder Lücken aus der Beschreibung aus dem Offenbarungsgehalt der Zeichnungen ergänzt werden können.

909832/0673

Claims

ANMELDER/INH AKTENZEICHEN

BURROUGHS CORPORATION

Neuanmeldung

datum 29. Januar 1979

BURROUGHS CORPORATION, eine Gesellschaft nach den Gesetzen des Staates Michigan, Burroughs Place, Detroit, Michigan 48232, V. St. A.

mm ^ mm — mm-^ _ _·. —· mm ^ ι» _ _ — — — — — _— ^^_ ^ ^ — —. — ^- ^ — — —- —ν — ^ ™> n· «v — ·— _<· —β ·—^ — — bm — ^ mm ■·. <

Treiberempfänger für Signal-Gegenverkehr

Patentansprüche

Duplex-Treiber/Empfängermodul mit einer Schaltung, welche Signale verschiedener, logisch hohe und niedrige Pegel repräsentierende Spannungen an einen identischen Modul senden und gleichzeitig Signale verschiedener logisch hoher und tiefer Pegel entsprechender Spannung von jenem identischen Modul über zwei Leiter empfangen kann und eine Empfangseinrichtung für digitale Signale von einer anderen Quelle, einen Treiberschaltungspunkt (D), der über einen der Leiter (10) mit dem identischen Modul (B) zum Senden von Signalen entsprechend den von der anderen Quelle empfangenen digitalen Signale verbunden ist, einen Empfangsschaltungspunkt (R), der mit dem identischen Modul (B) über den anderen Leiter (12) zum Empfang von Signalen von dem identischen Modul verbunden ist_f eine Ausgangseinrichtung (Z) sowie eine Komparatoreinrichtung (14), die die Spannungspegel der vom Treiberschaltungspunkt mit dem Spannungspegel

90983 2/0673

TELEFON (04 21} "7 20 <58 EDUARD-GRUNOW-STRASSE 27 · D 2800 BREMEN 1 TELEGRAMMEFEHROPAT ■ TELEX 02 44 020 FEPAT · BREMEH BANK 100 9072 · POSTSCHECK HAMBURG 25 57 67-209

der gleichzeitig über den Empfangs-Schaltungspunkt empfangenen Signale vergleicht und Signale von dem Modul über den Ausgangsschaltungspunkt entsprechend den an dem Empfangsschaltungspunkt' empfangenen logisch hohen oder niedrigen Signalpegeln sendet, und eine Empfangseinrichtung (DS) aufweist, über welche Signale von der anderen Quelle empfangen und dem Treiberschaltungspunkt (D) zugeleitet werden und die empfangenen Signale am Empfangs-Schaltungspunkt so modifiziert werden, daß der Komparator (14) zwischen Signalen verschiedener Spannungspegel unterscheiden kann, die an dem Empfangsschaltungspunkt empfangen und vom Treiberschaltungspunkt gesendet werden.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Treiberschaltungspunkt einen Stromschalter (16) aufweist, der mit einer ersten Stromquelle (11) verbunden ist, wobei der Stromschalter zwischen dem Treiberschaltungspunkt

(D) und der Empfangseinrichtung (DS) für die digitalen Signale aus der anderen Quelle geschaltet ist.
3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Komparator (14) einen zweiten Stromschalter aufweist, der mit einer zweiten Stromquelle (12) verbunden ist, wobei der Stromschalter an den Treiberschaltungspunkt (D) und an den Empfangsschaltungspunkt (R) gelegt ist.
4. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Einrichtung zur Modifizierung der Signale, die am Empfangsschaltungspunkt empfangen werden, ein Paar von Stromschaltern (20,22) aufweist, von denen jeder mit einer eigenen Stromquelle (15, 16) verbunden ist, welche sich von der ersten und zweiten Stromquelle unterscheiden, und wobei einer der Stromschalter (22) direkt mit dem Empfangsschaltungspunkt (R) und der andere Strom-

909832/0673

Schalter mit dem Empfangsschaltungspunkt (R) über einen Widerstand (R6) verbunden ist, und die Stromschalter mit der Empfangseinrichtung (DS) für digitale Signale von der anderen Quelle so verbunden sind, daß vom Empfangsschaltungspunkt alternativ Strom direkt zur Stromquelle oder über den Widerstand zur Stromquelle je nach dem Spannungspegel der am Empfangspunkt (DS) von der anderen Quelle empfangenen Signale gezogen wird.
5. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Treiberschaltungspunkt (D), welcher von einer anderen Quelle empfangene Signale dem identischen Modul (B) zusendet, eine Gattereinrichtung (16) mit einem ersten (Q1) und einem zweiten (Q2) Transistor aufweist, deren Emitter mit einer Stromquelle als Stromschalter verbunden sind, wobei die Basis des ersten Transistors (Q1) mit der Einrichtung (DS) zum Empfang digitaler Signale von der anderen Quelle und die Basis des anderen Transistors (Q2) mit einer Referenzspannungsquelle (VDH) verbunden sind, deren Spannung so gewählt ist, daß sie zwischen den verschiedenen Spannungspegeln der digitalen Signale von der anderen Quelle liegt, wobei der Treiber-Schaltungspunkt (D) mit dem Kollektor des zweiten Transistors (Q2) verbunden ist.
6. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Komparator ein zweites Gatter mit einem dritten und vierten Transistor aufweist, die mit einer Stromquelle (13) so verbunden sind, daß die Basis des dritten Transistors an den Treiberschaltungspunkt

(D) und die Basis des vierten Transistors (Q5) an den Empfangsschaltungspunkt (R) gelegt sind und die Kollektoren beider Transistoren mit der Ausgangseinrichtung (Z) verbunden sind, der Art, daß abwechselnd Signale der Ausgangseinrichtung (Z) je nach den Spannungspegeln an den Basen der dritten und vierten Transistoren (Q4, Q5) zugeführt werden.

909832/0673
7. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Einrichtung zur Modifizierung der am Empfangsschaltungspunkt (R) empfangenen Signale dritte und vierte Gatter aufweist, wobei das dritte Gatter fünfte und sechste Transistoren (Q7, Q8) und das vierte Gatter siebte und achte Transistoren (Q9, Q10) aufweisen, wobei die Transistoren des dritten Gatters mit einer Stromquelle (15) verbunden sind, und die Transistoren des vierten Gatters mit einer anderen Stromquelle (16) verbunden sind, und wobei die Basis des fünften Transistors (Q7) mit der Empfangseinrichtung (DS) zum Empfang von digitalen Signalen aus der anderen Quelle und der Basis des achten Transistors (Q10) verbunden ist, die Basen des sechsten Transistors (Q8) und siebten Transistors (Q9) mit einer Referenzspannungsquelle (VDH) verbunden sind, deren Spannung im wesentlichen in der Mitte zwischen den Spannungshüben des digitalen, von der anderen Quelle empfangenen Signale liegt, so daß die Ströme aus den Stromquellen der dritten und vierten Gatter abwechselnd durch abwechselnde Transistoren fließen, wobei ein Widerstand (R6) zwischen dem Empfangsschaltungspuntk (R) und dem Komparator (14) geschaltet ist, und wobei der Kollektor des sechsten Transistors (Q8) zwischen dem Widerstand und dem Komparator (14) und der Kollektor des achten Transistors (Q10) mit dem Empfangsschaltungspunkt (R) der Art verbunden sind, daß der Widerstand (R6) abwechselnd von dem am Empfangsschaltungspunkt (R) beaufschlagt und nicht beaufschlagt wird.
8. Schaltung nach einem der vorstehenden Ansprüche, gekennzeichnet durch eine Spannungsschiebeeinrichtung zwischen dem Treiber-Schaltungspunkt (D) und dem Komparator (14) zur Veränderung der Spannungspegel der vom Treiberschaltungspunkt ausgesandten Signale auf verschiedene Pegel am Komparator, und durch eine weitere Spannungspegel-Schiebe-

909832/0673

einrichtung zwischen dem Empfangsschaltungspunkt (R) und dem Komparator (14) zum Verschieben der Spannungspegel der am Empfangsschaltungspunkt empfangenen Signale auf unterschiedliche Pegel am Komparator.

909832/0673