DE2903800C2

DE2903800C2 - Schaltung zur Übertragung von Gegentaktsignalen über eine Zweidrahtleitung im Duplexbetrieb

Info

Publication number: DE2903800C2
Application number: DE2903800A
Authority: DE
Inventors: Raymond C. Poway Calif. Yuen
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1978-02-03
Filing date: 1979-02-01
Publication date: 1984-08-16
Also published as: FR2416598B1; BR7900661A; DE2903800A1; JPS6331984B2; FR2416598A1; IT1110090B; GB2014020A; NL7900429A; IN149260B; JPS54121604A; GB2014020B; US4152541A; IT7919829A0

Description

Die Erfindung bezieht sich auf eine Schaltung zur Übertragung von Gegentaktsignalen mit logisch hohen und niedrigen Spannungspegeln über eine Zweidrahtleitung im Duplexbetrieb an eine identisch aufgebaute Schaltung mit einem Treiber, der über den Schaltungseingang an eine digitale Signale aussendende Signalquelle angeschlossen ist und der die empfangenen digitalen Signale über einen Treiberschaltungspunkt so-

I 3 4

f|. wohl an den Empfänger der identischen Schaltung als Schaltung zur wechselseitigen Übertragung von Gell auch an einen Komparator abgibt, dem zusätzlich die gentaktsignalen mit logisch hohen und niedrigen Span-H von dem Treiber der identischen Schaltung abgegebe- nungspegeln an eine identisch aufgebaute Schaltung zu Üt nen Signale über einen Empfangsschaltungspunkt züge- schaffen, die die Abgabe von Fehlsignalen aufgrund von SI führt sind und mit einer an den Komparator angeschlos- 5 SpannungspegeJschwankungen ausschließt, die auf dif-Ii senen Ausgangsschaltung, über die Signale mit einem ferenzielles Rauschen, Herstellungstoleranzen der ver-

II entsprechend hohen oder niedrigen Spannungspegel wendeten Bauelemente, Schwankungen der Spannungs-H der von der Signalquelle empfangenen Signale abgege- pegel der Stromversorgungseinrichtung u. dgL zurückff? ben werden. _ zuführen sind.

f'"'1 Aus der US-PS 39 83 324 ist eine Schaltung zur Ober- 10 Diese Aufgabe wird erfindungsgemäß dadurch gelöst,

tragung von Gegentaktsignalen mit logisch hohen und daß an den Empfangsschaltungspunkt und den Schal-

Ut niedrigen Spannungspegeln an ,eine identisch aufgebau- tungseingang eine Einrichtung zur Modifizierung der

i§ te Schaltung bekannt Die bekannte Schaltung enthält von dem Treiber der identischen Schaltung an dem

«Ι einen dreistufigen Differenzverstärker als Treiber, des- Empfangsschaltungspunkt abgegebenen Signale vorge-

% sen Eingangsstufe zwei emitterseitig gekoppelte und an 15 sehen ist, die den Spannungspegel der am Empfangs-

K* eine gemeinsame Stromquelle angeschlossene Transi- schaltungspunkt empfangenen Signale in Abhängigkeit

;' ■ stören enthält, von denen die Basis des einen Transistors von dem am Schaltungseingang anliegenden Signalpe-

£; digitale Signale einer Signalquelle empfängt und die Ba- gel vor der Eingabe in den Komparator eo verändert,

Jt; sis des anderen Transistors mit einer Referenzspan- daß der Komparator zwischen Signalen verschiedener

¥;; nungsquelle verbunden ist. Die nachfolgenden Diffe- 20 Spannungsp^gel unterscheiden kann, die an dem Emp-

H renzverstärkerstufen werden von der Eingangsstufe an- fangsschaltungspunkt empfangen uv.j vom Treiber-

Ψ; gesteuert und bestehen ebenfalls aus emitterseitig ge- schaltungspunkt gesendet werden.

; - koppelten Transistoren, deren miteinander verbundene ' Die erfindungsgemäße Lösung stellt sicher, daß selbst

··"; Emitter an jeweils eine weitere Stromquelle und· an eine unter ungünstigen Betriebsbedingungen ein mit hohem

;| Bereitschaftsschaltung angeschlossen sind, wobei die 25 Signalpegel empfangenes Eingangssignal auch tatsäch-

ί^;il Bereitschaftsschaltung dazu dient, Fehlinformationen lieh als Signal mit hohem Pegel weitergeleitet und um-

s: seitens des Treibers zu verhindern, wenn sich die Span- gekehrt ein empfangenes Signal mit niedrigem Pegel

i;; nungsversorgung für die bekannte Schaltung nicht auf auch als Signal mit niedrigem Pegel weitergeleitet wird,

Λ einem vorbestimmten Pegel befindet auch wenn Störspannungen, Bauelementtoleranzen

is Die Ausgänge der Treiberschaltung sind einerseits 30 oder Schwankungen der Versorgungsspannungen auf-

•ΐ mit einem Treiberschaltungspunkt und andererseits mit treten, durch die die festgelegten Grenzen der Span-

~'l einem Empfangsschaltungspunkt verbunden, die beide nungspegel überschritten werden.

- einem zweistufigen Komparator zugeführt werden. Die Ein Ausführungsbeispiel der Erfindung soll nachste-

als Treiberschaltung eingesetzte dreistufige Differenz- hend beschrieben werden.

verstärkerschaltung dient dazu, den Spannungspegel 35 In dem dargestellten Ausführungsbeispiel ist ein inte-

der empfangenen digitalen Signale anzuheben, so daß griertes Schaltkreismodu! A, das als Treiber und Emp-

der mit den Ausgangssignalen der Differenzverstärker fänger ausgebildet ist, über Leitungen 10 und 12 mit

: versorgte Komparator in der Lage ist, zwischen den einem identischen, als Treiber und Empfänger ausgebil-

gewünschten logischen Darstellungen, die er am Emp- detes integriertes Schaltkreismodul B verbunden,

fangsschaltungspunkt empfängt, zu unterscheiden, um 40 Da die Module A und B identisch sind, wird hier nur

somit ein Signal von dem betreffenden Modul abzuge- Modul A beschrieben. Der Schaltungseingang DS

ben, das tatsächlich dem am Empfangsschaltungspunkt nimmt die eingehenden Datensignale von einer anderen,

anliegenden Signal entspricht nicht näher dargestellten Schaltung auf und koppelt sie

Durch die Anhebung des Spannungspegels ist die be- auf einen Treibersclhaltungspunkt D, der seinerseits mit

kannte Schaltung in gewissem Umfang in der Lage, digi- 45 dem Modul B über die Leitung 10 verbunden ist Am

tale Daten hoher Geschwindigkeit zu empfangen und anderen Ende des Moduls A ist der Empfangsschal-

abzugeben, wenn diese ausreichend gegenüber Störim- tungspunkt R mit dem Modul B über die Leitung 12

pulsen geschützt sind. verbunden und schließlich mit einer Ausgangsschaltung

Aus der DE-AS 26 33 066 ist eine Einrichtung zur Z gekoppelt, die den Ausgang des Moduls A bildet. Die

Übertragung von Gegentaktsignalen über eine Zwei- 50 Schaltung verarbeitet die am Schaltungseingang DS

drahtleitung im Duplexbetrieb bekannt, die einen Ge- empfangenen logischen hohen und niedrigen Pegel, wel-

gentaktsender zur Aussendung der Gegentaktsignale zu ehe durch den Treiberschaltungspunkt D zum Modul 8

einer identischen Schaltung sowie einen Gegentakt- übertragen werden, und verarbeitet logisch hohe und

empfänger zum gleichzeitigen Empfang der von der nif dri^s; Pegel, die gleichzeitig vom Modul B am Errip-

identischen Schaltung ausgesendeten Gegentaktsignale 55 fangsschaltungspunkt R empfangen und der Ausgangs-

sowie eine Kompensationsschaltung zur Kompensation schaltung Zzugeleitct werden.

der von dem jeweils eigenen Gegentaktsender ausge- Das vom Modul B am Empfangsschaltungspunkt R sendeten Gegentaktsignale in bezug auf die Eingänge empfangene logische Eingangssignal kann jedoch zwides Gegentaktempf ängers enthält Der Gegentaktsen- sehen 0,0 V und -4D0 mV variieren und zwar aufgrund der und der Gegentaktempfänger sind als Differenzver- 60 des Leitungswiderstandes der Leitungen 10 und 12, aufstärker mit emittergekoppelten Transistoren aufgebaut, grund von Störsignalen bzw. differenziellem Rauschen während die Kompensationsschaltung symmetrisch be- und aufgrund von Herstellungstoleranzen bei der Herzüglich des Erdpotentials aufgebaut ist Infolge der Ver- stellung der Module A und B, wie auch aufgrund von bindung der Gegentaktempfänger über zwei Entkopp- Spannungsschwankungen seitens der Spannungsversorlungswiderstände mit der Zweidrahtleitung werden Re- 65 gungskreise, die die Module A und B versorgen. Denfiexionen auf der Leimung vermieden und so Fälschun- noch muß das Ausgangssignal an der Ausgangseinrichgen der übertragenen Signale verhindert. tung Z logisch das gleiche sein, wie das am Empfangs-Aufgabe der vorliegev/den Erfindung ist es, eine schaltungspunkt Λ empfangene Signal, damit das Modul

richtig arbeitet Aus diesem Grunde muß der Komparator 14, der die logischen Ausgangssignale der Ausgangseinrichtung Z zuführt, den am Empfangsschaltungspunkt R empfangenen Signalen unabhängig davon folgen, ob die Signale am Schaltungseingang DSauf einem logisch hohen oder niedrigen Pegel liegen und unabhängig davon, ob die am Empfangsschaltungspunkt R empfangenen hohen oder niedrigen Spannungspegel sich verändern.

Es sei darauf hingewiesen, daß ein logisch hoher Pegel zweckmäßig 0,0 V und ein logisch niedriger Pegel zweckmäßig —400 mV betragen soll, daß aber die tatsächlich auftretenden Werte für die hohen Pegel zwischen —40 mV und 0,0 V und die logisch niedrigen Pegel zwischen —500 mV und —30OmV liegen können. Die logisch hohen und niedrigen Pegel am Schaltungseingang DS können aber aufgrund der Herstellungsschwankungen um bis zu 25% streuen.

FVa*. TveikAi^/tl«>,U*inf*#n<intt ΓΛ ·*■» RL··· Min» /"1**»»»*· t~r^t ι ι biwvi M.imitwiigjpuni\i M*r i.at utswi «.in«. v>«aiti.i -

einrichtung 16 und einen Spannungspegelschieber 18 mit dem Komparator 14 verbunden, während der Empfangsschaltungspunkt R über einen zweiten Spannungspegelschieber 19 mit dem Komparator 14 verbunden ist. Außerdem ist der Empfangsschaltungspunkt R mit zwei Stromschaltern 20,22 verbunden, die ihrerseits mit dem Schaltungseingang DS verbunden sind, um diejenigen Datensignale aufzunehmen, die am Schaltungseingang DS gleichzeitig mit den vom Modul B am Empfangsschaltungspunkt R empfangenen Daten aufgenommen werden.

Der Schaltungseingang DS ist mit der Basis eines ersten Transistors Q1 der Gattereinrichtung 16 verbunden, während sein Emitter an den Emitter eines zweiten Transistors Q2 sowie an eine erste geregelte Stromquelle IX von 16 mA angeschlossen ist Die Basis des zweiten Transistors Q2 ist mit einer Referenzspannungsquelle VTH verbunden, deren Spannungspegel —200 mV so gewählt ist, daß sie. in der Mitte der Spannungshübe an der Basis des ersten Transistors Q 1 liegt, so daß der Strom aus der ersten Stromquelle /1 in einer für CML-Gatter, d. h. Gatter mit strombedingter Logik, üblichen Weise gesteuert wird.

Der Treiberschaltungspunkt D ist über einen ersten Widerstand R 1 mit Massepotential sowie mit der Basis eines dritten Transistors QZ des Spannungspegelschiebers 18 verbunden. Der Kollektor des dritten Transistors Q 3 ist mit Massepotential verbunden, während sein Emitter über einen zweiten Widerstand R 2 mit einer zweiten geregelten Stromquelle /2 verbunden ist Der zweite Widerstand R 2 ist an der dem Emitter des dritten Transistors Q 3 gegenüberliegenden Seite mit einem Schaltungspunkt C und der Basis eines vierten Transistors Q 4 des (Comparators 14 verbunden. Der Emitter des vierten Transistors Q 4 ist gemeinsam mit dem Emitter eines fünften Transistors Q 5 an eine dritte geregelte Stromquelle /3 angeschlossen, so daß der Strom aus der dritten Stromquelle /3 entweder durch den vierten Transistors QA oder durch den fünften Transistor Q 5 in der für Gatter mit sirombedingter Logik üblichen Stromsteuerschaltung gesteuert wird. Der Kollektor des vierten Transistors Q 4 ist mit einem Schaltungspunkt / und mit Massepotential über einen vierten Widerstand R 4 verbunden, während der Kollektor des fünften Transistors φ 5 mit einem Schaltungspunkt K und mit Massepotential über einen fünften Widerstand R 5 verbunden ist Die Schaltungspunkte /und K sind über Gatter 24, 26 an die Ausgangsschaltung Z angeschlossen. Die Gatter 24 und 26 dienen dabei dazu, die Verstärkung des Ausgangs des Komparator 14 an den Schaltungspunkt / und K auf einen geeigneten hohen Spannungspegel zu erhöhen.

Der Empfangsschaltungspunkt R ist mit Massepoten-S lial über den fünften Winderstand R 5 verbunden und über einen sechsten Widerstand R 6 an die Basis eines sechsten Transistors Q 6 angeschlossen. Der Kollektor des sechsten Transistors Q 6 ist ebenfalls mit Massepotential verbunden, während sein Emitter an eine vierte to geregelte Stromquelle /4 sowie an die Basis des fünften Transistors Q 5 des Komparators 14 angeschlossen ist.

Sowohl der Empfangsschaltungspunkt R als auch der Schaltungseingang DS sind mit den als Gatter mit strombedingter Logik ausgeführten Stromschaltern 20, is 22 zur Kompensation der logischen Spannungshübe an dem Schaltungseingang DS und jener Spannungshübe verbunden, die gleichzeitig am Empfangsschaltungspunkt R empfangen werden.

Der Schaitungscingsng DS ist an die Basis eines sic-M benten Transistors Q 7 des ersten Stromschalters 20 angeschlossen, während der Kollektor eines achten Transistors QS an die Verbindung des sechsten Widerstandes R 6 mit der Basis des sechsten Transistors Q 6 des Spannungspegelschiebers 17 angeschlossen ist. Die Emitter des siebenten und achten Transistors Q7, Q8 sind gemeinsam an eine fünfte geregelte Stromquelle /5 angeschlossen, während der Kollektor des siebenten Transistc:; Q 7 mit Massepotential und die Basis des achten Transistors Q 8 mit der Referenzspannungsquel-Ie VTH verbunden ist Die Spannung der Referenzspan nungsquelle VTH ist mit —200 mV so gewählt daß sie im wesentlichen in der Mitte des Spannungshubes der logischen Daten-Sendepegel liegt um den Strom aus der fünften Stromquelle /5 über den ersten Stromschalter 20 in üblicher Weise zu steuern.

Die Emitter eines neunten und zehnten Transistors O 9. Q10 des zweiten Stromschalters 22 sind gemeinsam an eine sechste geregelte Stromquelle /6 geschaltet Während der Kollektor des neunten Transistors Q 9 mit Massepotential verbunden ist, ist der Kollektor des Zehnten Transistors Q10 direkt an den Empfangsschaltungspunkt R angeschlossen. Die Basis des neunten Transistors Q 9 ist an die Referenzspannungsquelle VTW angeschlossen, deren Spannungswert im wesentlichen in der Mitte der Spannungshübe an der Basis des zehnten Transistors <?10 liegt welche durch die am Schaltungseingang DS empfangenen Daten erzeugt werden. Dadurch wird der Strom aus der sechsten Stromquelle /6 durch den zweiten Stromschalter 22 in so üblicher Weise geregelt

Für den Betrieb des Moduls A sind vier verschiedene Kombinationen logischer Pegel zu unterscheiden. Bei der ersten Kombination ist ein hoher Spannungspegel der Empfangsdaten gegeben, während bei der zweiten Kombination ein hoher Spannungspegel der Sendedaten und ein niedriger Spannungspegel der Empfangsdaten vorliegt Bei der dritten Kombination ist ein niedriger Spannungspegel der Sendedaten und ein hoher Spannungspegel der Empfangsdaten gegeben, während bei der vierten Kombination der Spannungspegel sowohl der Sende- als auch der Empfangsdaten niedrig ist In Verbindung mit diesen vierlogischen Pegelkombinationen können die Spannungspegel an dem Treiberschaltungspunkt D sowie dem Empfangsschaltungspunkt R von den gewünschten Pegeln für Schaltkreise mit strombedingter Logik von 0,0 V bis —400 mV, die die logisch hohen und niedrigen Spannungspegel darstellen, aufgrund des Übertragungswiderstandes in den

7 8

Übertragungsleitungen sowie aufgrund von differen- der achte Transistor Q 8 sperrt. Der zehnte Transistor

ziellem Rauschen und aufgrund von Herstellungstole- Q 10 leitet ebenfalls, während der neunte Transistor Q 9

ranzen bezüglich der einzelnen Module wie auch auf- sperrt, so daß ein Strom von 5 mA aus der sechsten

grund von Unterschieden in der Spannungsversorgung Stromquelle /6 vom Empfangsschaltungspunkt R über

stark abweichen. Im Hinblick auf den Widerstand der s den fünften Widerstand R 5 von 50 Ohm bezogen wird.

Übertragungsleitungen kann die vorliegende Schaltung Der fünfte Widerstand Λ 5 ist jedoch parallel zu einem

einen Übertragungsleiterwiderstand von bis zu 3 Ohm analogen Widerstand von ebenfalls 50 Ohm im Modul B

kompensieren, wobei der von der ersten Stromquelle /1 geschaltet, der dem ersten Widerstand R 1 von 50 Ohm

abgegebenen Strompegel verwendet wird, der dem entspricht, der an dem Treiberschaltungspunkt D des

Treiberschaltungspunkt D des Moduls Seinen Strom io Moduls A angeschlossen ist. Bei zwei parallel geschalte-

von 16 Milliampere dividiert durch 2 bzw. 3 Ohm mal ten Widerständen von je 50 Ohm beträgt der Gesamt-

8 mA, d. h. 25 mV Spannungsverluste auf der Leitung in widerstand nur 25 Ohm, so daß die Spannung am Emp-

dem Empfangsschaltungspunkt R des Moduls liefert. fangschaltungspunkt R —231 mV und die Spannung am

Sämtliche geregelte Stromquellen /1 bis /6 des Mo- Treiberschaltungspunkt D —34 mV beträgt. Da durch

duls sind an die gleiche Spannungsversorgung ange- 15 den achten Transistor QS kein Strom fließt, fällt auch

schlossen und können ±25% um einen eingeprägten keine Spannung über den sechsten Widerstand Λ 6 ab,

Strom liypixh variieren. so daß die Spannung an der Basis des sechsten Transi-

Berücksichtigt man ein differenzielles Rauschen von stors Q6 —231 mV und die Spannung am Schaltungs- ±75 mV, so kann ein logisch hoher Pege! am Empfangs- punkt F —103! mV aufgrund des Spannungsabfalls von schaltungspunkt R bis zu —115 mV absinken, während 20 800 mV, nämlich dem Spannungsabfall V_BE des sechsten der logisch niedrige Pegel auf einen hohen Wert von * Transistors Q 6, beträgt. Der von der vierten Strom-—200 mV verfälscht werden kann aufgrund von quelle /4 gelieferte Strom wird so gewählt, daß der Schwankungen im Übertragungsleiterwiderstand, den sechste Transistor Q 6 stets leitet. Dadurch ist die Basis-Herstellungstoleranzen, Versorgungsspannungs- spannung des fünften Transistors Q 5 des !Comparators Schwankungen und durch differenzielles Rauschen. 25 14 höher (—1031 mV > —1091mV) als am vierten

Berücksichtigt man zunächst den Fall, bei dem sowohl Transistor Q 4, so daß der Strom durch den fünften die Sendedaten als auch die Empfangsdaten einen lo- Transistor Q 5 fließt, der den Spannungspegel am Schalgisch hohen Pegel aufweisen und die Stromquelle im tungspunkt K niedriger hält, als den Spannungspegel am Modul A um 25% höher als normal ist, während die Schaltungspunkt /, so daß das Ausgangssignal an der Stromquelle im Modul B um 25% niedriger als normal 30 Ausgangsschaltung Z auf einem logisch hohen Pegel ist augrund von Herstellungstoleranzen und Span- liegt und dem am Empfangsschaltungspunkt R empfannungsversorgungsschwankungen, so wird die Spannung genen Signal mit logisch hohem Pegei entspricht, am Schaltungseingang DS im Bereich zwischen 0,0 V Bei der nachfolgend erläuterten Kombinationsmög- und —4OmV liegen, so daß der zweite Transistor Q 2 lichkeit, bei der die Sendedaten einen logisch hohen der Gattereinrichtung 16 sperrt und den Treiberschal- 35 Pegel und die Empfangsdaten einen logisch niedrigen tungspunkt auf —34 mV setzt aufgrund des ersten Wi- Pegel aufweisen und unter Berücksichtigung der derstandes R1 und der Ringangsspannung am Emp- schlechtesten Betriebsbedingungen, bei denen der von fangsschaltungspunkt R. Wenn am Treiberschaltungs- der Stromquelle im Modul A gelieferte Strom 25% höpunkt D eine Spannung von —94 mV anliegt, so wird her als normal und der von der Stromquelle im Modul B die Spannung am Schaltungspunkt C unter Einwirkung 40 gelieferte Strom 25% unter dem normalen Stromwert des Spannungspegelschiebers 18 1091 mV betragen liegt, wird der zehnte Transistor Q10 des Stromschal-(Vflfdes dritten Transistors Q 3 von —800 mV zuzüglich ters 22 Strom aus dem fünften Widerstand R 5 über den 315 Ohm des zweiten Widerstandes R 2 mal 0,5 mA der Empfangsschaltungspunkt R ziehen, während der achte zweiten Stromquelle 12). Der von der zweiten Strom- Transistor Q 8 des Stromschalters 20 sperrt. Da der Pequelle /2 gelieferte Strom ist stets so groß, daß der 45 gel der Sendedaten des Moduls B niedrig ist, während dritte Transistor Q 3 stets leitend ist Somit beträgt die die Sendedaten des Moduls A hoch liegen, sperrt der Basisspannung am vierten Transistor QA des Kompara- zweite Transistor C? 2 der Gattereinrichtung 16, so daß tors 14 —1091 mV. In bezug auf den Empfangsschal- die Spannung am Treiberschaltungspunkt D bei tungspunkt R ist hinzuzufügen, daß das differenzielle —40 mV und die Spannung am Schaltungspunkt Cso-Rauschen auf der Übertragungsleitung das Signal um 50 wie die Basisspannung des vierten Transistors Q 4 des 75 mV verschieben kann, auch wenn die Sendedaten !Comparators 14 bei —1037mV liegen, nämlich dem bzw. Empfangsdaten auf einem logisch hohen Pegel lie- Spannungsabfall über dem Spannungspegelschieber 18. gen. Somit würde im ungünstigsten Fall das am Emp- Die Spannung am Empfangsschaltungspunkt R für die fangsschaltungspunkt R ankommende Signal einen Empfangsdaten beträgt —356 mV, was den ungünstig-Wert von —231 mV aufweisen, da der Treiberschäl- 55 sten Fall für Empfangsdaten mit niedrigem Pegel dartungspunkt D des Moduls B auf —156 mV für die Sen- stellt und dem Spannungswert von —156 mV wegen des dedaten mit logisch hohem Pegel liegen würde, ebenso leitenden zehnten Transistors Q10 und eines differenwie der Treiberschaltungspunkt D des Moduls A, wor- ziellen Rauschens von —75 mV plus einem Leiterspanaus ein —156 mV-Signai um 75 mV differenzielles Rau- nungsabfall von —25 mV zuzuschreiben ist Da der achschen verschoben würde, was zu —231 mV führt eo te Transistor Q 8 des Stromschalters 20 sperrt, folgt kein

Für das Empfangssignal am Komparator 14 soll jetzt Spannungsabfall über dem sechsten Widerstand R 6, so

das Betriebsverhalten der Stromschalter 20,22 erläutert daß die Spannung am Schaltungspunkt E einschließlich

werden. des Spannungsabfalls über den sechsten Transistor Q 6

Da der Schaltungseingang DS auch mit dem sieben- einen Wert von — 1156 mV beträgt, da die Spannung am

ten Transistor O 7 des Stromschalters 20 und dem zehn- 65 vierten Transistors Q 4 höher als die Spannung an der

ten Transistor Q10 des Stromschalters 22 verbunden ist Basis des fünften Transistors Q 5 ist, so daß Strom durch

und eine Spannung von 0,5 V an der Basis dieser Transi- den vierten Transistor Q 4 fließt, der den Spannungspe-

storen liegt, leitet der siebente Transistor Q 7, während gel am Schaltungspunkt/unter den Spannungspegel am

9

Schaltungspunkt K drückt. Somit wird die Ausgangs- QS —1252 mV beträgt, wobei der Spannungsabfall schaltung Z ein logisch niedriges Signal abgeben, was über den sechsten Widerstand Λ 6 und den Basis- Emitdem logisch niedrigen Signal am Empfangsschaltungs- ter-Spannungsabfall des sechsten Transistors Q 6 des punkt/? entspricht. Spannungspegelschiebers 18 berücksichtigt ist. Da die

Bei der dritten Kombinationsmöglichkeit, bei der so- 5 Spannung an der Basis des vierten Transistors Q 4 kleiwohl die Sendedaten als auch die Empfangsdaten einen ner als die Spannung am fünften Transistor QS ist, leitet logisch niedrigen Hegel aufweisen, ist der ungünstigste der fünfte Transistor Q 5 und verringert die Spannung Fall dann gegeben, wenn der von der Stromquelle im am Schaltungspunkt K, während die Spannung am Modul A abgegebene Strom 25% über dem Normal- Schaltungspunkt J hoch bleibt, so daß das von dem wert und der von der Stromquelle im Modul B abgege- 10 Schaltungsausgang Zabgegebene Signal auf logisch hobene Strom 25% unter dem Normalwert liegt, so daß hem Pegel liegt und damit dem am Empfangsschalwegen des niedrigen Pegels der übertragenen Daten der tungspunkt R empfangenen Signal mit logisch hohem zehnte Transistor Q10 des Stromschalters 22 sperrt und Pegel entspricht.

der Strom aus der sechsten Stromquelle /6 durch den Aus den vorstehenden Erläuterungen wird deutlich,

neunten Transistor Q9 nach Massepotential abgeleitet 15 daß die Schaltung ein differenziell Rauschen auf den wird. Auf der anderen Seite ist die Basisspannung des Übertragungsleitungen sowie Herstellungstoleranzen siebenten Transistors Q 7 niedriger, nämlich —40OmV, berücksichtigt, so daß die Widerstandswerte und die als die Spannung an der Basis des achten Transistors Werte der Versorgungsströme um mehr als 25% variie- Q 8, so daß Strom durch den achten Transistor Q 8 fließt ren können. Trotz dieser Variationen weisen die Schal- und einen Spannungsabfall am sechsten Widerstand R 6 20 tungspunkte C und F die jeweils richtigen hohen und erzeugt. Unter diesen Umständen kann wieder ein lo- niedrigen Spannungspegel auf, die den an dem Empgisch niedriger Pegel von —500 mV bis —300 mV unter fangsschaltungspunkt R und dem Schaltungseingang den ungünstigsten Betriebsbedingungen schwanken, so DS anliegenden logisch hohen und niedrigen Spandau der Spannungspegel am Treiberschaltungspunkt Z) nungspegeln entsprechen. Die Schaltung ermöglicht es —500 mV beträgt, wodurch —1497 mV an der Basis des 25 also, Stromabweichungen von ±25% und ±25 mV difvierten Transistors Q 4 des !Comparators 14 auftreten, ferenzielles Rauschen sowie einen Übertragungsleiterwenn man den Spannungsabfall über den Spannungspe- widerstand von bis zu 3 Ohm zu kompensieren.

gelschieber 18 berücksichtigt Im ungünstigsten Fall

wird der niedrige Spannungspegel der Empfangsdaten Hierzu 1 Blatt Zeichnungen

von —300 mV um das differenzielle Rauschen von 30

75 mV und einen Spannungsabfall von 25 mV auf den Übertragungsleitungen vermindert, so daß der Spannungspegel am Empfangsschaltungspunkt R — 200 mV beträgt. Berücksichtigt man erneut einen Spannungsabfall über den sechsten Widerstand R 6 von 562 mV und einen Spannungsabfall über den sechsten Transistor Q 6, so beträgt die Spannung am Schaltungspunkt fund damit der Basis des fünf ten Transistors QS des {Comparators 14 —1562 mV. Da die Spannung an der Basis des vierten Transistors Q 4 höher ist als die Spannung an der Basis des fünften Transistors Q 5 des !Comparators 14, leitet der vierte Transistor QA und vermindert den Spannungspegel am Schaltungspunkt /unter den Spannungspegel am Schaltungspunkt K, so daß das Ausgangssignal der Ausgangsschaltung Z logisch niedrig sein wird, was dem am Empfangsschaltungspunkt R empfangenen logisch niedrigen Pegel entspricht

Nimmt man bei der. vierten Kombinationsmöglichkeit, bei der die Sendedaten einen logisch niedrigen Pegel und die Empfangsdaten einen logisch hohen Pegel aufweisen, wieder den ungünstigsten Betriebsfall an, bei dem der von den Stromquellen der Module A und B gelieferte Strom 25% niedriger als der Normalwert ist, so wird der achte Transistor Q 8 des Stromschalters 20 erneut leiten und der zehnte Transistor Q10 des Stromschalters 22 gesperrt sein, so daß ebenfalls der Spannungsabfall über den sechsten Widerstand R 6 berücksichtigt werden muß. Da ein niedriger Pegel der Sendedaten vorliegt und der zweite Transistor Q 2 der Gattereinrichtung 16 leitet, beträgt die Spannung am Treiberschaltungspunkt D —300 mV, so daß eine Spannung von —1312 mV an die Basis des vierten Transistors Q 4 des Komparator? 14 gelegt wird, wenn man einen Spannungsabfall über den Spannungspegelschieber berücksichtigt Am Empfangsschaltungspunkt R beträgt das Signal — 115 mV anstelle des normalen Logikpcgels von 0,0 V aufgrund differenziellen Rauchens, so -Saß der Spannungspegel an der Basis des fünften Transistors

Claims

Patentansprüche:

1. Schaltung zur Obertragung von Gegentaktsignalen mit logisch hohen und niedrigen Spannungspegeln über eine Zweidrahtleitung im Duplexbetrieb an eine identisch aufgebaute Schaltung mit einem Treiber, der über den Schaltungseingang an eine digitale Signale aussendende Signalquelle angeschlossen ist und der die empfangenen digitalen Signale über einen Treiberschaltungspunkt sowohl an den Empfänger der identischen Schaltung als auch an einem Komparator abgibt, dem zusätzlich die von dem Treiber der identischen Schaltung abgegebenen Signale über einen Empfangsschaltungspunkt zugeführt sind und mit einer an den Komparator angeschlossenen Ausgangsschaltung, über die Signale mit einem entsprechend hohen oder niedrigen Spannungspegel der von der Signalquelle empfangenen Signale abgegeben werden, dadurch gekennzeichnet, daß an den Empfangsschaltungspunkt (R) und den Sehahungscingang (DS) eine Einrichtung zur Modiifizierung der von dem Treiber der identischen Schaltung (Modul B) an dem Empfangsschaltungspunkt (R) abgegebenen Signale vorgesehen ist, die den Spannungspegel der am Empfangsschaltungspunkt (R) empfangenen Signale in Abhängigkeit von dem am Schaltungseingang (DS) anliegenden Signalpegel vor der Eingabe in den Komparator (14) so verändert, daß der Komparator (14) zwischen Signalen verschiedener Spannungspegel unterscheiden kann, die an dem Empfangsschaltungspunkt (R) empfangen und vom Treiberschaltungspunkt (D) gesendet werden.

2. Schaltung nach Ansprach J. dadurch gekennzeichnet, daß die Einrichtung zur Modifizierung der am Empfangsschaltungspunkt (R) empfangenen Signale zwei Stromschalter (20, 22) aufweist, von denen jeder mit einer eigenen Stromquelle (15,16) verbunden ist und einer der Stromschalter (22) direkt mit dem Empfangsschaltungspunkt (R) und der andere Stromschalter (20) über einen Widerstand (R 6) mit dem Empfangsschaltungspunkt (R) verbunden ist und die Steuereingänge der Stromschalter (20,22) mit den von der Signalqueile über den Schaltungseingang (DS) abgegebenen digitalen Signale beaufschlagt sind, so daß vom Empfangsschaltungspunkt (R) alternativ Strom direkt zur einen Stromquelle (16) oder über den Widerstand (R 6) zur anderen Stromquelle (15) je nach dem Spannungspegel der am Schaltungseinang (DS) von der Signalquelle ausgesendeten digitalen Signale erzogen wird.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der zwischen dem Schaltungseingang (DS) und dem Treiberschaltungspunkt (D) vorgesehene Treiber eine Gattereinrichtung (16) mit einem ersten und zweiten Transistor (Qi, Q2) aufweist, deren miteinander gekoppelte Emitter mit einer ersten Stromquelle (11) verbunden sind, wobei die Basis des ersten Transistors (Q 1) mit dem Schaltungseingang (DS) zum Empfang der von der Signalquelle abgegebenen digitalen Signale und die Basis des zweiten Transistors (Q 2) mit einer Referenzspannungsquelle (VTH) verbunden ist, deren Spannung so gewählt ist, daß sie zwischen den verschiedenen Spannungspegeln der von der Signalqueile abgegebenen digitalen Signale liegt und daß der Treiberschaltungspunkt (D) an den Kollektor des

zweiten Transistors (Q 2) angeschlossen ist

4. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Treiberschaltungspunkt (D) über einen ersten Spannungspegelschieber (18) zur Veränderung der Spannungspegel der vom Treiberschaltungspunkt (D) abgegebenen Signale auf verschiedene Pegel mit dem Komparator (14) verbunden ist, wobei der erste Spannungspegelschieber aus einem dritten Transistor (Q 3) besteht, dessen Basis

ίο mit dem Treiberschaltungspunkt (D), dessen kollektor mit Massepotential und dessen Emitter über einen Widerstand (R 2) sowohl mit einem Eingang des Komparator* als auch mit einer zweiten Stromquelle (12) verbunden ist, daß der Komparator (14) ein zweites Gatter mit einem vierten und fünften Transistor (Q 4, QS) aufweist, deren miteinander verbundene Emitter mit einer dritten Stromquelle (13) verbunden sind, daß die Basis des vierten Transistors (Q 4) über den Widerstand (R 2) an den Emitter des dritten Transistors (Q 3) und die Basis des fünften Transistors (QS) über einen zweiten Spannungspegelschieber (19) und den Widerstand (R 5) an den Empfangsschaltungspunkt (R) gelegt sind und die Kollektoren des vierten und fünften Transistors (Q 4, Q 5) mit der Ausgangsschaltung (Z) verbunden sind, wobei der Ausgangsschaltung (Z) je nach den Spannungspegeln an den Basen des vierten und fünften Transistors (Q 4, <?5) abwechselnd Signale zugeführt werden.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der zweite Spannungspegelschieber einen sechsten Transistor (Q 6) enthält, dessen Basis mit dem Widerstand (R 6), dessen Kollektor mit Massepotential und dessen Emitter sowohl mit der Basis des fünften Transistors (Q S) als auch mit einer vierten Stromquelle (14) verbunden ist,

6. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Einrichtung zur Modifizierung der am Empfangsschaltungspunkt (R) empfangenen Signale tür drittes und viertes Gatter (20,22) mit jeweils zwei emitterseitig gekoppelten Transistoren (Q 7, QB; Q 9, QlO) aufweist, deren miteinander verbundene Emitter mit einer fünften beziehungsweise sechsten Stromquelle (15, 16) verbunden sind, daß die Basis des siebten Transistors (Q 7) und die Basis des zehnten Transistors (Q 10) mit dem Schaltungseingang (DS) zum Empfang der von der Signalquelle abgegebenen digitalen Signale verbunden sind, daß die Basen des achten und neunten Transistors (Q 8, Q 9) mit der Referenzspannungsquelle (VTH) verbunden sind, und daß der Kollektor des achten Transistors (Q 8) zwischen dem Widerstand (R 6) und dem zweiten Spannungspegelschieber (19) und der Kollektor des zehnten Transistors (Q 10) mit dem Empfangsschaltungspunkt (^verbunden ist.