DE4215444C2 - Integrierte Schaltungsanordnung - Google Patents

Integrierte Schaltungsanordnung

Info

Publication number
DE4215444C2
DE4215444C2 DE19924215444 DE4215444A DE4215444C2 DE 4215444 C2 DE4215444 C2 DE 4215444C2 DE 19924215444 DE19924215444 DE 19924215444 DE 4215444 A DE4215444 A DE 4215444A DE 4215444 C2 DE4215444 C2 DE 4215444C2
Authority
DE
Germany
Prior art keywords
integrated circuit
circuit arrangement
arrangement according
stage
rsg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19924215444
Other languages
English (en)
Other versions
DE4215444A1 (de
Inventor
Hans-Eberhard Kroebel
Hans Dr Sapotta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Temic Telefunken Microelectronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Temic Telefunken Microelectronic GmbH filed Critical Temic Telefunken Microelectronic GmbH
Priority to DE19924215444 priority Critical patent/DE4215444C2/de
Publication of DE4215444A1 publication Critical patent/DE4215444A1/de
Application granted granted Critical
Publication of DE4215444C2 publication Critical patent/DE4215444C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Description

Die Erfindung betrifft eine integrierte Schaltungsan­ ordnung gemäß dem Oberbegriff des Patentanspruchs 1. Eine derartige Schaltungsanordnung ist aus der JP 1-297 914 in Patents Abstracts of Japan, Sect. E, Vol. 14 (1990), Nr. 89 (E-891) bekannt.
Integrierte Schaltungsanordnungen - insbesondere inte­ grierte Schaltungsanordnungen zur Signalverarbeitung (beispielsweise AD-Wandler, PLL-Stufen oder Schaltungs­ anordnungen zur Verarbeitung hoher analoger Eingangs­ frequenzen in der BICMOS-Technologie) - weisen oftmals sowohl analoge als auch digitale Funktionseinheiten bzw. Schaltungsstufen auf. An der Schnittstelle zwi­ schen einer analogen Funktionseinheit (Analogstufe) und einer digitalen Funktionseinheit (Digitalstufe) muß das modulierte Analogsignal mit geringem Spannungspegel (typischerweise 10-100 mV) in ein (Rechteck-)Digi­ talsignal mit höherer Amplitude (typischerweise 5 V) umgesetzt werden. Zu dieser Pegelanpassung werden soge­ nannte Pegelversatzstufen eingesetzt; durch diese wird das von einem Ausgangsverstärker der Analogstufe ver­ stärkte Analogsignal in den Umschaltbereich eines Ein­ gangsverstärkers der Digitalstufe (üblicherweise ein Inverter) übertragen und von diesem Eingangsverstärker ein Digitalsignal ("Low"/"High") erzeugt.
Probleme entstehen jedoch dadurch, daß
  • - mit dem Ausgangsverstärker der Analogstufe (dieser ist zur Verstärkung kleiner Signale ausgelegt) der für die Digitalstufe benötigte Pegelhub oftmals nicht erreicht wird,
  • - sich durch Schaltungs-Unsymmetrien und andere Fak­ toren wie Parameterstreuungen, Temperatureinflüsse etc. der Arbeitspunkt des signalverarbeitenden Eingangsverstärkers der Digitalstufe ändert; des­ sen Umschaltbereich wird daher nur mit einer ge­ wissen Wahrscheinlichkeit oder überhaupt nicht ge­ troffen,
  • - bei frequenzabhängigen Analogsignalen die Spannung am Eingangsverstärker der Digitalstufe stark schwankt und durch diesen somit kein definiertes Umschalten auf den digitalen Low-/High-Pegel mög­ lich ist.
Der Erfindung liegt die Aufgabe zugrunde, eine inte­ grierte Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1 anzugeben, mit der die angeführten Probleme vermieden werden und bei der der Arbeitspunkt des Ein­ gangsverstärkers auf einfache Weise optimal eingestellt wird.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Kennzeichen des Patentanspruchs 1 gelöst.
Vorteilhafte Weiterbildungen der erfindungsgemäßen Schaltungsanordnung ergeben sich aus den Unteransprü­ chen.
Der Schaltungsteil zur Pegelanpassung einer Analogstufe an eine Digitalstufe besteht aus:
  • - einem Referenzspannungsglied, das den Eingangsver­ stärker der Digitalstufe identisch nachbildet (d. h. den gleichen Schaltungsaufbau, insbesondere die gleichen geometrischen Verhältnisse wie dieser besitzt), das vorzugsweise in der integrierten Schaltungsanordnung räumlich benachbart zum Ein­ gangsverstärker angeordnet ist, und bei dem der Ausgang vorzugsweise mit dem Eingang verbunden ist,
  • - einem zwischen den Ausgang der Analogstufe und den Eingang der Digitalstufe geschalteten Kondensator, durch den die beiden Stufen galvanisch getrennt werden,
  • - einem hochohmigen, kapazitätsarmen Verbindungs­ glied (beispielsweise ein Widerstand, ein T-Gate oder eine Kombination aus Widerstand und T-Gate), durch das die vom Referenzspannungsglied erzeugte Spannung dem Eingang des Eingangsverstärkers der Digitalstufe zugeführt wird,
  • - optional einem Schaltglied, durch das die Verbin­ dung zwischen Referenzspannungsglied und Eingangs­ verstärker unterbrochen werden kann.
Das Referenzspannungsglied entspricht funktional einer Spannungsquelle, die - aufgrund der Verbindung des Aus­ gangs mit dem Eingang - die exakte Mittenspannung des Eingangsverstärkers der Digitalstufe erzeugt. Mit die­ ser Mittenspannung wird der Eingang des Eingangsver­ stärkers angesteuert und für diesen somit unabhängig von Technologie- oder Parameter-Schwankungen und Tole­ ranzen sowie unabhängig von Frequenzeinflüssen ein sta­ biler Arbeitspunkt mit der maximalen Verstärkung vorge­ geben, d. h. also dessen optimaler Arbeitspunkt einge­ stellt.
Reicht der Spannungshub eines Schaltungsteils zur Pe­ gelanpassung für die Digitalstufe nicht aus, können für jeweils eine Digitalstufe auch mehrere derartige Schal­ tungsteile hintereinandergeschaltet werden.
Der Aufbau und die Wirkungsweise des Schaltungsteils zur Pegelanpassung wird weiterhin anhand der Fig. 1 bis 3 beschrieben.
In der Fig. 1 ist das Blockschaltbild dieses Schal­ tungsteils dargestellt, die Fig. 2 zeigt drei ver­ schiedene Ausführungsformen des Verbindungsglieds und die Fig. 3 ein Ausführungsbeispiel für das Schalt­ glied.
Gemäß dem Blockschaltbild der Fig. 1 verbindet der Schaltungsteil 3 zur Pegelanpassung die Analogstufe 1 mit der Digitalstufe 2; durch diese "Pegelanpaßstufe" 3 wird das vom Ausgangsverstärker AV der Analogstufe 1 verstärkte Analogsignal für den Eingangsverstärker EV (beispielsweise ein Inverter) der Digitalstufe 2 aufbe­ reitet. Die Pegelanpaßstufe 3 besteht aus dem Kondensa­ tor C, der zwischen dem Ausgang A der Analogstufe 1 und dem Eingang E der Digitalstufe 2 angeordnet ist, aus dem Referenzspannungsglied RSG zur Erzeugung der Mit­ tenspannung UMIT, aus dem hochohmigen, kapazitätsarmen Verbindungsglied VG, das das Referenzspannungsglied RSG mit dem Eingang E des Eingangsverstärkers EV verbindet, sowie optional aus dem Schaltglied SG zwischen dem Re­ ferenzspannungsglied RSG und dem Verbindungsglied VG. Das Referenzspannungsglied RSG besitzt den Aufbau und die Struktur des Eingangsverstärkers EV, d. h. einander entsprechende Transistoren besitzen auch gleiche Eigen­ schaften - beispielsweise bei MOS-Transistoren gleiche geometrische Verhältnisse (Kanalweite und Kanallänge). Durch die Pegelanpaßstufe 3 wird demnach die optimale Schaltspannung UMIT des Eingangsverstärkers EV erzeugt (Referenzspannungsglied RSG) und hochohmig (Verbin­ dungsglied VG) sowie schaltbar (Schaltglied SG) dem Eingangsverstärker EV der Digitalstufe 2 zugeführt.
Die Fig. 2 zeigt drei verschiedene Ausführungsformen des hochohmigen Verbindungsglieds VG:
  • - gemäß der Fig. 2a (als einfachste Ausführungs­ form) einen Widerstand R, der zur Verringerung der Belastung der Schaltungsanordnung sehr hochohmig und kapazitätsarm ausgebildet sein muß,
  • - gemäß der Fig. 2b ein sogenanntes T-Gate TG, das aus zwei an Source und Drain zusammengeschalteten komplementären MOS-Transistoren besteht; durch an den beiden Gate-Elektroden angeschlossene Schal­ tungsmittel (beispielsweise eine weitere Referenz­ spannungsquelle) kann eine sehr hochohmige Verbin­ dung realisiert werden,
  • - gemäß der Fig. 2c eine Kombination aus Widerstand R und T-Gate TG; hier kann der Widerstand R nie­ derohmiger als in der Ausführungsform nach Fig. 2a ausgebildet werden.
In der Fig. 3 ist ein Ausführungsbeispiel für das Schaltglied SG dargestellt, das am Ausgang des Refe­ renzspannungsglieds RSG angeordnet ist. Das Schaltglied SG besteht beispielsweise aus einem T-Gate, bei dem die Gate-Elektroden der beiden MOS-Transistoren über den Eingang und Ausgang eines Inverters I verbunden sind; weiterhin ist der Ausgang des Inverters I zur Abschal­ tung der Mittenspannung UMIT mit der Gate-Elektrode ei­ nes Transistors T verbunden. Durch die Spannung US am Eingang des Inverters kann das Schaltglied SG geschal­ tet und somit die Verbindung zwischen Referenzspan­ nungsglied RSG und Eingangsverstärker EV unterbrochen werden.
Gemäß eines Ausführungsbeispiels der Schaltungsanord­ nung ist der Eingangsverstärker EV als Inverter aus zwei gekoppelten komplementären MOS-Transistoren aufge­ baut, die an Gate und Source/Drain miteinander verbun­ den sind. Die Transistoren des Eingangsverstärkers EV besitzen beispielsweise ein Verhältnis der Kanalweite zur Kanallänge von 10 µm zu 3 µm (P-MOS-Transistor) bzw. 5 µm zu 3 µm (N-MOS-Transistor), wobei der P-MOS- Transistor eine Steilheit von 20 µA/V2 und der N-MOS- Transistor eine Steilheit von 60 µA/V2 aufweist. Dem­ entsprechend ist auch das Referenzspannungsglied RSG als Inverter mit 2 komplementären MOS-Transistoren rea­ lisiert, wobei die beiden Transistoren ebenfalls Kanal­ weiten- zu Kanallängenverhältnisse von 10 : 3 (P-MOS- Transistor) bzw. 5 : 3 (N-MOS-Transistor) besitzen. Das Verhältnis von Kanalweite zu Kanallänge der beiden Transistoren des - beispielsweise als T-Gate ausgebil­ deten - Verbindungsglieds VG beträgt beispielsweise 3 : 20 (P-MOS-Transistor) und 3 : 40 (N-MOS-Transistor).

Claims (11)

1. Integrierte Schaltungsanordnung mit:
  • a) mindestens einer Analogstufe (1),
  • b) mindestens einer Digitalstufe (2),
  • c) mindestens einem Schaltungsteil (3) zur Pegelan­ passung einer Analogstufe (1) an eine Digitalstufe (2), mit einem Komponenten (C), der den Ausgang (A) der Analogstufe (1) mit dem Eingang (E) des Eingangsverstärkers (EV) der Digitalstufe (2) ver­ bindet und mit einem Referenzspannungsglied (RSG) zur Erzeugung einer Mittenspannung (UMIT) für den Eingangsverstärker (EV),
    gekennzeichnet durch:
  • d) der Schaltungsteil (3) zur Pegelanpassung weist ein hochohmiges, kapazitätsarmes Verbindungsglied (VG) auf, das das Referenzspannungsglied (RSG) mit dem Eingang (E) des Eingangsverstärkers (EV) der Digitalstufe (2) verknüpft,
  • e) der Eingangsverstärker (EV) der Digitalstufe (2) ist als Inverter ausgebildet,
  • f) das Referenzspannungsglied (RSG) besitzt den glei­ chen Aufbau wie der Inverter der Digitalstufe (2).
2. Integrierte Schaltungsanordnung nach Anspruch 1, da­ durch gekennzeichnet, daß der Inverter aus zwei mitein­ ander gekoppelten komplementären MOS-Transistoren be­ steht.
3. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ausgang des Refe­ renzspannungsglieds (RSG) mit seinem Eingang verbunden ist.
4. Integrierte Schaltungsanordnung nach einem der An­ sprüche 1 bis 3, dadurch gekennzeichnet, daß das Refe­ renzspannungsglied (RSG) in der Schaltungsanordnung räumlich benachbart zum Eingangsverstärker (EV) ange­ ordnet ist.
5. Integrierte Schaltungsanordnung nach einem der An­ sprüche 1 bis 4, dadurch gekennzeichnet, daß zwischen dem Referenzspannungsglied (RSG) und dem Verbindungs­ glied (VG) ein Schaltglied (SG) angeordnet ist.
6. Integrierte Schaltungsanordnung nach Anspruch 5, da­ durch gekennzeichnet, daß das Schaltglied (SG) aus ei­ nem T-Gate aus zwei an Source und Drain miteinander verbundenen komplementären MOS-Transistoren besteht, und daß die Gate-Elektroden der beiden Transistoren über einen Inverter (I) miteinander verbunden sind.
7. Integrierte Schaltungsanordnung nach Anspruch 6, da­ durch gekennzeichnet, daß der Ausgang des Inverters (I) mit der Gate-Elektrode eines weiteren MOS-Transistors (T) verbunden ist.
8. Integrierte Schaltungsanordnung nach einem der An­ sprüche 1 bis 7, dadurch gekennzeichnet, daß das Ver­ bindungsglied (VG) als Widerstand (R) ausgebildet ist.
9. Integrierte Schaltungsanordnung nach einem der An­ sprüche 1 bis 7, dadurch gekennzeichnet, daß das Ver­ bindungsglied (VG) als T-Gate (TG) mit zwei an Source und Drain miteinander verbundenen komplementären MOS- Transistoren ausgebildet ist.
10. Integrierte Schaltungsanordnung nach einem der An­ sprüche 1 bis 7, dadurch gekennzeichnet, daß das Ver­ bindungsglied (VG) aus einem Widerstand (R) und einem T-Gate (TG) besteht.
11. Integrierte Schaltung nach Anspruch 9 oder 10, da­ durch gekennzeichnet, daß an den Gate-Elektroden der beiden MOS-Transistoren des T-Gates (TG) des Verbin­ dungsglieds (VG) eine Transistorschaltung zur Vorspan­ nungserzeugung angeschlossen ist.
DE19924215444 1992-05-11 1992-05-11 Integrierte Schaltungsanordnung Expired - Fee Related DE4215444C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924215444 DE4215444C2 (de) 1992-05-11 1992-05-11 Integrierte Schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924215444 DE4215444C2 (de) 1992-05-11 1992-05-11 Integrierte Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE4215444A1 DE4215444A1 (de) 1993-11-18
DE4215444C2 true DE4215444C2 (de) 1994-02-24

Family

ID=6458570

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924215444 Expired - Fee Related DE4215444C2 (de) 1992-05-11 1992-05-11 Integrierte Schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE4215444C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19801994C1 (de) * 1998-01-20 1999-08-26 Siemens Ag Referenzspannungsgenerator
DE19930182A1 (de) * 1999-06-30 2001-01-18 Siemens Ag Umsetzung von differentiellen Signalen in Eintaktsignale
DE10002850A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Schaltung zur Umsetzung eines Paars aus differenziellen Signalen in ein Eintaktsignal

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621144B2 (en) * 2001-04-05 2003-09-16 Koninklijke Philips Electronics N.V. Data receiver gain enhancement
DE102009012767B4 (de) 2009-03-12 2013-05-23 Texas Instruments Deutschland Gmbh Geschaltete Spannungsversorgung mit Stromabtastung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3749945A (en) * 1971-12-15 1973-07-31 Gte Automatic Electric Lab Inc Constant current pull-up circuit for a mos memory driver
DE2740799C3 (de) * 1977-09-09 1980-06-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zur Signalpegelanpassung
JPS5516539A (en) * 1978-07-20 1980-02-05 Nec Corp Level shifter circuit
DE3817421A1 (de) * 1988-05-21 1990-02-01 Standard Elektrik Lorenz Ag Klemmschaltung mit analog-digital-wandler
US4996529A (en) * 1989-04-10 1991-02-26 Motorola, Inc. Auto-zeroing circuit for offset cancellation
US5128764A (en) * 1989-10-27 1992-07-07 Siemens Aktiengesellschaft Level correcting circuit having switched stages of differing time constants
JP2528028B2 (ja) * 1990-08-22 1996-08-28 三菱電機株式会社 レベル変換回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19801994C1 (de) * 1998-01-20 1999-08-26 Siemens Ag Referenzspannungsgenerator
DE19930182A1 (de) * 1999-06-30 2001-01-18 Siemens Ag Umsetzung von differentiellen Signalen in Eintaktsignale
DE19930182C2 (de) * 1999-06-30 2001-06-21 Siemens Ag Umsetzung von differentiellen Signalen in Eintaktsignale
DE10002850A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Schaltung zur Umsetzung eines Paars aus differenziellen Signalen in ein Eintaktsignal
DE10002850C2 (de) * 2000-01-24 2002-02-14 Infineon Technologies Ag Schaltung zur Umsetzung eines Paars aus differenziellen Signalen in ein Eintaktsignal

Also Published As

Publication number Publication date
DE4215444A1 (de) 1993-11-18

Similar Documents

Publication Publication Date Title
DE19815878B4 (de) Ausgangstreiberschaltung und Verfahren zur Signalübertragung zwischen integrierten Halbleiterschaltungen unter Verwendung derselben
DE2430126A1 (de) Hybride transistorschaltung
DE2851410A1 (de) Elektronische umschalteinrichtung
DE2425937A1 (de) Differenzverstaerkerschaltung
DE3736380A1 (de) Schaltungsanordnung zur kontrolle der drain-source-spannung eines mos-transistors
EP0073929A2 (de) Integrierbare signalverarbeitende Halbleiterschaltung
DE2702022A1 (de) Verstaerkerschaltung
EP0460263A1 (de) Lineare CMOS-Ausgangsstufe
DE1487397A1 (de) Schaltanordnung zum Erzeugen von Vorspannungen
DE19803796A1 (de) Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung
DE4215444C2 (de) Integrierte Schaltungsanordnung
DE3138919A1 (de) "brueckenverstaerker mit komplementaeren feldeffekttransistoren"
EP0351639B1 (de) Eingangsschaltung für Hochfrequenzverstärker
DE4010145C1 (de)
DE19620839C2 (de) Operationsverstärker
DE3602551C2 (de) Operationsverstärker
DE3731130C2 (de) Spannungs/Strom-Wandleranordnung
EP0632595B1 (de) Leitungstreiberschaltstufe in Stromschaltertechnik
DE102004022991B3 (de) Abtast-Differenzverstärker und Abtast-Verstärker
DE2120286A1 (de) Pegelschiebeschaltung
DE3008469C2 (de)
DE2307514A1 (de) Verstaerker mit hoher eingangsimpedanz
EP0133618A1 (de) Monolithisch integrierte Transistor-Hochfreqzenz-Quarzoszillatorschaltung
DE3836836A1 (de) Umsetzschaltung
DE19710769B4 (de) Halbleiterschaltung mit variabler Verstärkung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licenses declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8327 Change in the person/name/address of the patent owner

Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee