DE19801994C1 - Referenzspannungsgenerator - Google Patents
ReferenzspannungsgeneratorInfo
- Publication number
- DE19801994C1 DE19801994C1 DE1998101994 DE19801994A DE19801994C1 DE 19801994 C1 DE19801994 C1 DE 19801994C1 DE 1998101994 DE1998101994 DE 1998101994 DE 19801994 A DE19801994 A DE 19801994A DE 19801994 C1 DE19801994 C1 DE 19801994C1
- Authority
- DE
- Germany
- Prior art keywords
- reference voltage
- voltage generator
- inverter
- signal
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Control Of Eletrric Generators (AREA)
Description
Die vorliegende Erfindung betrifft einen Referenzspannungs
generator gemäß dem Oberbegriff des Patentanspruchs 1, d. h.
einen Referenzspannungsgenerator mit einem Inverter, wobei
der Eingangsanschluß des Inverters und der Ausgangsanschluß
des Inverters miteinander verbunden sind.
Ein Referenzspannungsgenerator dieser Art ist beispielsweise
aus der DE 42 15 444 C2 bekannt.
Der in dieser Druckschrift beschriebene Referenzspannungs
generator ist Bestandteil einer Schaltung zur Umsetzung eines
ersten Spannungspegels (beispielsweise des Spannungspegels
von Ausgangssignalen einer ECL-Schaltung) in einen zweiten
Spannungspegel (beispielsweise in den von einer CMOS-
Schaltung erwarteten bzw. benötigten Spannungspegel). Dem Re
ferenzspannungsgenerator obliegt es dabei, eine Referenz
spannung für den eigentlichen Pegelwandler zu erzeugen.
Wenn der Referenzspannungsgenerator wie in der DE 42 15 444
C2 Bestandteil einer integrierten Schaltung ist, weist er,
genauer gesagt der diesen bildende Inverter im einfachsten
Fall den in Fig. 2 gezeigten Aufbau auf. D. h., er besteht
aus einem PMOS-Transistor T1 und einem NMOS-Transistor T2,
die wie in der Fig. 2 gezeigt verschaltet sind. Der Aus
gangsanschluß des so realisierten Inverters liegt zwischen
den beiden Transistoren T1 und T2 und ist in der Fig. 2 mit
A bezeichnet; der Eingangsanschluß fällt mit den Gate
anschlüssen der Transistoren T1 und T2 zusammen und ist in
der Fig. 2 mit E bezeichnet. Die von dieser Anordnung er
zeugte Referenzspannung ist die am Ausgangsanschluß A des In
verters abgreifbare (und an den Eingangsanschluß E zurück
geführte Spannung; sie beträgt bei symmetrischem Aufbau des
Inverters die Hälfte der an diesen angelegten Versorgungs
spannung VDD.
Bei der Schaltung gemäß der DE 42 15 444 C2 ist zwischen dem
Referenzspannungsgenerator und dem Pegelwandler ein Schalt
glied vorgesehen, durch welches die Verbindung zwischen den
genannten Komponenten bei Bedarf (wenn der Pegelwandler die
Referenzspannung nicht benötigt) unterbrechbar ist.
Bei aufgetrennter Verbindung zwischen dem Referenzspannungs
generator und der die Referenzspannung benötigenden Einheit
erfordert der Betrieb des Referenzspannungsgenerators weniger
elektrische Energie als es bei geschlossener Verbindung der
Fall ist. Allerdings benötigt der Referenzspannungsgenerator
auch bei aufgetrennter Verbindung zwischen diesem und der die
Referenzspannung benötigenden Einheit eine nicht vernach
lässigbare Energie.
Dies ist verständlicherweise ein Nachteil, dessen Beseitigung
sehr wünschenswert ist.
Weitere Referenzspannungsgeneratoren der in Patentanspruch 1
beanspruchten Art sind beispielsweise aus der DE 28 40 740 C2
und der EP 0 473 138 A2 bekannt. Diese weisen jedoch keine
Möglichkeiten zu einer wie auch immer gearteten Umschaltung
auf und vermögen daher keine Anregungen zur Beseitigung des
genannten Nachteils zu geben.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
den Referenzspannungsgenerator gemäß dem Oberbegriff des
Patentanspruchs 1 derart weiterzubilden, daß dieser mit ge
ringem Aufwand und auf einfache Weise in eine (Energiespar-)
Betriebsart versetzbar ist, in welcher dessen Energie
verbrauch auf ein Minimum reduziert ist.
Diese Aufgabe wird erfindungsgemäß durch Vorsehen der im
kennzeichnenden Teil des Patentanspruchs 1 beanspruchten
Merkmale gelöst.
Demnach ist der Referenzspannungsgenerator mit einer Be
triebsart-Einstelleinrichtung versehen, die dazu ausgelegt
ist, die Verbindung zwischen dem Eingangsanschluß und dem
Ausgangsanschluß des Inverters zu unterbrechen.
Nach der Auftrennung der Verbindung zwischen dem Eingangs
anschluß und dem Ausgangsanschluß des Inverters kann an den
Eingangsanschluß des Inverters ein beliebiges anderes Signal
als dessen Ausgangssignal angelegt werden. Der Referenz
spannungsgenerator kann mithin durch einen einfachen Schalt
vorgang in eine Energiespar-Betriebsart versetzt werden.
Bei entsprechender Auswahl dieses Signals (der Größe und/oder
des zeitlichen Verlaufs desselben) kann der Inverter in einen
Zustand versetzt werden, in welchem er einen minimalen Ener
gieverbrauch aufweist. Da über die Verbindungen, die durch
den Schaltvorgang geschaffen oder aufgetrennt werden, nur
sehr kleine Ströme fließen, können die beim Schaltvorgang be
tätigten Schalter für geringe Belastungen ausgelegt und folg
lich sehr einfach aufgebaut sein.
Weil der Referenzspannungsgenerator auch in der Energiespar-
Betriebsart mit der Versorgungsspannung verbunden bleiben
kann, kann das Umschalten von der Normal-Betriebsart in die
Energiespar-Betriebsart und umgekehrt ohne Vorsehen besonde
rer Maßnahmen sehr schnell und ohne Ein- und/oder Ausschwing
vorgänge erfolgen.
Der erfindungsgemäße Referenzspannungsgenerator läßt sich al
so mit minimalem Aufwand auf einfache Weise in eine Energie
spar-Betriebsart versetzen.
Vorteilhafte Weiterbildungen der Erfindung sind den Unter
ansprüchen, der folgenden Beschreibung und den Figuren ent
nehmbar.
Die Erfindung wird nachfolgend anhand eines Ausführungs
beispiels unter Bezugnahme auf die Zeichnung näher beschrie
ben. Es zeigen
Fig. 1 den Aufbau eines Ausführungsbeispiels des erfindungs
gemäßen Referenzspannungsgenerators, und
Fig. 2 den Aufbau eines herkömmlichen Referenzspannungsgene
rators.
Der nachfolgend näher beschriebene Referenzspannungsgenerator
ist beispielsweise als Referenzspannungsquelle für einen Pe
gelwandler einsetzbar. Allerdings besteht hierauf keine Ein
schränkung; der beschriebene Referenzspannungsgenerator läßt
sich auch für verschiedene andere Zwecke einsetzen.
Der Referenzspannungsgenerator ist im betrachteten Beispiel
Bestandteil einer integrierten Schaltung. Auch hierauf be
steht jedoch keine Einschränkung; der Referenzspannungsgene
rator kann auch ganz oder teilweise durch diskrete Bau
elemente realisiert sein.
Der Referenzspannungsgenerator besteht im wesentlichen aus
einem Inverter, dessen Eingangsanschluß und dessen Ausgangs
anschluß miteinander verbunden sind. Die Verbindung von Ein
gangsanschluß und Ausgangsanschluß des Inverters bewirkt eine
Rückführung des am Ausgangsanschluß ausgegebenen Signals auf
den Eingangsanschluß, wodurch sich die am Ausgangsanschluß
abgreifbare (Referenz-)Spannung bei symmetrischem Aufbau des
Inverters auf die Hälfte der Versorgungsspannung der Inver
ters einstellt.
Anders als bei herkömmlichen Referenzspannungsgeneratoren
dieser Art ist beim vorliegend betrachteten Referenz
spannungsgenerator die Verbindung zwischen dem Eingangs
anschluß und dem Ausgangsanschluß des Inverters auftrennbar.
Dies ermöglicht es, an den Eingangsanschluß des Inverters ein
beliebiges anderes Signal als dessen Ausgangssignal anzule
gen, wodurch er - bei geeigneter Festlegung der an den Ein
gangsanschluß angelegten Spannung - in einen Zustand versetz
bar ist, in welchem er einen minimalen Energieverbrauch auf
weist.
Eine Möglichkeit zur praktischen Realisierung dieses neuarti
gen Referenzspannungsgenerators ist in Fig. 1 veranschau
licht.
Der Referenzspannungsgenerator besteht aus PMOS-Transistoren
T1, T3 und T6 und NMOS-Transistoren T2, T4, T5 und T7, die
wie in der Fig. 1 gezeigt verschaltet sind.
Der eigentliche Inverter wird durch die Transistoren T1 und
T2 gebildet. Der Ausgangsanschluß des Inverters liegt zwi
schen den Transistoren T1 und T2 und ist mit A bezeichnet;
der Eingangsanschluß des Inverters fällt mit den Gate
anschlüssen der Transistoren T1 und T2 zusammen und ist mit E
bezeichnet. Insoweit herrscht Übereinstimmung zwischen dem in
der Fig. 2 gezeigten herkömmlichen Referenzspannungsgenera
tor und dem in der Fig. 1 gezeigten neuen Referenzspannungs
generator.
Der in der Fig. 1 gezeigte neuartige Referenzspannungsgene
rator umfaßt jedoch zusätzlich noch eine durch die Transisto
ren T3 bis T7 gebildete Betriebsart-Einstelleinrichtung,
durch welche er in eine Energiespar-Betriebsart versetzbar
ist, in der er einen minimalen Energieverbrauch aufweist.
Von den die Betriebsart-Einstelleinrichtung bildenden Tran
sistoren T3 bis T7
- - bilden die Transistoren T3 und T4 ein im Rückkopplungszweig des Inverters liegendes Schaltelement,
- - bildet der Transistor T5 ein Schaltelement über welches an den Eingangsanschluß des Inverters ein anderes Signal als dessen Ausgangssignal anlegbar ist, und
- - bilden die Transistoren T6 und T7 eine Schaltglied- Ansteuerlogik, durch welche die Transistoren T3, T4 und T5 in Abhängigkeit von einem an einen Standby-Anschluß SB an liegenden Signal angesteuert werden.
Die Betriebsart-Einstelleinrichtung ist dazu ausgelegt, den
Referenzspannungsgenerator im Ansprechen auf eine entspre
chende Anforderung in die Bereitschafts- bzw. Standby-
Betriebsart umzuschalten, wobei die Anforderung im betrach
teten Beispiel darin besteht, daß an den Standby-Anschluß SB
ein die Standby-Anforderung signalisierendes Signal angelegt
wird; das die Standby-Anforderung signalisierende Signal ist
vorliegend ein Signal mit hohem Pegel.
Wenn und so lange das an den Standby-Anschluß SB angelegte
Signal niedrigen Pegel aufweist, leiten die Transistoren T3,
T4 und T6, und sperren die Transistoren T5 und T7.
Der leitende Zustand der Transistoren T3 und T4 bewirkt, daß
das dadurch realisierte Schaltglied geschlossen ist. Das am
Ausgangsanschluß des Inverters ausgegebene Signal kann da
durch über das Schaltglied zum Eingangsanschluß rückgekoppelt
werden.
Der sperrende Zustand des Transistors T5 bewirkt, daß zusätz
lich oder alternativ zum rückgekoppelten Ausgangssignal des
Inverters kein anderes Signal an den Eingangsanschluß ange
legt wird.
Bei niedrigem Pegel des an den Standby-Anschluß SB angelegten
Signals verhält sich der neuartige Referenzspannungsgenerator
gemäß Fig. 1 also exakt wie der herkömmliche Referenz
spannungsgenerator gemäß Fig. 2.
Dies ändert sich, wenn das an den Standby-Anschluß SB ange
legte Signal hohen Pegel aufweist: wenn und so lange das an
den Standby-Anschluß SB angelegte Signal einen hohen Pegel
aufweist leiten die Transistoren T5 und T7, und sperren die
Transistoren T3, T4 und T6.
Der sperrende Zustand der Transistoren T3 und T4 bewirkt, daß
das dadurch realisierte Schaltglied geöffnet ist. Die Verbin
dung zwischen dem Eingangsanschluß und dem Ausgangsanschluß
des Inverters (der Rückkopplungszweig) ist dadurch unter
brochen, und das am Ausgangsanschluß des Inverters ausgege
bene Signal wird nicht mehr zum Eingangsanschluß rückgekop
pelt.
An den Eingangsanschluß E des Inverters kann dadurch eine be
liebige andere Spannung angelegt werden. Im vorliegend be
trachteten Beispiel wird über den nun leitenden Transistor T5
das Massepotential an den Eingangsanschluß E des Inverters
angelegt.
Das Anlegen des Massepotentials an den Eingangsanschluß E des
Inverters bewirkt in diesem, daß der Transistor T2 sperrt.
Dadurch wird verhindert, daß über die Transistoren T1 und T2
ein Querstrom fließt im normalen Betrieb des Referenz
spannungsgenerators (wenn und so lange das am Standby-
Anschluß anliegende Signal niedrigen Pegel hat) fließt auch
dann, wenn der Referenzspannungsgenerator von der die Refe
renzspannung bewnötigenden Einheit getrennt ist, stets ein
gewisser Strom über die Transistoren T1 und T2.
In der Standby-Betriebsart des Referenzspannungsgenerators
ist dessen Energieverbrauch im wesentlichen gleich Null, also
minimal und vernachlässigbar gering.
Im wesentlichen der selbe Effekt stellt sich ein, wenn über
den Transistor 5 oder ein anderes Schaltglied der andere Pol
der Versorgungsspannung des Inverters an dessen Eingangs
anschluß E angelegt wird. Dann sperrt zwar der Transistor T1,
aber auch dadurch wird verhindert, daß über die Transistoren
T1 und T2 ein Querstrom fließt. D. h., auch in diesem Fall ist
der Energieverbrauch des Referenzspannungsgenerators im we
sentlichen gleich Null, also ebenfalls minimal und vernach
lässigbar gering.
Die Potentiale des ersten Pols und des zweiten Pols der Ver
sorgungsspannung sind Potentiale, deren Anlegen an den Ein
gangsanschluß des Inverters bewirken, daß dessen Energie
verbrauch minimal wird. Eine Reduzierung des Energie
verbrauchs (gegenüber dem Normal-Betrieb des Referenz
spannungsgenerators) kann sich jedoch auch dann einstellen,
wenn an den Eingangsanschluß E ein Potential angelegt wird,
das sich von den Potentialen der Pole der Versorgungsspannung
unterscheidet. Entscheidend ist in diesem Zusammenhang "nur",
daß das an den Eingangsanschluß E angelegte Potential zumin
dest einen der Transistoren T1 und T2 in einen Zustand ver
setzt, in welchem er sperrt oder wenigstens einen hohen
Durchgangswiderstand aufweist bzw. - allgemeiner ausgedrückt
- daß das an den Eingangsanschluß E angelegte Potential den
Inverter (beliebige Bestandteile desselben) in einen Zustand
versetzt, in welchem das Fließen eines Stromes durch diesen
ganz oder teilweise unterbunden ist. Die Zustände, in welchen
das Fließen eines Querstromes ganz oder teilweise unterbunden
ist, sind die Vorzugs-Zustände, deren Einstellung beim Ver
setzen des Referenzspannungsgenerators in die Standby-
Betriebsart bzw. - allgemeiner ausgedrückt - eine Energiespar-
Betriebsart angestrebt wird.
Im betrachteten Beispiel wird das im Rückkopplungszweig vor
gesehene Schaltglied durch zwei zu einem sogenannten Trans
missiongate verschaltete Transistoren gebildet. Wenngleich
sich dies in der CMOS-Technik als vorteilhaft erweist, be
steht hierauf keine Einschränkung. Das Schaltglied kann auch
beliebig anders praktisch realisiert werden.
Entsprechendes gilt für das dem Eingangs-Anschluß E des In
verters vorgeschaltete, durch den Transistor 5 gebildete
Schaltglied. Auch dieses kann beliebig anders praktisch rea
lisiert werden.
Auch die Schaltglied-Ansteuerlogik kann anders als durch die
Transistoren T6 und T7 realisiert sein.
Durch den beschriebenen Referenzspannungsgenerator kann un
abhängig von den Einzelheiten der praktischen Realisierung
desselben erreicht werden, daß dieser mit geringem Aufwand
und auf einfache Weise in eine Energiespar-Betriebsart ver
setzbar ist, in welcher dessen Energieverbrauch auf ein Mini
mum reduziert ist.
Claims (6)
1. Referenzspannungsgenerator mit einem Inverter (T1, T2),
wobei der Eingangsanschluß (E) des Inverters und der Aus
gangsanschluß (A) des Inverters miteinander verbunden sind,
gekennzeichnet durch
eine Betriebsart-Einstelleinrichtung (T3-T7), die dazu aus
gelegt ist, die Verbindung zwischen dem Eingangsanschluß und
dem Ausgangsanschluß des Inverters zu unterbrechen.
2. Referenzspannungsgenerator nach Anspruch 1,
dadurch gekennzeichnet,
daß die Betriebsart-Einstelleinrichtung (T3-T7) dazu aus
gelegt ist, an den Eingangsanschluß (E) des Inverters (T1,
T2) ein anderes Signal als dessen Ausgangssignal anzulegen.
3. Referenzspannungsgenerator nach Anspruch 2,
dadurch gekennzeichnet,
daß das andere Signal ein Signal ist, durch welches der
Inverter (T1, T2) in einen Zustand versetzt wird, in welchem
das Fließen eines Stromes durch diesen ganz oder teilweise
unterbunden ist.
4. Referenzspannungsgenerator nach Anspruch 2 oder 3,
dadurch gekennzeichnet,
daß das andere Signal das Potential eines der Pole der Ver
sorgungsspannung aufweist.
5. Referenzspannungsgenerator nach einem der Ansprüche 2
bis 4,
dadurch gekennzeichnet,
daß die Betriebsart-Einstelleinrichtung (T3 bis T7) dazu aus
gelegt ist, in Abhängigkeit von einem von außen zugeführten
Signal zu arbeiten.
6. Referenzspannungsgenerator nach Anspruch 5 in Verbindung
mit den Ansprüchen 1 und 2,
dadurch gekennzeichnet,
daß durch das von außen zugeführte Signal ein Zeitraum sig
nalisiert wird, in dem der Referenzspannungsgenerator in
einer Energiesparbetriebsart betrieben wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998101994 DE19801994C1 (de) | 1998-01-20 | 1998-01-20 | Referenzspannungsgenerator |
EP99100181A EP0936526A3 (de) | 1998-01-20 | 1999-01-07 | Referenzspannungsgenerator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998101994 DE19801994C1 (de) | 1998-01-20 | 1998-01-20 | Referenzspannungsgenerator |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19801994C1 true DE19801994C1 (de) | 1999-08-26 |
Family
ID=7855152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998101994 Expired - Fee Related DE19801994C1 (de) | 1998-01-20 | 1998-01-20 | Referenzspannungsgenerator |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0936526A3 (de) |
DE (1) | DE19801994C1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103412509B (zh) * | 2013-08-29 | 2016-04-13 | 灿芯半导体(上海)有限公司 | 低功耗自断电电路及其电平转换电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2840740C2 (de) * | 1978-09-19 | 1983-01-05 | Siemens AG, 1000 Berlin und 8000 München | MOS-integrierte Konstantstromquelle |
EP0473138A2 (de) * | 1990-08-29 | 1992-03-04 | Micron Technology, Inc. | VCC/2 Niedrigleistungsgenerator |
DE4215444C2 (de) * | 1992-05-11 | 1994-02-24 | Telefunken Microelectron | Integrierte Schaltungsanordnung |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61196614A (ja) * | 1985-02-26 | 1986-08-30 | Mitsubishi Electric Corp | チヨツパ型比較器 |
LU86787A1 (de) * | 1986-06-19 | 1987-07-24 | Siemens Ag | Breitbandsignal-koppeleinrichtung |
JPH01138813A (ja) * | 1987-11-26 | 1989-05-31 | Toshiba Corp | Ecl―cmosレベル変換回路 |
US4998028A (en) * | 1990-01-26 | 1991-03-05 | International Business Machines Corp. | High speed CMOS logic device for providing ECL compatible logic levels |
-
1998
- 1998-01-20 DE DE1998101994 patent/DE19801994C1/de not_active Expired - Fee Related
-
1999
- 1999-01-07 EP EP99100181A patent/EP0936526A3/de not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2840740C2 (de) * | 1978-09-19 | 1983-01-05 | Siemens AG, 1000 Berlin und 8000 München | MOS-integrierte Konstantstromquelle |
EP0473138A2 (de) * | 1990-08-29 | 1992-03-04 | Micron Technology, Inc. | VCC/2 Niedrigleistungsgenerator |
DE4215444C2 (de) * | 1992-05-11 | 1994-02-24 | Telefunken Microelectron | Integrierte Schaltungsanordnung |
Also Published As
Publication number | Publication date |
---|---|
EP0936526A3 (de) | 2001-10-17 |
EP0936526A2 (de) | 1999-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2411839C3 (de) | Integrierte Feldeffekttransistor-Schaltung | |
DE2625007C3 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE2853204A1 (de) | Transistorschaltung | |
DE2639555C2 (de) | Elektrische integrierte Schaltung | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE69635767T2 (de) | Cmos treiberschaltung | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE2837855C2 (de) | Impulswandler zur Taktversorgung von digitalen Halbleiterschaltungen | |
DE2928224A1 (de) | Verzoegerungsschaltung aus misfets | |
DE3338206C2 (de) | ||
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE19801994C1 (de) | Referenzspannungsgenerator | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE2525690A1 (de) | Logische verknuepfungsschaltung in komplemenr-feldeffekttransistor-technologie | |
EP1033814B1 (de) | Integrierte Schaltung zur Erzeugung zweier Ausgangstakte mit zeitlich nicht überlappenden Pegeln | |
DE19961100A1 (de) | Halbleitervorrichtung mit Vorrichtungen für die Steuerung der am Sperrgate anliegenden Spannung für Analogschalter | |
DE2359150A1 (de) | Echt-komplement-generator | |
DE2355408A1 (de) | Logische schaltung | |
DE3801530C2 (de) | ||
DE2530647C3 (de) | Schaltungsanordnung für eine MOS-Ausgangsstufe | |
DE3634332C2 (de) | ||
DE4200623C2 (de) | Spannungspegeldetektorschaltkreis | |
DE2343805C3 (de) | Logische Schaltungsanordnung | |
DE2843791C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |