DE2928224A1 - Verzoegerungsschaltung aus misfets - Google Patents

Verzoegerungsschaltung aus misfets

Info

Publication number
DE2928224A1
DE2928224A1 DE19792928224 DE2928224A DE2928224A1 DE 2928224 A1 DE2928224 A1 DE 2928224A1 DE 19792928224 DE19792928224 DE 19792928224 DE 2928224 A DE2928224 A DE 2928224A DE 2928224 A1 DE2928224 A1 DE 2928224A1
Authority
DE
Germany
Prior art keywords
misfet
inverter
voltage
output node
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792928224
Other languages
English (en)
Inventor
Katsuyuki Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2928224A1 publication Critical patent/DE2928224A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Logic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

BESCHREIBUNG
Die Erfindung betrifft eine Verzögerungsschaltung bzw. Laufzeitschaltung und insbesondere eine zur Verwendung in einer Schwingschaltung, wie einem Ringoszillator, geeignete Verζögerungsschaltung·
In einer integrierten Halbleiterschaltung aus Feldeffekttransistoren mit isolierter Steuerelektrode (nachstehend als MISFET bezeichnet) besteht eine Schwingschaltung, wie ein Eingoszillator, aus einer Vielzahl von Inverterschaltungen, die in Form eines Ringes miteinander verbunden sind. Die Signalverzögerung in jeder Inverterschaltung findet in dem Ringoszillator statt. Da eine Vielzahl von Inverterschaltungen in Gestalt eines Ringes miteinander verbunden sind, wird das verzögex'fce Signal durch die Schaltungsschleife derart rückgeführt, daß eine Schwingung verursacht wird.
Jeder Inverter kann durch einen Treiber-MISFET, dessen Kollektor und Quelle zwischen einen Ausgangsknotenpunkt und einem Masseanschluß geschaltet sind und dessen Steuerelektrode mit einem Eingangsknotenpunkt verbunden ist, sowie einen Last-MISFET, dessen Kollektoranschluß und Quelle zwischen einen Stromversorgungsanschluß und den Ausgangsknotenpunkt geschaltet sind und dessen Gatter mit dem Stromversorgungsanschluß verbunden ist, gebildet sein.
Die Verzögerungszeit jeder Inverterschaltung ist durch die Leitwertscharakteristik des Treiber-MISFEfe und des Last-MISFEObund die mit den Ausgangsknotenpunkten der jeweiligen HESFETs verbundenen Kapazitäten bestimmt.
Wenn eine derartige Inverterschaltung verwendet wird, ist es jedoch erforderlich, eine große Anzahl von Stufen der Inverterschaltungen vorzusehen,, um die benotigte Verzögerungszeit zu erzielen, oder es ist alternativ hierzu schwierig, den erforderlichen Signalpegel mit begrenzten
009885/071$
ORIGINAL INSPECTED
Stufen von Inverterschaltungen zu erhalten.
Die Aufgabe der Erfindung besteht daher darin, eine Verzögerungsschaltung zu schaffen, die sowohl die gewünschte Verzögerungszeit als auch den gewünschten Signalpegel sicherstellen kann.
Ein weiteres Ziel der Erfindung besteht darin, eine Verzögerungsschaltung zu schaffen, die zur Verwendung in einer Schwingschaltung, wie einem Ringoszillator, geeignet ist. Noch ein Ziel der Erfindung besteht darin, eine Verzögerungsschaltung zu schaffen, die zur Verwendung in einer integrierten Halbleiterschaltung geeignet ist.
Ein weiteres Ziel der Erfindung besteht darin, eine Verzögerungsschaltung zu schaffen, die zum Gebrauch in einer Substrat~Vorspannungs-Spannungserzeugungsschaltung geeignet ist.
Gemäß der Erfindung weist eine Verzögerungsschaltung einen ersten und einen zweiten MISFET auf, sowie eine Kapazität, die an den gemeinsamen Verbindungspunkt des ersten und des zweiten MISPET angeschlossen ist. Die elektrische Ladung dieser Kapazität wird über den ersten MISFET geladen und über den zweiten MISFET entladen. Da der erste und der zweite MISFET praktisch einen Gegentaktbetrieb ausführen, werden an dem gemeinsamen Verbindungspunkt ein Signal mit vorbestimmten! Pegel und mit vorbestimmter Verzögerungszeit erhalten, das an eine Schaltung mit einer logischen Schwellspannung weitergeleitet wird.
Die Erfindung wird im folgenden beispielsweise unter Bezugnahme auf die Zeichnung näher erläutert; es zeigt:
Fig. 1 ein Schaltungsdiagramm eines Ringoszillators und einer Gleichrichterschaltung mit einer
Verzögerungsschaltung gemäß der Erfindung; Fig. 2 Wellenformen, die während des Betriebs der
Schaltungen der Fig. 1 beobachtet werden; Pig. 3 verschiedene Ausführungsbeispiele mit der bis 6 erfindungsgemäßen Verzögerungsschaltung; und
909885/0760
ORIGINAL INSPECTED
Fig· 7 ein Schaltungsdiagramm eines Inverters·
Der in der Zeichnung durch unterbrochene Linien eingerahmte Teil stellt einen Ringoszillator dar, während die Schaltung außerhalb der unterbrochenen Linie eine Gleichrichterschaltung darstellt·
Die vorstehend genannten Schaltungen sind durch eine bekannte Halbleiter-Technik auf einem gemeinsamen Substrat geformt, obwohl dies nicht unbedingt notwendig ist.
Die die Schaltungen bildenden MISFETs sind vom N-Kanal-Typ und arbeiten im Anreicherungsmodus. Die Schaltung ist zum Betrieb an einer Versorgungsquellenspannung von beispielsweise +5V ausgebildet, die am Stromversorgungsanschluß VDD angelegt ist·
In der Zeichnung ist eine Inverterschaltung aus einem Last-MISFET Q10, einem Treiber-MISFET Q11, einem Hochzieh-(Pull~up)~MISFET Q34- und einem Kapazitäts-MISFET Q35 gebildet.
Der Treiber-MISFET Q11 ist mit einem Kollektor (Drain) an einen Ausgangsknotenpunkt N2, mit einer Quelle (Source) an den Masseanschluß und mit einer Steuerelektrode (Gate) an den Ausgangsknotenpunkt N9 einer später erläuterten Inverterschaltung angeschlossen·
Der Last-MISFET Q10 ist mit einem Kollektor an den Stromversorgungsanschluß V-p«, mit einer Quelle an den Ausgangsknotenpunkt N2 und mit einer Steuerelektrode an den Knotenpunkt N1 angeschlossen.
Der Hochzieh-MISFET Q3^ ist mit seiner Steuerelektrode und seinem Kollektor an den Stromversorgungsanschluß VDD und mit seiner Quelle an den Knotenpunkt N1 angeschlossen·
Der Kapazitäts-MISFET Q35 ist mit seiner Steuerelektrode an den Knotenpunkt N1 und mit seiner Quelle und seinem Kollektor an den Ausgangsknotenpunkt N2 angeschlossen. Bei der vorstehend erläuterten Inverterschaltung bilden der Hochzieh-MISFET Q34 und ein Kapazitäts-MISFET Q35 zusammen eine Bootstrap-Schaltung. In dieser Bootstrap-Schaltung ist der
§09885/0710
ORIGINAL INSPECTED
2328224
Hochzieh-MISFET Q34· an seiner Steuerelektrode und seinem Kollektor mit dem Stromversorgungsanschluß VDD und an seiner Quelle mit dem Knotenpunkt N1 verbunden. Der MISB1ET Q34 wird daher eingeschaltet, wenn das Potential an dem Knotenpunkt N1 auf einen Pegel abgesenkt wird, der um eine Spannung entsprechend seiner Schwellspannung niedriger ist, als das Potential am Stromversorgungsanschluß V^,,. Der Hochzieh— MISFED Q34 begrenzt somit den niedrigen Spannungspegel am Knotenpunkt N1 auf einen Pegel VDß - Vth, wobei VDD das Potential am Stromversorgungsanschluß V™ ist und Vth die Schwellspannung des MISPEB5Q34· bedeutet.
Andererseits wird der Hochzieh-MISFET Q34- eingeschaltet, wenn die Spannung am Knotenpunkt Nt größer wird als die Spannung VDD - Vth. Der Hochzieh-MISFET Q34 begrenzt also den hohen Spannungspegel am Knotenpunkt N1 nicht.
Wenn der Treiber-MISFET Q11 durch den hohen Pegel des Signals am Knotenpunkt N9 eingeschaltet wird, dann wird die Spannung am Knotenpunkt N2 auf einen Pegel abgesenkt, der im wesentlichen gleich dem Erdpotential ist. In diesem Zustand wird die Kapazität zwischen der Steuerelektrode/Quellö des Kapazitäts-MISFETs Q34- und seinem Kollektor im wesentlichen auf den Pegel VDD - Vth aufgeladen, da die Spannung am Knotenpunkt N1 im wesentlichen auf den Betrag Vp^ - Vth geändert wird.
Wenn der Treiber-MISFET Q11 aufgrund des niedrigen Pegels des Signals am Knotenpunkt N9 abgeschaltet wird, dann wird die Spannung am Knotenpunkt N1 entsprechend dem Anstieg des Potentials am Knotenpunkt N2 angehoben, so daß der Hoch— zieh-MISFET Q34 abgeschaltet wird. Dadurch wird die Ladespannung des Kapazitäts-MISFETs Q34 im wesentlichen konstant gehalten.
Da die Spannung zwischen den Knotenpunkten N1 und N2 durch den Kapazitäts-MISFET Q35 konstant gehalten wird, wird das Potential am Knotenpunkt N1 entsprechend dem An-
909885/0716
ORIGINAL INSPECTED
stieg des Potentials am Knotenpunkt N2 erhöht und überschreitet schließlich die Stromversorgungsspannung.
Da die Spannung am Knotenpunkt N1 auf einen Pegel gelangt, der um die Schwellspannung des Last-MISFETs Q10 größer ist als die Stromversorgungsspannung, wird der Last-MISFET Q10 im eingeschalteten Zustand gehalten, und zwar sogar nachdem die Spannung am Ausgangsknotenpunkt N2 im wesentlichen auf den Pegel der Stromversorgungsspannung angehoben worden ist. Folglich ist am Ausgangsknotenpunkt N2 ein Signal mit hohem Pegel verfügbar, das im wesentlichen auf den Pegel der Stromversorgungsspannung ansteigen kann, ohne von dem Spannungsabfall durch die Schwellspannung des Last-MISFEGs Q10 unterworfen zu sein.
Eine Inverterschaltung wie oben erläutert, mit einem LaSt-MISFET, dessen Steuerelektrode die von einer Bootstrap-Schaltung abgeleitete Spannung empfängt, wird nachstehend als Bootstrap-Hochzieh (Pull-up)-Inverterschaltung oder abgekürzt BP-Inverterschaltung bezeichnet.
Eine weitere Inverterschaltung ist aus den MISFETs Q20 und Q21 gebildet. Der MISFET Q10 ist an seinem Kollektor mit dem Stromversorgungsanschluß VDjj und an seiner Quelle mit dem Ausgangsknotenpunkt N3 verbünden. Die Steuerelektrode dieses MISFETs Q20 ist mit dem Ausgangsknotenpunkt N2 des ersten BP-Inverters verbunden,welcher durch die MISFETs Q10, ' 'QHt Q34- und Q35 gebildet ist.
Der MISFET Q21 ist an seinem Kollektor mit einem Aus— gangsknotenpunkt N3 und an seiner Quelle mit dem Masseanschluß verbunden. Überdies ist die Steuerelektrode dieses MISFETs mit einem Knotenpunkt N9 verbunden.
Der niedrige Pegel des Signals am Ausgangsknotenpunkt N2 des BP-Inverters der ersten Stufe wird durch das Verhältnis der Leitwerte bestimmt, welches im wesentlichen dem Verhältnis der Größe des Last-MISFETs Q10 zu der des
909885/076Ö
Treiber-MISFETs Q11 entspricht. Im Gegensatz zu dem vorstehend erläuterten, wird der niedrige Pegel des Signals am Ausgangsknotenpunkt N3 im wesentlichen auf Erdpotential gehalten, und zwar unabhängig von dem Verhältnis der Leitwerte der MISFETs Q20 und Q21, da diese MISEETs tatsächlich einen Gegentakt-Betrieb ausführen.
Die durch die genannten MISFETs Q20 und Q21 gebildete Inverterschaltung wird daher nachstehend als verhältnisunabhängige Inverterschaltung bezeichnet.
Eine zweite verhältnisunabhängige Inverterschaltung wird von den MISFETs Q22 und Q23 gebildet. Das aus dem Knotenpunkt N9 erhaltene Signal wird an die Steuerelektrode des MISFETs Q22 angelegt, der zwischen den Stroraversorgungsanschluß VjJ1, und den Ausgangsknotenpunkt N4- geschaltet ist, während der MISFET Q23 zwischen dem Ausgangsknotenpunkt N4 und dem Masseanschluß geschaltet ist und das Signal aus dem Ausgangsknotenpunkt N3 empfängt.
Wie dargestellt ist ein Kapazitäfcs-MISFET Q4-2 zwischen dem Ausgangsknotenpunkt N4· der zweiten verhältnisunabhängigen Inverterschaltung und dem Masseanschluß geschaltet.
Ein zweiter BP-Inverter ist von den MISFETs Q12, Q13, Q36 und dem Kapazitäts-MISFET Q37 gebildet. Überdies ist ein zweiter verhältnisunabhängiger Inverter von den MISFETs Q24 und Q25 gebildet.
An die Steuerelektrode des MISFETs Q13 im zweiten BP-Inverter ist das Signal aus dem Ausgangsknotenpunkt N4- angelegt, während das Gatter des MISFETs Q25 des dritten verhältnisunabhängigen Inverters ein aus dem Ausgangsknotenpunkt N4· der zweiten verhältnisunabhängigen Inverterschaltung kommendes Signal empfängt. Überdies empfängt die Steuerelektrode des MISFETs Q24 das aus dem Ausgangsknotenpunkt N5 des zweiten BP-Inverters kommende Signal.
Ein dritter BP-Inverter ist von den MISFETs Q14-,Q15 und Q38 und einem Kapazitäts-MISFET Q39 gebildet. Das aus
909885/076Ö
ORIGINAL »INSPECTED
dem Ausgangsknotenpunkt H6 des dritten verhältnisunabhängigen Inverters kommende Signal ist an die Steuerelektrode des MISFETs Q15 des dritten BP-Inverters angelegt.
Eine Verzögerungsschaltung aus einem MISFET Q30, der tatsächlich als Widerstandselement wirkt, und einem Kapazitäts-MISFET Q32 ist an den Ausgangsknotenpunkt N7 des vorstehend erwähnten dritten BP-Inverters angeschlossen.
Ein vierter BP-Inverter besteht aus den MISFETs Q18, QI9, (HO und einem Kapazität s-MISFET QVU Ein aus dem Ausgangsknotenpunkt N8 der vorstehend erwähnten Verzögerungs— schaltung kommendes Signal ist an die Steuerelektrode des MISFETsQ19 des vierten BP-Inverters angelegt. Ein vierter verhältnisunabhängiger Inverter besteht aus den MISFETs Q16, QI7 und dem Kapazitäts-MISFET Q33.
An die Steuerelektrode des MlSFETs QI7 des vierten verhältnisunabhängigen Inverters ist das aus dem Knotenpunkt N8 der vorstehend erwähnten Verzogerungsschaltung kommende Signal angelegt, während die Steuerelektrode des MISFETs Q16 das aus dem Ausgangsknoteiipunkt N3 des ersten verhältnisunabhängigen Inverters kommende ■ Signal empfängt. Die mit dem Kollektor verbundene Quelle des Kapazitäts-MISFETs Q33 empfängt das aus dem Ausgangsktiotenpunkt N6 des dritten ver— hältnisunabhängigen Inverters kommende Signal.
Das am Ausgangsknotenpunkt N9 des vierten BP-Inverters verfügbare Signal wird überdies an den ersten BP-Inverter und an den ersten und den zweiten verhältnisunabhängigen Inverter geleitet.
Das Signal am Ausgangsknotenpunkt o'edes BP-Inverters und jedes verhältnisunabhängigen Inverters wird entsprechend den verschiedenen, mit dem Ausgangsknotenpunkt verbundenen Kapazitäten, beispielsweise der Quellenkopplungskapazität des mit dem Ausgangsknotenpunkt verbundenen MISFETs, der Kollektorkoppelkapazität, der Verdrahtungskapazität, der Kapazität des Kapazitäts-MISFETs und so weiter, verzögert.
.9Q9885/076Ö
ORIGINAL INSPECTED
Da das durch aufeinanderfolgende Inverter verzögerte Signal rückgekoppelt ist, führt die Schaltung insgesamt eine Schwingung aus. Der Schwingungsausgang des in der Pig. 1 dargestellten Ringzählers liegt am Ausgangsknotenpunkt N10 des vierten verhältnisunabhängigen Inverters an. Obwohl nicht unbedingt erforderlich, ist bei dem dargestellten Ausführungsbeispiel der Schwingungsausgang des Ringzählers an die Gleichrichterschaltung angelegt, welche wie in der Zeichnung gezeigt durch einen Kapazitäts-MISFET Q26 und die MISFETs Q27 und Q28 einer Diodenverbindung gebildet ist.
Diese Gleichrichterschaltung liefert an einen Ausgangs— knotenpunkt N12 eine negative Vorspannung, wenn sie aus dem Ringzähler ein Schwingungsausgangssignal empfängt, wobei sich der Pegel des Schwingungsausgangssignals zyklisch zwi— sehen 0 Volt und einer Spannung ändert, die im wesentlichen gleich der Versorgungsquellenspannung ist.
Die negative Vorspannung am Ausgangsknotenpunkt N12 ist an ein Halbleitersubstrat (nicht gezeigt) angelegt, auf dem MISFETs für andere Schaltungen, wie eine dynamische logische Schaltung, zusammen mit dem Ringzähler und der Gleichrichterschaltung geformt sind. Da die negative Vorspannung an das Substrat angelegt ist, auf dem der N-Quellenbereich und Kollektorbereich geformt sind, werden Leckströme in verschiedenen MISPETs beträchtlich vermindert.
Im nachfolgenden wird nun die Betriebsweise des Ringoszillators mit dem beschriebenen Aufbau unter Bezug auf die Darstellung der Wellenformen in der Fig. 2 erläutert.
Wie sieh aus einer später folgenden Erklärung ergeben wird, wird das Signal am Knotenpunkt N9 des vierten BP-Inverters entsprechend der in Pig. 2D gezeigten Charakteristik verändert.
Während die Spannung am Ausgangsknotenpunkt H9 abgesenkt wird und unter den Pegel der Schwellspannung des ersten verhältnisunabhängigen Inverters an einem Zeitpunkt tQ abfällt,
909885/078Ö
original: inspected
beginnt die Spannung am Ausgangsknotenpunkt N3 des ersten verhältnisunabhängigen Inverters von einem Pegel aus anzusteigen, der im wesentlichen gleich dem Erdpotential· ist, wie in Pig· 2F gezeigt·
Zu diesem Zeitpunkt wird die Spannung am Ausgangsknotenpunkt N6 des dritten verhältnisunabhängigen Inverters im wesentlichen auf dem Pegel des Erdpotentials gehalten, wie in der Fig. 2B gezeigt. Folglich beginnt die Ladung des Kapazitäts-MISFEDs Q33 entsprechend dem Anstieg der Spannung am Ausgangsknotenpunkt N3 des ersten verhältnisunabhängigen Inverters.
Wenn die Ausgangsspannung am Ausgangsknotenpunkt N2 im wesentlichen auf den Pegel der Versorgungsspannung ansteigt, wird der MISFET Q20 des ersten verhältnisunabhängigen Inverters ausreichend eingeschaltet. Folglich erreicht die Spannung am Ausgangsknotenpunkt N3 im wesentlichen den Pegel VDD-Vth.
Inzwischen wird aufgrund des Anstiegs des Potentials am Ausgangsknotenpunkt N3 der MISFET Q23 des zweiten verhältnisunabhängigen Inverters eingeschaltet. Andererseits wird der MISFET Q22 abgeschaltet, da das Potential am Ausgangsknotenpunkt N9 im wesentlichen auf den Pegel des Erdpotentials abgesenkt wird.
Die im MISFET Q22 gespeicherte Elektrizitätsladung wird daher durch den nun eingeschalteten MISFET Q23 entladen. Folglich beginnt die Spannung am Ausgangsknotenpunkt N4- nun abzusinken, wie in der Fig. 2A gezeigt.
Während die Spannung am Ausgangsknotenpunkt IM· unter den Pegel der Schwellspannung des zweiten BP-Inverters zum Zeitpunkt t2 absinkt, beginnt die Spannung am Knotenpunkt N5 des zweiten BP-Inverters anzusteigen. Folglich beginnt die Spannung am Ausgangsknotenpunkt N6 des dritten Verhältnisunabhängigen Inverters im wesentlichen ausgehend von dem Pegel des Erdpotentials anzusteigen, wie in der Fig. 2B dargestellt.
909885/0760
ORIGINAL INSPECTED
Während die Spannung am Ausgangsknotenpunkt N6 im wesentlichen zum Zeitpunkt t2 zu steigen beginnt, beginnt auch die Spannung am Knotenpunkt N3 wieder ausgehend vom Pegel VDD - Vth aus anzusteigen, wie in der Fig. 2P gezeigt, und zwar aufgrund der Kapazitätskopplung durch den Kapa-. zitäts-MISFET Q33-
Während die Spannung am Knotenpunkt N3 zu diesem Zeitpunkt den Pegel VDD - Vth zu übersteigen beginnt, wird der PiISFET Q20 im ersten verhältnisunabhängigen Inverter abgeschaltet, da seine Quelle nunmehr als Kollektor zu wirken beginnt.
Aus diesem Grunde wird die Ladung im MISFET Q33 niemals durch den MISFET Q20 entladen. Der MISFET Q16 des vierten verhaltnisunabhangigen Inverters wird durch die Spannung am Ausgangsknotenpunkt N3 in gutem Zustand eingeschaltet.
Folglich nimmt die Spannung am Ausgangsknotenpunkt N10 des vierten verhältnisunabhängigen Inverters den hohen Pegel an, der, wie in der Fig. 2E gezeigt, im wesentlichen auf den Pegel der Stromversorgungsspannung ansteigt.
Wenn der Ausgang des dritten verhaltnisunabhangigen Inverters zum Zeitpunkt t2 zu steigen beginnt, erzeugt der dieses Ausgangssignal empfangende dritte BP-Inverter am Ausgangsknotenpunkt N7 eine Spannung, die nach einer gewissen Verzögerung zum Zeitpunkt t2 abzufallen beginnt, wie in der Fig. 20 gezeigt.
Aufgrund des Beginns des Abfalls der Spannung am Ausgangsknotenpunkt N7 beginnt der Kapazitäts-MISFET Q32, der vorher über den MISFET Q14- und den Widerstands-MISFET Q30 geladen worden ist, eine Entladung herbeizuführen.
Zum Zeitpunkt t4, der um eine vorbestimmte Zeitspanne t hinter dem Zeitpunkt liegt, an dem die Spannung am Knotenpunkt N7 abzufallen beginnt, sinkt die Ladespannung des Kapazitäts-MISFETs Q32 unter den Pegel der logischen Schwellspannung des vierten BP-Inverters. Folglich beginnt die
909885/0760
Spannung am Ausgangsknotenpunkt N9 des vierten BP-Inverters anzusteigen, wie in der Fig· 2D gezeigt.
Zum Zeitpunkt t6 überschreitet die Spannung am Ausgangsknotenpunkt N9 den Pegel der Schwellspannung des MISFEDs Q1? des vierten verhältnisunabhängigen Inverters. Folglich beginnt die Spannung am Ausgangsknotenpunkt N10 des vierten verhältnisunabhängigen Inverters abzufallen, wie in der Fig. 2E dargestellt.
Andererseits schaltet die Spannung am Ausgangsknotenpunkt N9 den MESFET Q22 des zweiten verhältnisunabhängigen Inverters zu einem Zeitpunkt t5 ein, der um eine gewisse Zeitspanne hinter dem Zeitpunkt t4 liegt. Folglich beginnt der Kapazitäts-MISFET Q42, der vom MISFET Q23 gehalten wurde, durch den MISFET Q22 geladen zu werden, so daß die Spannung
1-5 am Ausgangsknotenpunkt N4· anzusteigen beginnt, wie in der Fig. 2A gezeigt.
Wenn die logische Schwellspannung des zweiten Inverters durch die Spannung am Ausgangsknotenpunkt N4 zum Zeitpunkt t7 überschritten wird, beginnt die Spannung am Ausgangsknotenpunkt N6 des dritten verhältnisunabhängigen Inverters entsprechend dem Ausgang des zweiten BP-Inverters abzufallen.
Die Spannung an diesem Ausgangsknotenpunkt sinkt zum Zeitpunkt t8 unter den Pegel des dritten BP-Inverters, so daß die Spannung am Ausgangsknotenpunkt N7 des dritten BP-Inverters zu diesem Zeitpunkt anzusteigen beginnt, wie in der Fig. 2G dargestellt ist.
Zum Zeitpunkt t9» der um eine vorbestimmte Verzögerungszeit, die durch den Widerstands-MISFET Q30 und den Kapazitäts-MISFET Q32 bestimmt ist, hinter dem Zeitpunkt t8 liegt, überschreitet die Spannung am Ausgangsknotenpunkt N8 den Pegel der logischen Schwellspannung des vierten BP-Inverters. Folglich beginnt die Spannung am Ausgangsknotenpunkt N9 des vierten BP-Inverters wieder abzufallen, wie in der Fig. 2D dargestellt.
909885/0780
ORIGINAL INSPECTED
Nach dem Zeitpunkt t9 nimmt dalier die Schaltung wieder ihren Anfangs zustand ein, wie zum Zeitpunkt tO.
In dem zweiten verhältnisunabhängigen Inverter arbeiten die MISFETs Q22 und Q23 tatsächlich im Gegentaktbetrieb. Während nämlich einer der MISFETs Q22 und Q23 im eingeschalteten Zustand ist, ist der andere im ausgeschalteten Zustand gehalten.
Wenn bei dieser Betriebsweise die Spannung am Ausgangsknotenpunkt N4- aufgrund des eingeschalteten Zustands des MISFETs Q23 abgesenkt wird, dann begrenzt der MISFET Q22 das Absenken der Spannung am Ausgangsanschluß N4 nicht. Folglich wird der hohe Pegel der Spannung am Ausgangsknotenpunkt N4 im wesentlichen auf den Pegel VDD - Vth angehoben, und zwar unabhängig von der relativen Größe der MISFEDs Q22 und Q23, so daß der niedrige Pegel im wesentlichen auf den Pegel der Erdspannung vermindert wird.
Aufgrund der Gegentaktfunktion der MISFETs Q22 und Q23 wird die Ladecharakteristik des Kapazitäts-MISFETs Q4-2 entsprechend der Leitwertcharakteristik des MISFETs Q22 bestimmt. Im Gegensatz hierzu wird die Entladecharakteristik des Kapazitäts-MISFETs Q^2 entsprechend der Leitwertcharakteristik des MISFETs Q23 bestimmt.
Dies bedeutet, daß die Anstiegscharakteristik und die Abfallcharakteristik der Spannung am Ausgangsknotenpunkt N^ wie gewünscht unabhängig voneinander bestimmt werden können.
Folglich kann der in Fig. 1 dargestellte Ringoszillator jedes gewünschte Tastverhältnis des Ausgangsschwingungssignals annehmen.
Eine Schaltung wie die erste BP-Inverterschaltung oder ein Verhältnisinverter, wie in Fig. 7 gezeigt, kann anstelle des dritten verhältnisunabhängigen Inverters verwendet werden. In diesem Fall muß jedoch darauf geachtet werden, daß der niedrige Pegel der Spannung am Ausgangsknotenpunkt N4
90988B/07ÖÖ
ORIGINAL INSPECTED
unausweichlich entsprechend dem Verhältnis des Leitwertes des Treiber-MISFETs zu dem Leitwert des Last-MISFETs ansteigt. Zur sicheren Ansteuerung des zweiten BP-Inverters durch die Spannung am Ausgangsknotenpunkt IM- ist es nämlich erforderlich, den Leitwert des Treiber-MISFETs für die Entladung ausreichend kleiner zu machen, als den Leitwert des Last-MISFETs. Aus diesem Grunde wird es schwierig, die Anstiegs- und Abfallcharakteristiken am Knotenpunkt Fl· wahlweise und unabhängig voneinander zu bestimmen.
Die Fig. 3 zeigt ein Schaltungsdiagramm eines weiteren Ausführungsbeispiels.
Diese Schaltung entspricht der in Fig. 1 gezeigten Schaltung, wobei der erste verhältnistmabhängige Inverter aus den MESFETs Q20 und Q21 und der dritte verhältnisunabhängige Inverter aus den MISFETs Q24 und Q25 weggelassen sind.
Daher wird die Spannung am Ausgangsknotenpunkt N2 des ersten BP-Inverters aus den MISFETs Q10, Q11, Q34 und dem Kapazitäts-MISFET Q35 an die Steuerelektrode des MISFETs Q23, der den ersten verhältnisunabhängigen Inverter darstellt, und an den Kollektor des MISFETs Q4-3 geliefert.
Überdies wird die Spannung am Knotenpunkt N5 des zweiten BP-Inverters aus den MISFETs Q12, Q13, Q36 und dem Kapazitäts-MISFET Q37 an die Quelle und den damit verbundenen Kollektor des MISFETs Q15 und an den Kapazitäts-MISFET Q33 geliefert.
In dem ersten BP-Inverter empfängt der Last-MISFET Q10 an seiner Steuerelektrode eine Spannung, die auf einen Pegel ansteigen kann, welcher höher ist at die Versorgungsspannung,, so daß er sogar dann eingeschaltet werden kann, wenn das Potential am Ausgangsknotenpunkt N2 über den Pegel der Versorgungsspannung angehoben worden ist. Der MISFET Q4-3 wird abgeschaltet, wenn die Spannung am Knotenpunkt K3, an den der Kapazitäts-MISFET Q33 angeschlossen ist, über die Stromversorgungsspannung entsprechend der Ausgangsspannung des zweiten BP-Inverters angehoben worden ist. Der MISFET Q4-3 wird
909865/0760
nämlich dazu verwendet, zu verhindern, daß elektrische Ladung unerwünschterweise aus dem Kapazitäts-MISFET Q33 über den ersten BP-Inverter entladen wird.
Der verhältnisunabhängige Inverter aus den MISFETs Q22 und Q23 arbeitet in der gleichen Weise wie der zweite verhältnisunabhängige Inverter der Fig. 1.
Die Fig. 4 zeigt ein Schaltungsdiagramm eines weiteren Ausführungsbeispiels. In dieser Schaltung sind die BP-Inverter des Ausführungsbeispiels der Fig. 3 durch die in der Fig. 7 dargestellten Inverter ersetzt.
Die erfindungsgemäße Verzögerungsschaltung aus MISFETs kann nicht nur in den in den Fig. 1,3 und M- dargestellten Schaltungen verwendet werden, bei denen alle MISFETs im Anreicherungsmodus arbeiten, sondern auch in Schaltungen, bei denen einerseits MISFETs des Anreicherungstyps (als E-MISFET bezeichnet) und andererseits MISFETs vom Verarmungstyp (als D-MISFET bezeichnet) in Kombination verwendet werden.
Die Fig. 5 zeigt ein weiteres Ausführungsbeispiel unter Verwendung von E-MISFETs und D-MISFETs. Dabei stellt wiederum der in gestrichelten Linien umrahmte Teil einen Ringoszillator dar.
In diesem Ringoszillatox· ist ein erster Verhältnisinverter von einem E-MISFET Q18 und einem D-MISFET Q10, bei dem die Steuerelektrode und die Quelle kurzgeschlossen sind, gebildet, während ein erster verhältnisunabhängiger Inverter durch die E-MISFETs Q11 und Q19 gebildet ist. Überdies ist ein zweiter verhältnisunabhängiger Inverter durch die E-MISFETs Q12 und Q20 gebildet.
Ein E-MISFET Q21 und ein D-MESFET Q13 bei denen jeweils die Steuerelektrode und die Quelle miteinander kurzgeschlossen sind, bilden einen zweiten Verhältnisinverter, während ein dritter verhältnisunabhangiger Inverter durch die E-MISFETs Q14- und Q22 gebildet ist.
Ein E-MISFET Q23 und ein D-MISFET Q15, bei denen jeweils die Steuerelektrode und die Quelle miteinander kurzgeschlossen
909885/0780
ORIGINAL INSPECTED
sind, bilden einen dritten Verhältnisinverter.
Ein E-MISFEO? Q3O, der als Widerstandselement arbeitet und ein E-MISFET Q32 bilden zusammen eine ■Verzögerungsschaltung.
Ein vierter Verhältnisinverter besteht aus einem E-MISFEO? Q24 und einem D-MISFEO? Q16, dessen Steuerelektrode und Quelle miteinander kurzgeschlossen sind.
Schließlich ist ein vierter verhältnisunabhängiger Inverter aus den E-MISFETs Q17 und Q25 und einem E-MISFEO? Q33 gebildet, der als Kapazitätselement arbeitet»
Diese Inverter sind in der gleichen Weise wie in dem Ringoszillator der Fig. 1 miteinander verbunden.
Die in der Fig. 5 gezeigte Schaltung des beschriebenen Aufbaus führt in gleicher Weise wie die in der Fig. 1 gezeigte Schaltung einen Schwingungsvorgang aus.
Der Schwingungsausgang liegt am Ausgangsknotenpunkt des vierten verhältnisunabhängigen Inverters an. Dieses Schwingungsausgangssignal wird an eine Gleichrichterschaltung weitergeleitet, die d\irch einen Kapazitäts-E-MISFET Q26 und durch die E-MISFE& Q26 und Q28 in Diodenschaltung gebildet ist.
Der einen D-MISFEO? als Last verwendende Inverter kann
am Ausgang eine Spannung mit hohem Pegel abgeben, die im wesentlichen gleich der Versorgungsspannung ist und eine Spannung mit niedrigem Pegel, die im wesentlichen gleich der Niedrig-Pegel-Spannung ist. Folglich ist es möglich, einen D-MISFEO? anstelle des E-MISFETs des vierten Inverters zu verwenden und den Kapazitäts-MISFET Q33 wegzulassen, so daß man einen Schwingungsausgang erhält, bei welchem der Pegel des Hochpegelsignals im wesentlichen gleich dem Pegel der Versorgungsspannung ist und das Niedrigpegelsignal im wesentlichen den gleichen Pegel wie das Erdpotential aufweist, wobei diese Pegel alternierend und ständig wiederholt abgegeben werden. Der D-MISFET nimmt jedoch sogar dann den eingeschalteten Zustand an, wenn seine Steuerelektrode
909885/078Ö
2B28224
auf O Volt gehalten ist. Wenn als MISPET QI7, wie vorstehend erwähnt, ein D-MISPET verwendet wird, dann fließt ein Durchgangsstrom durch die MISFETs Q17 und Q25, wenn der MISPET Q25 eingeschaltet ist. Damit an eine verhältnismäßig große Last eine ausreichend große Schwingungsleistung abgegeben wird, haben die MISPETs QI7 und Q25 des vierten verhältnisunabhängigen Inverters verhältnismäßig große Abmessungen. Allerdings wird dabei der durch die MISPETs Q17 und Q25 fließende Durchgangsstrom viel größer als die Durchgangsströme, die durch die anderen Inverter fließen.
Bei dem Ausführungsbeispiel der Fig. 5 wird die unerwünschte Erzeugung des Durchgangsstromes unter Verwendung eines E-MISPETs als MISPET QI7 unterbunden.
Die Pig. 6 zeigt die Schaltung eines weiteren Ausführungsbeispiels. Diese Schaltung entspricht der in Fig. 5 gezeigten Schaltung, aus der jedoch der erste verhältnisunabhängige Inverter aus den MISFETs Q11 und Q19 und der dritte verhältnisunabhängige Inverter aus den MISPETs Q14 und Q22 weggelassen sind. Da der erste verhältnisunabhängige Inver— ter weggelassen ist, wird zusätzlich ein schaltender E-MISPET Q4-3 verwendet, und zwar aus dem Grund, der vorstehend in Verbindung mit dem in Fig. 3 gezeigten Ausführungsbeispiel erläutert wurde.
U/w
909885/076Q
ORIGINAL INSPECTED

Claims (2)

  1. PATENTANWÄLTE
    SCHIFF V. FÜNER STREHL SCHÜÜEL-HOPF EBBINGHAUS FINCK
    MARIAHILFPLATZ 2*3, MÖNCHEN 9O 9 Q 9 ft 9 9 A
    POSTADRESSE: POSTFACH 95 OI 6O, D-8OOO MÜNCHEN 95 fc W A O Z <fc H
    HITACHI, LTD. 12.JuIi 1979
    DEA.-5962
    VerzOKerungsschaltunp; aus MISFETs
    PATENTANSPRÜCHE
    Ά j Verzögerungsschaltung gekennzeichnet durch einen Feldeffekttransistor mit isolierter Steuerelektrode, dessen Kollektor mit einem der Stromversorgungsanschlüsse und dessen Quelle mit einem Ausgangsknotenpunkt verbunden ist, einen zweiten Feldeffekttransistor mit isolierter Steuerelektrode, dessen Kollektor mit dem Ausgangsknotenpunkt und dessen Quelle mit dem anderen Stromversorgungsanschluß verbunden ist, ein Kapazitätselement, das zwischen dem anderen Stromversorgungsanschluß und dem Ausgangsknotenpunkt angeschlossen ist, und durch eine Signalerzeugungseinrichtung, die mit den Steuerelektroden des ersten und des zweiten Feldeffekttransistors mit isolierter Steuerelektrode verbunden ist und die zur Lieferung von Signalen mit umgekehrten Phasenlagen zu den Steuerelektroden des ersten und des zweiten Feldeffekttransistors mit isolierter Steuerelektrode ausgebildet ist, wodurch ein Verzögerungssignal an eine Schaltung mit einer logischen Schwellspannung geliefert wird·
    909885/0760
  2. 2. Verzogerungsschaltung nach Anspruch 1t dadurch gekennzeichnet , daß der erste und der zweite Feldeffekttransistor mit isolierter Steuerelektrode vom Anreicherungstyp sind.
    3- Verzögerungsschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Verzögerungsschaltung als die Laufzeitschaltung eines Ringoszillators verwendet wird.
    909885/078Ö
DE19792928224 1978-07-17 1979-07-12 Verzoegerungsschaltung aus misfets Withdrawn DE2928224A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8609878A JPS5513566A (en) 1978-07-17 1978-07-17 Mis field effect semiconductor circuit device
JP10094478A JPS5527761A (en) 1978-07-17 1978-08-21 Oscillation circuit device

Publications (1)

Publication Number Publication Date
DE2928224A1 true DE2928224A1 (de) 1980-01-31

Family

ID=26427259

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19792928224 Withdrawn DE2928224A1 (de) 1978-07-17 1979-07-12 Verzoegerungsschaltung aus misfets
DE19792928430 Withdrawn DE2928430A1 (de) 1978-07-17 1979-07-13 Oszillatorschaltung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19792928430 Withdrawn DE2928430A1 (de) 1978-07-17 1979-07-13 Oszillatorschaltung

Country Status (3)

Country Link
US (1) US4339672A (de)
JP (2) JPS5513566A (de)
DE (2) DE2928224A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0059802A1 (de) * 1981-03-06 1982-09-15 Deutsche ITT Industries GmbH Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsschaltung für Digitalsignale und deren Verwendung in Farbfernsehempfängern
DE3314002A1 (de) * 1982-04-19 1983-11-03 Hitachi, Ltd., Tokyo Taktgeber und damit arbeitender dynamischer speicher
DE3323284A1 (de) * 1982-07-07 1984-01-12 Mitsubishi Denki K.K., Tokyo Taktgenerator
EP0294203A2 (de) * 1987-06-05 1988-12-07 Hewlett-Packard Company Voll integrierter spannungsgesteuerter Ringoszillator hoher Geschwindigkeit

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460835A (en) * 1980-05-13 1984-07-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
US4477735A (en) * 1980-12-20 1984-10-16 Itt Industries, Inc. Fast MOS driver stage for digital signals
JPS57106228A (en) * 1980-12-24 1982-07-02 Fujitsu Ltd Semiconductor circuit
US4482826A (en) * 1982-02-16 1984-11-13 Lecroy Research Systems Corporation Programmable delay device
JPS5945696A (ja) * 1982-09-08 1984-03-14 Sony Corp 信号伝送回路
JPS6153759A (ja) * 1984-08-23 1986-03-17 Fujitsu Ltd 発振回路
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
US4763029A (en) * 1986-06-16 1988-08-09 Tektronix, Inc. Triggered voltage controlled oscillator using fast recovery gate
US5258846A (en) * 1990-02-05 1993-11-02 Mitsubishi Denki Kabushiki Kaisha CCD imager including serially connected inverter circuits connected in parallel to charge transfer elements
FI92120C (fi) * 1992-04-15 1994-09-26 Nokia Mobile Phones Ltd Jänniteohjattu oskillaattori
JP2010093688A (ja) * 2008-10-10 2010-04-22 Seiko Epson Corp 半導体集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5022593B1 (de) * 1970-06-15 1975-07-31
US3986046A (en) * 1972-07-24 1976-10-12 General Instrument Corporation Dual two-phase clock system
GB1462935A (en) * 1973-06-29 1977-01-26 Ibm Circuit arrangement
JPS50134553A (de) * 1974-04-10 1975-10-24
JPS51111042A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Gate circuit
US4071783A (en) * 1976-11-29 1978-01-31 International Business Machines Corporation Enhancement/depletion mode field effect transistor driver
US4217502A (en) * 1977-09-10 1980-08-12 Tokyo Shibaura Denki Kabushiki Kaisha Converter producing three output states

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0059802A1 (de) * 1981-03-06 1982-09-15 Deutsche ITT Industries GmbH Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsschaltung für Digitalsignale und deren Verwendung in Farbfernsehempfängern
DE3314002A1 (de) * 1982-04-19 1983-11-03 Hitachi, Ltd., Tokyo Taktgeber und damit arbeitender dynamischer speicher
DE3323284A1 (de) * 1982-07-07 1984-01-12 Mitsubishi Denki K.K., Tokyo Taktgenerator
EP0294203A2 (de) * 1987-06-05 1988-12-07 Hewlett-Packard Company Voll integrierter spannungsgesteuerter Ringoszillator hoher Geschwindigkeit
EP0294203A3 (en) * 1987-06-05 1989-06-14 Hewlett-Packard Company A fully integrated high-speed voltage controlled ring osa fully integrated high-speed voltage controlled ring oscillator cillator

Also Published As

Publication number Publication date
JPS5513566A (en) 1980-01-30
DE2928430A1 (de) 1980-01-31
JPS5527761A (en) 1980-02-28
US4339672A (en) 1982-07-13

Similar Documents

Publication Publication Date Title
DE69426148T2 (de) Pegelschieberschaltung
DE69319294T2 (de) Temperatur- und versorgungsspannungsunabhängiger Oszillator mit niedrigem Verbrauch
DE69216142T2 (de) Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung
DE60009322T2 (de) Ausgangspuffer mit Konstantschaltstrom
DE3342336A1 (de) Schnittstellenschaltung
DE2928224A1 (de) Verzoegerungsschaltung aus misfets
DE2534181A1 (de) Schaltungsanordnung zur anpassung von spannungspegeln
DE3880239T2 (de) Verstärkerschaltung die eine Lastschaltung enthält.
DE69216663T2 (de) Schaltkreis
DE69612007T2 (de) Ausgangspuffer mit gemeinsam genutzten zwischenknoten
DE4135528A1 (de) Tristate-treiberschaltung
DE19609121C1 (de) Schaltungsanordnung zum Ansteuern eines Feldeffekttransistors mit sourceseitiger Last
DE69635767T2 (de) Cmos treiberschaltung
DE2639555A1 (de) Elektrische integrierte schaltung in einem halbleiterchip
DE3785833T2 (de) Logikschaltung.
DE68915351T2 (de) Ausgangschaltung.
DE68925856T2 (de) Logische Bicmos-Schaltung
DE68921952T2 (de) Spannungsgesteuerter Oszillator.
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE2362098A1 (de) Integrierter logischer schaltkreis
DE69430525T2 (de) Niedrige Verlustleistungsinitialisierungsschaltung, insbesondere für Speicherregister
DE3042323C2 (de) Schwingkreis
DE3050163C2 (de) Cmos-oszillator
DE69508659T2 (de) Steuerschaltung für den teilweisen Standby-Betrieb einer Vorspannungsquelle
DE2165162C3 (de) CMOS-Halbleiteranordnung als exklusive NOR-Schaltung

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
OC Search report available
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8141 Disposal/no request for examination