DE3836836A1 - Umsetzschaltung - Google Patents

Umsetzschaltung

Info

Publication number
DE3836836A1
DE3836836A1 DE3836836A DE3836836A DE3836836A1 DE 3836836 A1 DE3836836 A1 DE 3836836A1 DE 3836836 A DE3836836 A DE 3836836A DE 3836836 A DE3836836 A DE 3836836A DE 3836836 A1 DE3836836 A1 DE 3836836A1
Authority
DE
Germany
Prior art keywords
conversion circuit
transistor
circuit according
transistors
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3836836A
Other languages
English (en)
Inventor
Mark E Fitzpatrick
Yat-Sum Chan
Gary R Gouldsberry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gazelle Microcircuits Inc
Original Assignee
Gazelle Microcircuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gazelle Microcircuits Inc filed Critical Gazelle Microcircuits Inc
Publication of DE3836836A1 publication Critical patent/DE3836836A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018535Interface arrangements of Schottky barrier type [MESFET]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0952Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET

Description

Die Erfindung bezieht sich auf elektrische Schaltungen und insbesondere auf eine elektrische Schaltung, die als Schnittstelle bzw. Schnittstellenschaltung zwischen anderen Schaltungen zu wirken imstande ist, welche unterschiedliche Signal- und/oder Spannungsversorgungspegel haben.
In gewissen Situationen kann es notwendig sein, eine Kopplung des Betriebes zwischen zwei Schaltungen vorzusehen, die unterschiedliche Signalpegel und/oder unterschiedliche Spannungsversorgungspegel aufweisen. So kann beispielsweise eine Schaltung auf eine geringe Auslenkung aufweisenden, ECL-artigen (Emitter gekoppelte Logik) Signalen basieren, die auf eine positive Spannung Vcc bezogen sind, wobei diese Schaltung an eine Schaltung angeschlossen werden muß, die TTL-artige Signale (Transistor- Transistor-Logik) bereitstellt, welche starke Signalauslenkungen aufweisen, die auf Masse bzw. Erdpotential bezogen sind. Die Schaltungen, die eine derartige Schnittstellenfunktion herbeiführen, sind als Umsetzschaltungen bekannt.
Bei derartigen Umsetzschaltungen ist es von höchster Bedeutung, daß das Ausgangssignal dieser Schaltungen genau an den Eingangsschwellwert der folgenden Schaltung gebunden ist und daß eine hinreichend hohe Verstärkung bereitgestellt bzw. vorhanden ist.
Ein üblicherweise verwendeter ECL-zu-TTL-Umsetzer, der auf einer Bipolar-Technologie basiert, ist in Fig. 1 veranschaulicht. Im Falle ausgeglichenen Gleichstroms ist die Spannung an den Basen der Transistoren Q 1 und Q 2 gleich, und die Verbindungspunkte 1 und 2 führen dieselbe Schwellwertspannung, das heißtV BE über Masse (der Verbindungspunkt 1 ist über den Transistor Q 3 oder den Transistor Q 4 gemessen, und der Verbindungspunkt 2 ist über den Transistor Q 5 gemessen). In einem derartigen Fall sind der Strom durch den Widerstand R 1 und den Transistor Q 3 auf der einen Seite und der Strom durch den Widerstand R 2 und den Transistor Q 4 auf der anderen Seite weitgehend gleich.
Wenn ein Differenz-Eingangssingal (in Form von inversen Signalen geringer Auslenkung) den Basen der Transistoren Q 1, Q 2 zugeführt wird, führt dies zu einem den Widerstand R 1 durchfließenden Strom, der verschieden ist von dem den Widerstand R 2 durchfließenden Strom. Da die Basen der Transistoren Q 3 und Q 4 auf demselben Spannungspegel liegen, das heißt bei V BE über Masse bzw. Erde, fließen jedoch nahezu identische Ströme durch die Transistoren Q 3 und Q 4. Eine Differenz in dem den Widerstnd R 2 und den Transistor Q 4 durchfließenden Strom wird jedoch entweder zu einem erhöhten bzw. übermäßigen Strom in die Basis des Transistors Q 5 unter Sättigung dieses Transistors führen, oder es wird Strom von der Basis des Transistors Q 5 abgeleitet, womit der Transistor Q 5 abgeschaltet bzw. gesperrt wird. Diese Vorgänge hängen von den Pegeln der Signale ab, die den Basen der Transistoren Q 1 und Q 2 zugeführt werden. Durch die betreffende Sättigung und Sperrung des Transistors Q 5 wird auf der Ausgangsleitung O/P eine starke Spannungsauslenkung erhalten.
Die in Fig. 2 dargestellte, auf Galliumarsenid basierende Feldeffekttransistorschaltung ist in einer im wesentlichen gleichen Art und Weise ausgelegt wie die Bipolar-Schaltung gemäß Fig. 1. Im Falle der in Fig. 2 dargestellten Schaltungsanordnung kann es jedoch mit Rücksicht darauf, daß die niedrige Schwellwertspannung des Transistors Q 5 vollständig auf den Transistor Q 4 wirkt, dazu kommen, daß der Transistor Q 5 nicht vollständig abgeschaltet bzw. gesperrt werden kann. Um sicherzustellen, daß der Transistor Q 5 bei Bedarf gesperrt wird, ist eine Pegelverschiebung erforderlich (Fig. 3), und zwar in Form einer Diode D 1, die zwischen der Source-Elektrode des Transistors Q 5 und Erde bzw. Masse liegt, und zwar zusammen mit einem Last- bzw. Belastungs-Transistor Q 6, der den Spannungsversorgungsanschluß mit der Source- Elektrode des Transistors Q 5 verbindet, um die richtige Pegelverschiebung durch die Diode D 1 zu gewährleisten. Während der Einschluß einer derartigen Diode D 1 zur Erhöhung der Schwellwertspannung der folgenden Stufe führt, die den Transistor Q 5 umfaßt, um sicherzustellen, daß ein vollständig eingeschalteter Transistor Q 4 den Transistor Q 5 abschaltet bzw. sperrt, hat es sich indessen gezeigt, daß der Spannungspegel an dem Verbindungspunkt 1 verschieden ist von dem Spannungspegel an dem Verbindungspunkt 2, und zwar um den Schwellwert der den Transistor Q 5 umfassenden Stufe, da durch die Diode D 1 ein gesonderter Dioden-Spannungsabfall hervorgerufen wird. Dies bedeutet, daß im Dauerzustandsbetrieb bei der Schwellwertspannung der den Transistor Q 5 umfassenden Stufe der Verbindungspunkt 1 gemäß Fig. 3 eine Spannung V GS über Erde bzw. Massepotential führt (entweder über den Transistor Q 3 oder über den Transistor Q 4), während der Verbindungspunkt 2 auf einer Schwellwertspannung V GS (Transistor Q 5) und einem Diodenspannungsabfall (Φ 7) über Erdpotential liegt. Damit ist der Eingangs-Schwellwert nicht mehr ausgeglichen.
In dem Buch "Operational Amplifiers", Bipolar and MOS Analog Integrated Circuit Design, von Alan B. Grebene, 1984, John Wiley & Sons, Inc., ist eine Bipolar-Schaltung angegeben, die von allgemeinem Interesse ist. Diese Schaltung löst jedoch nicht die oben beschriebenen Probleme im Hinblick auf Feldeffekttransistoren. Vielmehr wird eine lineare Einrichtung, wie sie oben angegeben worden ist, in Bipolar-Technik ausgeführt, nicht aber eine digitale Schaltung in Feldeffekttransistor-Technologie.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine Umsetzschaltung in einer Verbund-Halbleitertechnologie, wie der Gallium-Arsenid-Technologie, bereitzustellen, die imstande ist, als Schnittstellenschaltung zwischen anderen Schaltungen zu arbeiten, welche unterschiedliche Signal- und/oder Spannungsversorgungspegel aufweisen.
Die Erfindung umfaßt in breitem Umfang eine Umsetzschaltung mit einer Eingangsleitung für die Aufnahme eines Eingangssignals und eine Ausgangsleitung für die Abgabe bzw. Bereitstellung eines Ausgangssignals für eine Verknüpfungsschaltung mit einem Schwellwert-Eingangssignalpegel. Die Schaltung umfaßt Einrichtungen zur Aufnahme eines Signals eines höheren Pegels und eines niedrigen Pegels auf der Eingangsleitung und zur Abgabe eines Signals eines höheren Pegels und eines niedrigen Pegels auf der Ausgangsleitung; die Signalpegel zumindest eines Signals der beiden Signale höheren Pegels und eines Signals der beiden Signale niedrigen Pegels sind verschieden voneinander. Ferner sind Einrichtungen vorgesehen, die dafür sorgen, daß ein Ausgangssignalwert, der generell in der Mitte zwischen den Ausgangssignalen höheren und niedrigen Pegels liegt, weitgehend angeglichen ist an den Schwellwertsignalpegel der Verknüpfungsschaltung.
Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.
Fig. 1 zeigt in einer schematischen Ansicht einen üblicherweise benutzten bekannten Bipolar- Umsetzer;
Fig. 2 zeigt in einer schematischen Ansicht eine generell ähnlich der in Fig. 1 dargestellten Schaltung ausgelegte Schaltung auf der Grundlage von Feldeffekttransistoren;
Fig. 3 veranschaulicht eine Modifikation der in Fig. 2 dargestellten Schaltung, wobei durch die Modifikation sichergestellt wird, daß ein bestimmter Transistor der Schaltung bei Bedarf gesperrt wird;
Fig. 4a und 4b veranschaulichen in Diagrammen die Wechselwirkung gewisser Schaltungselemente;
Fig. 5 zeigt eine schematische Ansicht einer Schaltung, in die die vorliegende Erfindung einbezogen ist.
Im folgenden wird die bevorzugte Ausführungsform der Erfindung näher erläutert.
Das oben aufgerollte Problem wird unter Bezugnahme auf Fig. 4a und 4b veranschaulicht. Zunächst sei auf Fig. 4a Bezug genommen. Wenn die für den Transistor Q 5 erforderliche Schwellwertspannung gegeben ist mit V GS des Transistors Q 5 zuzüglich Φ, muß die Spannungsdifferenz zwischen den Verbindungspunkten 5 und 4 einen Wert von Φ erreichen, um die Stufe einschließlich des Transistors Q 5 auf die Schwelle zu bringen, und zwar unter der Annahme eines Betriebes mit einem idealen Transistor. Demgemäß wird sogar eine stärkere Spannungsauslenkung erforderlich sein, um das vollständige Einschalten des Transistors sicherzustellen. Der Grund hierfür liegt in einer Erhöhung der Eingangsschwellwertspannung der Stufe, die den Transistor Q 5 umfaßt, aufgrund der Hinzufügung der Diode D 1. Ferner wird die zwischen den Verbindungspunkten 5 und 4 vorhandene Spannungsdifferenz, die erforderlich ist, um die den Transistor Q 5 umfassende Stufe auf die Schwelle bzw. den Schwellwert zu bringen, für Transistoren Q 3 und Q 4 niedriger Ausgangsimpedanz sogar größer sein. Wie im einzelnen noch erläutert werden wird, wird durch die Einfügung einer Diode zwischen den Verbindungspunkt 1 und den Verbindungspunkt 3 (Fig. 3) und der Vorspannung der betreffenden Diode in Durchlaßrichtung von dem Spannungsversorgungsanschluß höheren Potentials zu dem Spannungsversorgungsanschluß niedrigen Potentials der Verbindungspunkt 1 auf einen Schwellwertpegel V GS für den Transistor Q 4 zuzüglich Φ angehoben. Demgemäß verschiebt sich die vertikale Null-Achse für die zwischen den Verbindungspunkten 5 und 4 angelegte Spannungsdifferenz nach rechts (Fig. 4b), und zwar um die Verschiebung um einen Dioden-Pegel Φ, so daß die Signalauslenkung, die beispielsweise erforderlich ist, um die Schwellwertspannung der den Transistor Q 5 umfassenden Stufe zu erreichen wesentlich niedriger ist als zuvor. Dies bedeutet, daß kleine Signale von ECL-Anordnungen in große Signale von TTL-Anordnungen in einer einfach effizienten Weise umgesetzt werden können. Darüber hinaus hängt die zwischen den Verbindungspunkten 5 und 4 vorhandene Spannungsdifferenz, die erforderlich ist, um die den Transistor Q 5 umfassende Stufe auf die Schwelle zu bringen, nicht mehr von der Ausgangsimpedanz der Transistoren Q 3 und Q 4 ab; sie ist vielmehr nahezu Null.
Die detaillierte Ausführungsform gemäß der Erfindung ist in Fig. 5 veranschaulicht. Wie dort gezeigt, weist die Umsetzschaltung 50 einen ersten Spannungsversorgungsanschluß 52, bei dem es sich tatsächlich um einen Plus- Spannungsversorgungsanschluß handelt, und einen zweiten Spannungsversorgungsanschluß 54 auf, der bei dieser Ausführungsform ein Masse- bzw. Erdanschluß ist. Die Schaltung umfaßt einen Feldeffekttransistor Q 1 vom Anreicherungstyp, dessen Drain-Elektrode mit dem Spannungsversorgungsanschluß 52 verbnunden ist und dessen Source-Elektrode über die Parallelschaltung eines Kondensators C 1 und eines Widerstandes R 1 mit dem Verbindungspunkt 1 verbunden ist. Der Verbindungspunkt 1 ist ferner mit der Drain-Elektrode eines eine geringe Impedanz aufweisenden Feldeffekttransistors Q 3 vom Anreicherungstyp verbunden, dessen Source-Elektrode mit dem Masse- bzw. Erdanschluß 54 verbunden ist.
In entsprechender Weise ist ein eine niedrige Impedanz aufweisender Feldeffekttransistor Q 2 vom Anreicherungstyp mit seiner Drain-Elektrode an dem Spannungsversorgungsanschluß 52 angeschlossen, und die Source-Elektrode dieses Transistors ist über die Parallelschaltung eines Widerstandes R 2 und eines Kondensators C 2 an dem Verbindungspunkt 2 angeschlossen. Der Verbindungspunkt 2 ist ferner mit der Drain-Elektrode eines Feldeffekttransistors Q 4 vom Anreicherungstyp verbunden, während die Source-Elektrode dieses Transistors mit dem Erd- bzw. Masseanschluß 54 verbunden ist. Die Gate-Elektroden der Transistoren Q 3 und Q 4 sind über einen Leiter miteinander verbunden.
Eine Pegelverschiebungseinrichtung in Form einer Diode D 2, die von dem Spannungsversorgungsanschluß 52 zu dem Erdanschluß 54 hin in Durchlaßrichtung vorgespannt ist, verbindet die Drain-Elektrode des Transistors Q 3 und die Gate-Elektroden der Transistoren Q 3 und Q 4. Ein Widerstand R 3 verbindet die Gate-Elektroden der Transistoren Q 3 und Q 4 mit dem Erd- bzw. Masseanschluß 54.
Ein Feldeffekttransistor Q 6 vom Verarmungstyp ist mit seiner Drain-Elektrode an dem Spannungsversorgungsanschluß 52 angeschlossen, und mit seiner Source-Elektrode ist der betreffende Transistor mit seiner Gate-Elektrode verbunden, um als Lasteinrichtung zu wirken. Die Source-Elektrode des Transistors Q 6 ist mit der Drain- Elektrode des Feldeffekttransistors Q 5 vom Anreicherungstyp verbunden, dessen Source-Elektrode mit einer Pegelverschiebungseinrichtung in Form einer Diode D 1 verbunden ist, die ihrerseits mit dem Masseanschluß 54 verbunden ist. Die Diode D 1 ist dabei in Richtung von dem Spannungsversorgungsanschluß 52 zu dem Spannungsversorgungsanschluß 54 hin in Durchlaßrichtung vorgespannt. Ein Feldeffekttransistor Q 7 vom Verarmungstyp ist mit seiner Drain- Elektrode mit dem Spannungsversorgungsanschluß 52 verbunden, und die Source-Elektrode dieses Transistors ist mit dessen Gate-Elektrode verbunden, womit dieser Transistor als Last- bzw. Belastungseinrichtung wirkt. Die Source-Elektrode des Transistors Q 4 ist mit der Source-Elektrode des Transistors Q 5 verbunden. Der Verbindungspunkt 2 ist mit der Gate-Elektrode des Transistors Q 5 verbunden.
Ein Ausgangssignal wird von der Drain-Elektrode des Transistors Q 5 abgenommen, während komplementäre, zueinander inverse (Differenz)-Eingangssignale den Gate- Elektroden der Transistoren Q 1 und Q 2 zugeführt werden. Der Schaltungsteil Q 6, Q 5, D 1 kann als Teil einer Verknüpfungsschaltung betrachtet werden, der die Umsetzschaltung betriebsmäßig zugehörig ist.
Die gesamte Schaltungsanordnung ist in einer Verbund- Halbleitertechnologie ausgeführt, die bei diesem besonderen Ausführungsbeispiel eine Gallium-Arsenid- Technologie ist.
Im Betrieb sind die Signalpegel der den Gate-Elektroden der Transistoren Q 1, Q 2 zugeführten Signale relativ höhere und niedrige Pegel, während die benötigten Ausgangssignalpegel ebenfalls relativ höhere und niedrigere Pegel sind. Wie oben beschrieben, können die entsprechenden höheren Pegel dieser Signale jedoch gänzlich verschieden sein, wie dies auch die entsprechenden niedrigen Pegel sein können, und zwar wie in dem Fall, daß die Eingangssignale ECL-artige Signale und die Ausgangssignale TTL-artige Signale sind.
Mit der Zuführung von komplementären Signalen an den Gate-Elektroden der Transistoren Q 1 und Q 2 und einer mit V GS +Φ gegebenen Schwellwertspannung der den Transistor Q 5 umfassenden Stufe liegt der Verbindungspunkt 1 ebenfalls in dem Zustand um V GS (Transistor G 4)+Φ über Erde bzw. Masse. Der Widerstand R 3 ist so bemessen, daß sichergestellt ist, daß die Diode D 2 ständig leitet. Mit einem derartigen, in beiden Fällen über Erde bzw. Masse vorhandenen Spannungsabfall wird die vertikale Null-Achse gemäß Fig. 4 nach rechts verschoben, wie dies oben beschrieben worden ist, was dazu führt, daß der Betrieb des Transistors Q 5 auf geringere V in -Signalauslenkungen anspricht als in dem Fall, daß die Diode D 2 nicht vorhanden wäre. Dies bedeutet, daß der Ausgangssignalwert der Schaltungsanordnung gemäß Fig. 5, der generell in der Mitte zwischen seinen höheren und niedrigen Pegelwerten liegt (tatsächlich weitgehend in der Mitte jener höherer und niedriger Pegel), weitgehend angeglichen ist an den Schwellwertsignalpegel der Verknüpfungsschaltung, die zum einen Teil durch die Transistoren Q 5, Q 6, die Diode D 1 und den Belastungs- Transistor Q 7 gebildet ist.

Claims (20)

1. Umsetzschaltung mit einer Eingangsleitung für die Aufnahme eines Eingangssignals und mit einer Ausgangsleitung für die Abgabe eines Ausgangssignals an eine Verknüpfungsschaltung, die einen Schwellwert-Eingangssignalpegel aufweist, dadurch gekennzeichnet,
daß Einrichtungen (Q 1, Q 2, Q 3, Q 4) vorgesehen sind, die ein Signal eines höheren Pegels und eines niedrigen Pegels auf der Eingangsleitung aufnehmen und die ein Signal eines höheren Pegels und eines niedrigen Pegels auf der Ausgangsleitung abgeben, wobei die Signalpegel zumindest eines Signals der beiden Signale höheren Pegels und eines Signals der beiden Signale niedrigen Pegels voneinander verschieden sind, und
daß Einrichtungen (Q 5, Q 6, D 1) vorgesehen sind, durch die ein Ausgangssignalwert, der generell in der Mitte zwischen den Ausgangssignalen höheren Pegels und niedrigen Pegels liegt, weitgehend auf den Schwellwertsignalpegel der Verknüpfungsschaltung angepaßt ist.
2. Umsetzschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtungen für die Aufnahme eines Signals auf der Eingangsleitung Einrichtungen (C 1, R 1, Q 3, C 2, R 2, Q 4, D 2, R 3) umfassen, die auf einen der Umsetzschaltung zugeführten Spannungspegel bezogen sind.
3. Umsetzschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtungen zur Abgabe eines Signals an die Ausgangsleitung Einrichtungen (Q 5, Q 6, D 1) umfassen, die auf einen der Umsetzschaltungen zugeführten zweiten Spannungspegel bezogen sind.
4. Umsetzschaltung nach Anspruch 3, dadurch gekennzeichnet, daß der erstgenannte Spannungspegel ein positiver Pegel ist, der höher ist als der zweite Spannungspegel.
5. Umsetzschaltung nach Anspruch 3, dadurch gekennzeichnet, daß der zweite Spannungspegel ein Erd- bzw. Massespannungspegel ist.
6. Umsetzschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine zweite Eingangsleitung für die Aufnahme eines zweiten Eingangssignals vorgesehen ist, welches invers zu dem Eingangssignal ist, welches über die erstgenannte Eingangsleitung aufgenommen wird.
7. Umsetzschaltung mit einer Eingangssignalleitung für die Aufnahme eines Eingangssignals, einer Ausgangssignalleitung für die Abgabe eines Ausgangssignals, einem ersten Spannungsversorgungsanschluß und einem zweiten Spannungsversorgungsanschluß, dadurch gekennzeichnet,
daß eine erste Lasteinrichtung (R 1) mit dem ersten Spannungsversorgungsanschluß (52) verbunden ist,
daß ein erster Transistor (Q 3) mit einem ersten Stromverarbeitungsanschluß mit der Lasteinrichtung (R 1) verbunden ist,
daß der erste Transistor (Q 3) einen Stromsteueranschluß aufweist und mit einem zweiten Stromverarbeitungsanschluß an dem zweiten Spannungsversorgungsanschluß (54) angeschlossen ist,
daß eine zweite Lasteinrichtung (R 2) vorgesehen ist, die mit dem ersten Spannungsversorgungsanschluß (52) verbunden ist,
daß ein zweiter Transistor (Q 4) mit einem ersten Stromverarbeitungsanschluß an der zweiten Lasteinrichtung (R 2) angeschlossen ist,
daß der zweite Transistor (Q 4) einen Stromsteueranschluß aufweist und mit einem zweiten Stromverarbeitungsanschluß an dem zweiten Spannungsversorgungsanschluß (54) angeschlossen ist,
daß der Stromsteueranschluß des ersten Transistors (Q 3) mit dem Stromsteueranschluß des zweiten Transistors (Q 4) verbunden ist,
daß eine Pegelverschiebungseinrichtung (D 2) mit dem ersten Stromverarbeitungsanschluß des ersten Transistors (Q 3) und dem Stromsteueranschluß des betreffenden ersten Transistors (Q 3) verbunden ist,
daß eine dritte Lasteinrichtung (R 3) mit dem Stromsteueranschluß des ersten Transistors (Q 3) und dem zweiten Spannungsversorgungsanschluß (54) verbunden ist und
daß der Ausgangsanschluß mit dem ersten Stromverarbeitungsanschluß (2) des zweiten Transistors (Q 4) verbunden ist.
8. Umsetzschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Pegelverschiebungseinrichtung eine Diode (D 2) aufweist, die in Richtung von dem ersten Spannungsversorgungsanschluß (52) zu dem zweiten Spannungsversorgungsanschluß (54) hin in Durchlaßrichtung vorgespannt ist.
9. Umsetzschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die ersten und zweiten Transistoren (Q 3, Q 4) Transistoren niedriger Impedanz sind.
10. Umsetzschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Transistoren (Q 3, Q 4) Feldeffekttransistoren sind.
11. Umsetzschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Transistoren in einer Verbund-Halbleitertechnologie ausgeführt sind.
12. Umsetzschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren in Gallium-Arsenid-Technologie ausgeführt sind.
13. Umsetzschaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Transistoren Feldeffekttransistoren sind.
14. Umsetzschaltung nach Anspruch 7, dadurch gekennzeichnet,
daß ein dritter Transistor (Q 1) vorgesehen ist, der die Verbindung zwischen dem ersten Spannungsversorgungsanschluß (52) und der ersten Lasteinrichtung (R 1) herstellt,
daß ein vierter Transistor (Q 2) vorgesehen ist, der die Verbindung zwischen dem ersten Spannungsversorgungsanschluß (52) und der zweiten Lasteinrichtung (R 2) herstellt und
daß die dritten und vierten Transistoren (Q 1, Q 2) Stromsteueranschlüsse aufweisen, denen Differenz-Eingangssignale zugeführt sind.
15. Umsetzschaltung nach Anspruch 14, dadurch gekennzeichnet, daß die Pegelverschiebungseinrichtung eine Diode (D 2) umfaßt, die von dem ersten Spannungsversorgungsanschluß (52) zu dem zweiten Spannungsversorgungsanschluß (54) hin in Durchlaßrichtung vorgespannt ist.
16. Umsetzschaltung nach Anspruch 14, dadurch gekennzeichnet, daß die ersten und zweiten Transistoren (Q 3, Q 4) Transistoren niedriger Impedanz sind.
17. Umsetzschaltung nach Anspruch 14, dadurch gekennzeichnet, daß die Transistoren Feldeffekttransistoren sind.
18. Umsetzschaltung nach Anspruch 14, dadurch gekennzeichnet, daß die Transistoren in einer Verbund-Halbleitertechnologie ausgeführt sind.
19. Umsetzschaltung nach Anspruch 18, dadurch gekennzeichnet, daß die Transistoren in Gallium-Arsenid-Technologie ausgeführt sind.
20. Umsetzschaltung nach einem der Ansprüche 7 bis 19, dadurch gekennzeichnet, daß die dritte Lasteinrichtung (R 3) einen Widerstand (R 3) aufweist.
DE3836836A 1987-10-30 1988-10-28 Umsetzschaltung Withdrawn DE3836836A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/115,144 US4868427A (en) 1987-10-30 1987-10-30 ECL to TTL circuit

Publications (1)

Publication Number Publication Date
DE3836836A1 true DE3836836A1 (de) 1989-05-11

Family

ID=22359545

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3836836A Withdrawn DE3836836A1 (de) 1987-10-30 1988-10-28 Umsetzschaltung

Country Status (4)

Country Link
US (1) US4868427A (de)
JP (1) JPH021612A (de)
DE (1) DE3836836A1 (de)
GB (1) GB2212019B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030854A (en) * 1990-04-05 1991-07-09 Gazelle Microcircuits, Inc. Translator circuit for converting ECL type signals to TTL type signals
US5729156A (en) * 1996-06-18 1998-03-17 Micron Technology ECL to CMOS level translator using delayed feedback for high speed BiCMOS applications
JP3868642B2 (ja) 1998-11-30 2007-01-17 グローリー株式会社 硬貨包装機
US6215349B1 (en) * 1999-01-05 2001-04-10 International Business Machines Corp. Capacitive coupled driver circuit
US7183832B1 (en) 2004-08-30 2007-02-27 Marvell International, Ltd Level shifter with boost and attenuation programming
KR102595497B1 (ko) * 2015-12-30 2023-10-30 엘지디스플레이 주식회사 Em 신호 제어 회로, em 신호 제어 방법 및 유기 발광 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3766406A (en) * 1971-12-06 1973-10-16 Cogar Corp Ecl-to-ttl converter
US3959666A (en) * 1974-07-01 1976-05-25 Honeywell Information Systems, Inc. Logic level translator
DE3264503D1 (en) * 1981-08-06 1985-08-08 Precision Monolithics Inc Differential amplifier circuit with precision active load
US4491743A (en) * 1982-03-16 1985-01-01 Signetics Corporation Voltage translator
US4458159A (en) * 1982-06-25 1984-07-03 International Business Machines Corporation Large swing driver/receiver circuit
JPS5999819A (ja) * 1982-11-27 1984-06-08 Hitachi Ltd 入力インタ−フエイス回路
US4514651A (en) * 1982-12-16 1985-04-30 Motorola, Inc. ECL To TTL output stage
US4687984A (en) * 1984-05-31 1987-08-18 Precision Monolithics, Inc. JFET active load input stage
US4678944A (en) * 1985-05-13 1987-07-07 Advanced Micro Devices, Inc. Circuit for improving performance of an ECL-to-TTL translator
US4644194A (en) * 1985-06-24 1987-02-17 Motorola, Inc. ECL to TTL voltage level translator
JPS6297427A (ja) * 1985-08-09 1987-05-06 Sumitomo Electric Ind Ltd 半導体装置
US4779015A (en) * 1987-05-26 1988-10-18 International Business Machines Corporation Low voltage swing CMOS receiver circuit

Also Published As

Publication number Publication date
GB8825172D0 (en) 1988-11-30
US4868427A (en) 1989-09-19
GB2212019A (en) 1989-07-12
GB2212019B (en) 1992-01-29
JPH021612A (ja) 1990-01-05

Similar Documents

Publication Publication Date Title
EP0096944B1 (de) Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden
DE3523400A1 (de) Schaltungsanordnung fuer eine ausgangsstufe der klasse ab mit grosser schwingungsweite
DE3103969A1 (de) "versorgungsspannungstreiber fuer einen differentialverstaerker"
DE1901804B2 (de) Stabilisierter differentialverstaerker
DE2610177A1 (de) Fuehlerverstaerker mit drei moeglichen betriebszustaenden zum anschluss an datenvielfachleitungen
DE3828546A1 (de) Hochgeschwindigkeits-stromverstaerker-schaltung
DE2416534A1 (de) Komplementaer-symmetrische verstoerkerschaltung
DE60128403T2 (de) Mittel zur kompensation eines datenabhängigen versorgungsstromes in einer elektronischen schaltung
DE2623245A1 (de) Stromversorgungseinrichtung
DE2925008A1 (de) Integrierte strom-treiberschaltung
DE60313621T2 (de) System und verfahren zum aufbau der eingangsimpedanz einer gestapelte verstärkeranordnung
DE3836836A1 (de) Umsetzschaltung
DE4308518A1 (de) BiMOS-Verstärker
DE1955650B2 (de) Schalteinrichtung fuer multiplex-systeme
DE2331441A1 (de) Logische grundschaltung
DE19909492A1 (de) Differenzverstärker
DE3700296A1 (de) Halbleiter-differenzverstaerker
EP0436823A1 (de) Signalpegelwandler
EP0632595A1 (de) Leitungstreiberschaltstufe in Stromschaltertechnik
DE1952927A1 (de) Schaltungsanordnung zur Regelung der Daempfung einer Leitung,insbesondere Fernmeldeleitung
DE3008469A1 (de) Schaltungsanordnung zur abgabe eines fuer die groesse eines eingangssignals kennzeichnenden signals an eine anzeigeeinrichtung
DE19719448A1 (de) Inverterschaltung
EP0029480A1 (de) Emitterfolger-Logikschaltung
DE19630515B4 (de) Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430
WO1998054839A1 (de) Eingangsschaltung für eine integrierte schaltung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee