DE3886036T2 - Hochgeschwindigkeits-digitaldatenübertragungssystem. - Google Patents

Hochgeschwindigkeits-digitaldatenübertragungssystem.

Info

Publication number
DE3886036T2
DE3886036T2 DE3886036T DE3886036T DE3886036T2 DE 3886036 T2 DE3886036 T2 DE 3886036T2 DE 3886036 T DE3886036 T DE 3886036T DE 3886036 T DE3886036 T DE 3886036T DE 3886036 T2 DE3886036 T2 DE 3886036T2
Authority
DE
Germany
Prior art keywords
transistor
receiving
current
collector
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3886036T
Other languages
English (en)
Other versions
DE3886036D1 (de
Inventor
Edwin Kelley
Wade Stone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Application granted granted Critical
Publication of DE3886036D1 publication Critical patent/DE3886036D1/de
Publication of DE3886036T2 publication Critical patent/DE3886036T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc Digital Transmission (AREA)

Description

  • Diese Erfindung betrifft ein Datenkommunikationssystem hoher Geschwindigkeit für digitale Daten, mit:
  • - einer Quelle eines digitalen Signales, welches die zu übertragenden Daten repräsentiert,
  • - einer Übertragungsleitung mit einem Eingang und einem Ausgang,
  • - Schaltmitteln, um die Quelle des digitalen Signales mit dem Eingang der Übertragungsleitung zu verbinden,
  • - einer Empfangsschaltung, welche auf Stromamplituden auf der Übertragungsleitung anspricht, und
  • - Mitteln, um den Ausgang der Übertragungsleitung mit dem Eingang der Empfangsschaltung zu verbinden.
  • Die Erfindung betrifft ferner einen integrierten Schaltchip mit einem Kommunikationssystem für digitale Daten.
  • Mehr allgemein betrifft die Erfindung die Datenkommunikation und insbesondere ein Digitaldatenkommunikationssystem, das für Datenübertragung mit hoher Geschwindigkeit bei geringem Leistungsverlust geeignet ist.
  • In diesem Zeitalter der Mikroelektronik können tausende von elektronischen Schaltungen in einem einzigen integrierten Schalt- "Chip" vorhanden sein, wobei viele Chips auf eine einzige gedruckte Schaltungskarte montiert werden können. Fortschritte werden gemacht, um elektronische Systeme weiter zu miniaturisieren und den Leistungsverbrauch derartiger Systeme zu reduzieren.
  • Die Verbindungen zwischen integrierten Schaltchips auf einer gedruckten Leiterplatte wirken als Übertragungsleitungen, da sie wegen der Länge ihrer Verbindung bezogen auf die Übergangszeit für die Signalflanke der Wellenform verteilte Widerstände, Kapazitäten und Induktivitäten aufweisen. Im Ergebnis sind übliche Erwägungen für Übertragungsleitungen wie Impedanzanpassung und Leistungsverbrauch die Hauptsorgen beim Entwurf von Zwischenchip-Verbindungen.
  • Üblicherweise werden Schaltungen mit Spannungsbetrieb verwendet, um digitale Daten zwischen integrierten Schaltungschips zu übertragen. Wegen des großen Spannungshubes, der wiederholt der Zwischenchip-Verbindung auferlegt werden muß, und wegen der Erfordernisse der Übertragungsleitungsanpassung, muß ein hoher Preis im Hinblick auf den Leistungsverbrauch gezahlt werden, um die Datenübertragungsgeschwindigkeit zu erhöhen. Um zum Beispiel Daten mit einer Rate von 500 Megabit pro Sekunde zu übertragen, muß ein Leistungsverbrauch in der Größenordnung von 100 Milliwatt pro Bit auf sich genommen werden.
  • Datenübertragung über Ströme als solche (anstatt mit Spannungspegeln) ist bereits in Dokumenten aus dem Stand der Technik offenbaft. Ein Datenkommunikationssystem von der oben diskutierten Art ist zum Beispiel Gegenstand der US 4 654 653. Auf der Empfangsseite ist eine Stromguelle angeordnet, wobei geeignete Schalter (auf der Empfangsseite angeordnet und durch Pulse betrieben, die von einem übertragenden Mikrocomputer erzeugt werden) es dem Strom ermöglichen, nach Masse zu fließen, oder den Strom verhindern. Der Empfänger ist mit Detektoren versehen, die dazu verschaltet sind, den Stromfluß zu detektieren und zu verarbeiten.
  • Ein anderes auf Strom basierendes Übertragungssystem ist in der US 3 835 252 offenbart. Dies ist ein Übertragungssystem vom Bus-Typ mit einer Vielzahl von Übertragern/Empfängern. Jeder Empfänger enthält einen Stromquellentreiber, der einen vorbestimmten Strom auf eine Übertragungsleitung einprägen kann. Die Empfänger sind jedoch nicht stromgetrieben sondern spannungsgetrieben: Die Übertragungsleitung ist durch vordefinierte Impedanzen abgeschlossen, die wiederum mit einem Referenzpotential verbunden sind, so daß der Strom durch diese Impedanzen einen Spannungsabfall auf der Ubertragungsleitung bewirkt. Dieser Spannungsabfall wird über geeignete Spannungssensoren in den Empfängern gemessen. Mit anderen Worten, obwohl die Übertrager stromgetrieben sind, sind es die Empfänger nicht, so daß die US 3 835 252 kein "reines" Übertragungssystem auf Strombasis offenbart.
  • Ein Transistor in Basisschaltung als solcher auf der Empfängerseite eines Datenübertragungssystemes ist bereits gezeigt in Toute L'Electronique, Band 43, Nr. 413, August-September 1976 (Paris, FR), Ph. Maes: "Conception des lignes de transmission de données", Seiten 51-56, Fig. 9. Dieses Datenübeftragungssystem arbeitet jedoch nicht auf Strombasis.
  • Es ist eine Hauptaufgabe der vorliegenden Erfindung, frühere Übertragungssysteme auf Strombasis zu verbessern, insbesondere im Hinblick auf eine konstante Spannung auf der Übertragungsleitung und auf einen effektiven Abschluß mit einer angepaßten Impedanz. Bezogen auf das eingangs spezifizierte Digitaldatenkommunikationssystem hoher Geschwindigkeit wird diese Aufgabe dadurch erreicht, daß
  • - die Schaltmittel einen Treiberschalter für Strombetrieb aufweisen, um in Abhängigkeit von dem Ausgang der digitalen Signalquelle die Daten repräsentierende Stromamplituden zu erzeugen, und
  • - die Empfangsschaltung einen Eingang auf einem ungefähr konstanten Spannungspegel aufweist, eine ungefähr konstante Spannungsguelle sowie einen in Basisschaltung verbundenen Empfangstransistor umfaßt, wobei der Emitter des Einpfangstransistors mit dem Ausgang der Übertragungsleitung verbunden ist und die Basis des Empfangstransistors mit der konstanten Spannungsquelle verbunden ist.
  • Erfindungsgemäß ist ein Treiberschalter für Strombetrieb vorgesehen, der in Abhängigkeit von einer Quelle eines die zu übertragenden Daten repräsentierenden digitalen Signales Ausgangsstromamplituden erzeugt. Der Schalter ist mit dem Eingang der Übertragungsleitung verbunden. Der Ausgang der Übertragungsleitung ist mit dem Eingang der Empfangsschaltung verbunden, die auf die Stromamplituden anspricht und einen Eingang auf einem ungefähr konstanten Spannungspegel aufweist. Die Darstellung der Daten als Stromamplituden auf der Übertragungsleitung und das Beibehalten eines ungefähr konstanten Spannungspegels auf der Übertragungsleitung reduzieren den Leistungsverbrauch, weil die große parasitäre Kapazität den Datentransf er, d.h. die Übertragung nicht behindert.
  • Darüberhinaus wird an dem Kollektor des Transistors ein Ausgang im Spannungsbetrieb dargeboten. Der in Basisschaltung betriebene Transistor dient dazu, der Übertragungsleitung eine ungefähr konstante Spannung auf zuprägen, während er die Stromamplituden auf der Leitung an dem gemeinsamen Basisausgang in Spannungsamplituden konvertiert. Der in Basisschaltung betriebene Transistor dient außerdem dazu, die Übertragungsleitung mit einer angepaßten Impedanz effektiv abzuschließen, ohne daß der große Leistungsverbrauch eines Widerstandsabschlusses (wie z.B. in US 3 835 252) in Kauf genommen wird. Typischerweise können digitale Daten mit einer Rate von 500 Megabit pro Sekunde mit einem Leistungsverbrauch in der Größenordnung von 10 Milliwatt pro Bit übertragen werden. Die Rate der Datenübertragung kann folglich merklich erhöht werden, ohne daß der entsprechende Nachteil beim Leistungsverbrauch in Kauf genommen wird.
  • Ein anderer Vorteil der Erfindung ist ein Pulsformer in Form eines Schmitt-Trigger mit positiver Rückkopplungsverbindung vom Ausgang zum Eingang. Dies macht die von dem Schmitt-Trigger erzeugten Impulse steiler.
  • Mit Bezug auf den eingangs erwähnten integrierten Schaltungschip, der ein Digitaldatenkommunikationssystem umfaßt, wird die Aufgabe durch die folgenden Merkmale gelöst:
  • - Eine Vielzahl von binären Empfangsschaltungen, von denen jede einen Eingang auf einem ungefähr konstanten Spannungspegel sowie einen Ausgang in einem binären Zustand aufweist, wobei jede der binären Empfangsschaltungen
  • - eine ungefähr konstante Spannungsquelle und
  • - einen in Basisschaltung verschalteten Empfangstransistor umfaßt, wobei der Emitter des Empfangstransistors der Eingang ist und die Basis des Empfangstransistors mit der konstanten Spannungsquelle verbunden ist,
  • - ein Eingangsregister, um die die binären Zustände der Empfangsschaltungen repräsentierenden Daten zu speichern,
  • - Mittel, die mit den Eingangsregistern verbunden sind, um die Daten zu verarbeiten,
  • - ein Ausgangsregister, das mit den Datenverarbeitungsmitteln verbunden ist, um die verarbeiteten Daten zu speichern, und
  • - eine Vielzahl von Treiberschaltern für Strombetrieb, welche an das Ausgangsregister gekoppelt sind, wobei die Treiberschalter für Strombetrieb binäre Ausgangsstromamplituden erzeugen, welche die verarbeiteten Daten repräsentieren.
  • Ein anderer Vorteil der Erfindung liegt damit in der Einfügung der beschriebenen Strombetriebschaltung in einen integrierten Schaltungschip. Die integrierte Schaltung weist eine Vielzahl von binären Empfangsschaltungen, ein Eingangsregister, Datenverarbeitungsschaltungen, ein Ausgangsregister sowie eine Vielzahl von Treiberschaltungen für Strombetrieb auf. Die Empfangsschaltungen haben jeweils einen Eingang auf einem ungefähr konstanten Spannungspegel und einen binären Ausgang. Das Eingangsregister speichert Daten, welche den binären Zustand der Einpfangsschaltungen repräsentieren. Die Datenverarbeitungsschaltung ist mit dem Eingangsregister gekoppelt, um die gespeicherten Daten zu verarbeiten. Das Ausgangsregister ist mit der Datenverarbeitungsschaltung gekoppelt, um die verarbeiteten Daten zu speichern. Die Treiberschalter für Strombetrieb sind mit dem Ausgangsregister gekoppelt, um binäre Ausgangsstromamplituden zu erzeugen, die die verarbeiteten Daten repräsentieren. Wenn ein komplexes elektronisches System aus dem beschriebenen integrierten Schaltungschip konstruiert wird, das über Übertragungsleitungen, z.B. in Fonn von Leitungspfaden einer gedruckten Schaltungskarte intern verbunden ist, so können die oben beschriebenen Verbesserungen bei der Datenübertragungsrate und dem Leistungsverbrauch erzielt werden.
  • Die Merkmale von spezifischen Ausführungsbeispielen, die für den besten Weg gehalten werden, um die Erfindung auszuführen, sind in der Zeichnung dargestellt, in der:
  • Fig. 1 ein schematisches Blockdiagramm eines Digitaldatenkommunikationssystemes hoher Geschwindigkeit ist, das die Prinzipien der Erfindung verwendet;
  • Fig. 2 ein schematisches Schaltungsdiagramm des Systemes aus Fig. 1 ist;
  • Fig. 3 ein schematisches Schaltungsdiagramm der zur Temperaturkompensation dienenden Vorspannungsquelle für das System aus Fig. 2 ist;
  • Fig. 4 ein schematisches Blockdiagramm ist, das den Einbau der Erfindung in einen integrierten Schaltungschip zeigt, und
  • Fig. 5 ein schematisches Diagramm einer Testanordnung für den Treiberschalter für Strombetrieb bei dem System aus Fig. 1 ist.
  • In den beispielhaften Ausführungsbeispielen, die ausgewählt wurden, um die Erfindung zu illustrieren, wird angenommen, daß das Kommunikationssystem ein Teil eines komplexen, binäre Digitaldaten verarbeitenden Systemes ist, das bipolare Spannungssignale verwendet. Wenn in Fig. 1 ein Bit von binären Daten des Systemes betrachtet wird, so wird ein bipolarer Spannungsausgang, der den binären Wert des Bits repräsentiert, von einem integrierten Schaltungschip zu Anschlüssen 10 und 12 eines Treiberschalters 14 für Strombetrieb in diesem integrierten Schaltungschip gekoppelt. Der Schalter 14 erzeugt einseitig geerdete, binäre Stromamplituden, welche die zu einem anderen integrierten Schaltungschip über eine Übertragungsleitung 16 zu übertragenden Daten repräsentieren. Die Übertragungsleitung 16 umfaßt vorzugsweise die Verbindung zwischen dem integrierten Schaltungschip, auf dem der Schalter 14 montiert ist, und einem anderen integrierten Schaltungschip, auf dem ein Strom-Spannungswandler 18 montiert ist, sowie Leiterpfade auf einer gedruckten Schaltungskarte und innere, leitende Anschlußflächen für integrierte Schaltungen sowie Bauteilanschlüsse. Der Ausgang der Übertragungsleitung 16 ist mit dem Eingang des Wandlers 18 verbunden, der an seinem Ausgang Spannungspegel erzeugt, die von den an seinem Eingang vorhandenen Stromamplituden der Leitung abhängen. Der Eingang des Wandlers 18 bleibt auf einem ungefähr konstanten Spannungspegel, was der Übertragungsleitung 16 ebenfalls einen ungefähr konstanten Spannungspegel aufprägt. Um Daten von dem Ausgang eines integrierten Schaltungschips zu dem Eingang eines anderen integrierten Schaltungschips zu übertragen, ist folglich kein wiederholter Spannungshub auf der Ubertragungsleitung 16 erforderlich. Statt dessen wird die Spannung auf der Übertragungsleitung 16 auf einem ungefähr konstanten Pegel gehalten und die Daten werden in Form von Änderungen in der Stromamplitude übertragen. Dies erlaubt ohne großen Leistungsverbrauch einen Transfer von Daten auf der Übertragungsleitung 16 mit einer hohen Datenübertragungsrate, zum Beispiel von 500 Megabit pro Sekunde. Typischerweise liegt der Leistungsverbrauch in der Größenordnung von 10 Milliwatt pro Bit. Vorzugsweise präsentiert der Wandler 18 der Übertragungsleitung 16 ebenfalls eine an ihre charakteristische Impedanz angepaßte Lastimpedanz, jedoch ohne Abschlußwiderstände und den begleitenden Leistungsverbrauch. Der Wandler 18 ist an einen Pulsformer 20 gekoppelt, der an Anschlüssen 22 und 24 einen bipolaren Spannungseingang erzeugt, der den binären Wert des über die Übertragungsleitung 16 übertragenen Bits repräsentiert. Räumlich betrachtet ist der Schalter 14 auf einem ersten integrierten Schaltungschip (IC) an einem Ort auf einer gedruckten Schaltungskarte montiert, der links von einer gebrochenen Linie 26 dargestellt ist. Der Wandler 18 und Pulsformer 20 sind an Bord eines zweiten integrierten Schaltungschips (IC) an einem anderen Ort auf der gedruckten Schaltungskarte montiert, der rechts von einer gebrochenen Linie 28 dargestellt ist. Die Übertragungsleitung 16 umfaßt einen leitenden Pfad, der auf der gedruckten Schaltunskarte zwischen den Chips zusammen mit den Anschlußflächen und Bauteilleitungen der integrierten Schaltungschips gebildet ist.
  • In Fig. 2, die ein eine detaillierte Implementierung von Fig. 1 zeigendes Schaltdiagramm ist, bezeichnen die selben Bezugszeichen die im Zusammenhang mit Fig. 1 beschriebenen Bauteilen. Der Anschluß 10 ist mit der Basis eines n-p-n Transistors 30 verbunden. Der Anschluß 12 ist mit der Basis eines n-p-n Transistors 31 verbunden. Ein Massebus 32 ist über eine Bauteilleitung und eine leitende Anschlußfläche des Chips, bei 34 dargestellt, mit dem Kollektor des Transistors 30 und dem Kollektor des Transistors 31 verbunden. Ein Spannungsbus 36 ist über eine Bauteilleitung und eine leitende Anschlußfläche des Chips, bei 36' repräsentiert, sowie einen Widerstand 38 mit dem Emitter des Transistors 30 und über einen Widerstand 40 mit dem Emitter des Transistors 31 verbunden. Eine Quelle von negativer Vorspannung VEE ist mit dem Bus 36 verbunden. Als Treiberschalter für Strombetrieb dienen n-p-n Transistoren 42 und 43. Der Emitter des Transistors 30 ist mit der Basis des Transistors 42 verbunden. Der Emitter des Transistors 31 ist mit der Basis des Transistors 43 verbunden. Die Emitter der Transistoren 42 und 43 sind beide mit dem Kollektor eines n-p-n Transistors 44 verbunden. Der Emitter des Transistors 44 ist über einen Widerstand 46 mit dem Spannungsbus 36 verbunden. Ein Anschluß 48 ist mit der Basis des Transistors 44 verbunden. Wie es in größerem Detail im Zusammenhang mit Fig. 3 beschrieben ist, ist eine konventionelle Vorspannungsquelle (in Fig. 2 nicht gezeigt) mit dem Anschluß 48 verbunden, um Änderungen in den Charakteristiken des Transistors 44 und des Widerstandes 46 infolge sich ändernder Temperatur zu kompensieren, um so die Spannung über einem Widerstand 55 bei beiden Spannungspegeln konstant zu halten. Der Kollektor des Transistors 42 ist direkt mit dem Massebus 32 verbunden. Der Kollektor des Transistors 43 ist über eine leitende Anschlußfläche und eine Bauteilleitung des Chips, wie es bei 50 dargestellt ist, mit der Übertragungsleitung 16 verbunden. Die Übertragungsleitung 16 hat an den Anschlußflächen 50 und 57 eine große Kapazität.
  • Im Betrieb, wenn die den Anschlüssen 10 und 12 zugeführte bipolare Spannungsausgabe so ist, daß der binäre Spannungspegel am Anschluß 10 größer ist als der Spannungspegel am Anschluß 12, ist der Transistor 42 leitender als der Transistor 43 und der Kollektorstrom des Transistors 43, der durch die Übertragungsleitung 16 fließt, ist auf einer geringen Amplitude, die einen binären Wert repräsentiert. Wenn der binäre Spannungspegel am Anschluß 12 größer ist als am Anschluß 10, so ist der Transistor 43 leitender als der Transistor 42 und der durch die Übertragungsleitung 16 fließende Strom hat eine große Amplitude, welche den anderen binären Wert darstellt. Die Summe der durch die Transistoren 42 und 43 fließenden Stromamplituden bleibt jedoch unabhängig von dem binären Wert des Datenbits ungefähr gleich. Die Transistoren 42 und 43 sind vorgespannt, so daß sie in einem Strombetrieb arbeiten. Die Parameter sind 50 ausgewählt, daß in Übereinstimmung mit dem Strombetrieb die Kollektorströme der Transistoren 42 und 43 nicht gesättigt werden. Zusammenfassend dient der die Transistoren 42 und 43 umfassende Treiberschalter dazu, die bipolaren Spannungsausgangspegel in ein unsymmetrisches Signal im Strombetrieb zu konvertieren, dessen Stromamplitude den binären Wert des Datenbits repräsentiert.
  • An Bord des anderen Chips dient ein n-p-n Transistor 54 als Strom-Spannungswandler. Der Kollektor des Transistors 54 ist über einen Lastwiderstand 55 sowie eine leitende Anschlußfläche und eine Bauteilleitung des Chips, wie es bei 56 gezeigt ist, mit dem Massebus 32 verbunden. Der Emitter des Transistors 54 ist über eine leitende Anschlußfläche und eine Bauteilleitung des Chips, wie es bei 57 dargestellt ist, mit der Übertragungsleitung 16 verbunden. Obwohl 50 und 57 in Fig. 2 getrennt dargestellt sind, sind sie in dem Sinne Teil der Übertragungsleitung 16, daß sie zu der verteilten Kapazität und der verteilten Impedanz zwischen dem Treiberschalter und dem Konverter beitragen. Der Emitter des Transistors 54 ist mit dem Kollektor eines n-p-n Transistors 58 verbunden. Der Emitter des Transistors 58 ist über einen Widerstand 59 sowie eine leitende Anschlußfläche und eine Bauteilleitung des Chips, wie es bei 60 gezeigt ist, mit dem Spannungsbus 36 verbunden. Ein Anschluß 62 ist mit der Basis des Transistors 58 verbunden. Die Basis des Transistors 54 ist mit einem Knoten 61 verbunden, der weiter unten genauer beschrieben wird. Die n-p-n Transistoren 64 und 65 dienen als Pulsformer. Der Kollektor des Transistors 64 ist über einen Lastwiderstand 66 und einen Widerstand 67 in Reihe mit dem Massebus 32 geschaltet. Der Kollektor des Transistors 65 ist über einen Lastwiderstand 68 und den Widerstand 67 mit dem Massebus 32 verbunden. Ein Ende eines jeden der Widerstände 66 bis 68 ist mit dem Knoten 61 verbunden. Die Emitter der Transistoren 64 und 65 sind mit dem Kollektor eines n-p-n Transistors 70 verbunden. Der Emitter des Transistors 70 ist über einen Widerstand 72 mit dem Spannungsbus 36 verbunden. Der Anschluß 62 ist mit der Basis des Transistors 70 verbunden. Zwischen der Basis des Transistors 65 und dem Kollektor des Transistors 64 ist eine Verbindung 69 gebildet. Der Kollektor des Transistors 65 ist mit dem Anschluß 22 verbunden und der Kollektor des Transistors 64 ist mit dem Anschluß 24 verbunden.
  • Eine wie in Fig. 3 gezeigte übliche Vorspannungsquelle zur Temperaturkompensation ist an den Anschluß 62 angeschlossen. Die durch diese Quelle den Basen der Transistoren 58 und 70 zugeführte Spannung kompensiert Veränderungen in der Temperatur, um so eine konstante Spannung an den Widerständen 66 und 68 bei beiden binären Spannungspegeln beizubehalten. Da ein der Temperatur folgender Strom von den Emittern der Transistoren 64 und 65 zum Spannungsbus 36 fließt, fließt ebenfalls ein der Temperatur folgender Strom durch den Widerstand 67 und die Summe der durch die Transistoren 64 und 65 fließenden Ströme folgt ebenfalls der Temperatur. Auf diese Weise bleibt der Knoten 61 auf einem konstanten Spannungspegel, unabhängig von dem binären Wert des Datenbits, und der Transistor 54 ist effektiv nach Art einer Basisschaltung verbunden. Wegen der Verbindung von dem Knoten 61, der auf einem konstanten Spannungspegel ist, durch die Basis-Emitter-Schaltung des Transistors 54, der im wesentlichen einen konstanten Spannungsabfall beibehält, zu der Übertragungsleitung 16, und wegen des konstanten Stromes, der von dem Emitter des Transistors 54 durch den Transistor 58 und den Widerstand 59 zu dem Spannungsbus 36 fließt, wird der Übertragungsleitung 16 ein ungefähr konstanter Spannungspegel aufgeprägt, unabhängig von dem binären Wert des auf der Übertragungsleitung 16 gerade übertragenen Datenbits. Im Ergebnis wird die Kapazität der Anschlußflächen 50 und 57 nicht geladen oder entladen, wenn zwischen den Chips Daten im Strombetrieb übertragen werden.
  • Eine typische charakteristische Impedanz der Übertragungsleitung 16 für den Fall einer Verbindung zwischen Chips in Form eines Leiterpfades auf einer gedruckten Schaltungskarte liegt bei ungefähr 50 bis 70 Ohm. Dies ist in der selben Größenordnung wie die Eingangsimpedanz des in Basisschaltung betriebenen Transistors 54, die mit zunehmender Amplitude des durchfließenden Stromes abnimmt. Um aus dieser Eigenschaft von in Basisschaltung betriebenen Transistoren Nutzen zu ziehen, ist der Transistor 54 so vorgespannt, daß seine Eingangsimpedanz bei der einen binären Wert repräsentierenden kleinen Stromamplitude geringfügig oberhalb der charakteristischen Impedanz der Übertragungsleitung 16 liegt und bei der den anderen binären Wert repräsentierenden hohen Stromamplitude gerinfügig unterhalb der charakteristischen Impedanz der Übertragungsleitung 16 liegt. Auf diese Weise ist die mittlere Eingangsimpedanz des Transistors 54 ungefähr an die charakteristische Impedanz der Übertragungsleitung 16 angepaßt, ohne daß ein Leistung verbrauchender Abschlußwiderstand erforderlich ist.
  • Im Betrieb dient der Transistor 54 dazu, auf die Amplitude des durch die Übertragungsleitung 16 fließenden Stromes anzusprechen. Wenn die Amplitude des Stromes gering ist, was einem binären Wert entspricht, steigt der Spannungspegel an dem Kollektor des Transistors 54 an und der Transistor 64 ist leitender als der Transistor 65, wodurch dem Anschluß 22 ein höherer Spannungspegel aufgeprägt wird als dem Anschluß 24. Wenn die Amplitude des Stromes hoch ist, fällt der Spannungspegel an dem Kollektor des Transistors 54 ab und der Transistor 65 ist leitender als der Transistor 64, wodurch dem Anschluß 24 ein höherer Spannungspegel aufgeprägt wird als dem Anschluß 22. Die Transistoren 64 und 65 funktionieren wie ein Schmitt-Trigger. Die Verbindung 69 sorgt für positive Rückkopplung und dient folglich dazu, die Schrittübergänge der Transistoren 64 und 65 zu beschleunigen, wodurch die an den Anschlüssen 22 und 24 erzeugten Impulse steiler werden.
  • In einem typischen Ausführungsbeispiel der Erfindung sind die Strom- und Spannungshübe, die Vorspannungen und Bauteilwerte wie folgt Der Strom durch den Widerstand 46 beträgt 0,750 Milliampere (mA). Der Strom durch den Widerstand 59 beträgt 0,120 mA. Der Strom durch den Widerstand 72 beträgt 0,730 mA. Der Stromhub des Kollektorstromes des Transistors 43 ist 0 bis 0,750 mA. Der stromhub des Kollektorstromes des Transistors 54 ist 0,120 bis 0,870 mA. Der stromhub des Kollektorstromes eines jeden der Transistoren 64 und 65 ist - 0 bis 0,730 mA. Der Spannungshub an den Anschlüssen 10, 12, 22 und 24 beträgt 120 Millivolt (mV). Der Spannungshub an dem Kollektor des Transistors 54 beträgt 150 mV. Der Spannungshub an dem Emitter des Transistors 54 ist 35 mV. Die Vorspannung VEE ist 5,2 Volt. Die an die Anschlüsse 48 und 62 angelegte Vorspannung ist -3,9 Volt. Die Spannung am Knoten 61 beträgt -100 mV. Die Spannung an dem Kollektor des Transistors 54 beträgt -100 mV, wenn er eine niedrige stromamplitude überträgt. Die Widerstände 38, 40, 46, 55, 59, 66, 67, 68 und 72 sind vom P-Typ mit ohm'schen Werten von t 20 % wie folgt 18K, 18K, 750, 450, 4K, 300, 250, 300, 1K. Die Übertragungsleitung 16 ist eine 70-Ohm-Leitung, die bis zu 101,6 mm (4 inch) lang ist. Jede Anschlußfläche und jede Bauteilleitung hat eine Kapazität von 2 Picofarad. Die Transistoren sind FAST--Z (fineline); die Transistoren 42, 43, 54, 64 und 65 sind vom Typ VN07211 und die verbleibenden Transistoren sind vom Typ VN6H111.
  • Was in den Fig. 1 und 2 gezeigt ist, ist die Schaltung, um ein Bit von binären Daten von Chip zu Chip zu übertragen. Die beschriebene Schaltung wird mit der Ausnahme der leitenden Anschlußf lächen und Bauteilleitungen 34, 37, 50, 56, 57 und 60, des Massebusses 32 und des Spannungsbusses 36 für jedes Datenbit wiederholt, das von Chip zu Chip zu übertragen ist.
  • Fig. 3 illustriert die Vorspannungsquelle für die Temperaturkompensation, die an den Anschluß 48 oder den Anschluß 62 angeschlossen ist. Statt einer gemeinsamen Quelle würde an jeden dieser Anschlüsse eine getrennte Quelle angeschlossen werden. Der Kollektor eines n-p-n Transistors 74 ist mit dem Massebus 32 verbunden. Der Emitter des Transistors 74 ist mit dem Kollektor eines n-p-n Transistors 76 verbunden. Der Kollektor des Transistors 76 ist ebenfalls direkt mit dessen Basis verbunden. Der Emitter des Transistors 76 ist über einen Widerstand 78 mit dem Spannungsbus 36 verbunden. Der Kollektor eines n-p-n Transistors 80 ist über einen Widerstand 81 mit dem Massebus 32 verbunden. Der Kollektor des Transistors 80 ist ebenfalls direkt mit dessen Basis und mit der Basis des Transistors 74 verbunden. Der Emitter des Transistors 80 ist mit dem Kollektor eines n-p-n Transistors 82 verbunden. Der Kollektor des Transistors 82 ist ebenfalls direkt mit dessen Basis verbunden. Der Emitter des Transistors 82 ist über einen Widerstand 84 mit dem Spannungsbus 36 verbunden. Da die beschriebene Vorspannungsquelle üblich ist wird ihre Betriebsweise nicht beschrieben. Auf gut bekannte Weise kompensiert diese Quelle Änderungen in den Charakteristiken des Transistors und des Widerstandes, die sie vorspannt, um einen konstanten Ausgangsspannungshub durch diese bei sich ändernder Temperatur beizubehalten.
  • Fig. 4 illustriert schematisch, wie die Erfindung in einen integrierten Schaltungschip inkorporiert werden kann. Gleiche Bezugs Zeichen beziehen sich auf die gleichen Komponenten, wie sie in den Fig. 1 und 2 beschrieben sind. Verschiedene Indizes werden verwendet, um die Komponenten für verschiedene Datenbits zu identifizieren, d.h. a, b, ... n. Anschlußflächen und Bauteilleitungen 57a, 57b, ... 57n sind mit Eingangsschaltungen verbunden, nämlich Spannungswandlern/Pulsformern 18a, 20a, 18b, 20b, ... bzw. 18n, 20n. Die Strom-Spannungswandler/Pulsformer 18a, 20a, 18b, 20b, ... 18n, 20n sind mit einem Eingangsregister 86 verbunden. Das Register 86 ist an eine digitale Signalverarbeitungsschaltung 88 gekoppelt. Die Schaltung 88 kann arithmetische Einheiten, Speichereinheiten und/oder andere digitale Datenverarbeitungsschaltungen umfassen, die üblicherweise in integrierten Schaltungen zu finden sind. Die Schaltung 88 ist an ein Ausgangsregister 90 gekoppelt. Das Register 90 ist an Ausgangsschaltungen gekoppelt, nämlich an Treiberschaltungen 14a, 14b, ... 14n für Strombetrieb. Die Treiberschaltungen 14a, 14b, ... 14n für Strombetrieb sind mit leitenden Anschlußflächen und Bauteilleitungen 50a, 50b, ... bzw. Son verbunden. Der Massebus 32 ist mit jeder der beschriebenen Eingangs- und Ausgangsschaltungen verbunden. Der Spannungsbus 36 ist ebenfalls mit jeder der Eingangs- und Ausgangsschaltungen verbunden.
  • Zusammenfassend ist jeder integrierte Schaltungschip, der in einem komplexen elektronischen System verwendet wird, vorzugsweise mit den Eingangs- und Ausgangsschaltungen versehen, welche die beschriebenen Prinzipien der Erfindung inkorporieren, um so eine Datenübertragung bei einer merklich höheren Rate als bei Eingangs- und Ausgangsschaltungen im Spannungsbetrieb zu ermöglichen, ohne daß ein entsprechender Nachteil im Leistungsverbrauch einhergeht.
  • Fig. 5 offenbart einen Testaufbau, um zu bestimmen, ob der Schalter 14 für Strombetrieb richtig schaltet. Genauer gesagt sind der Treiberschalter 14 und ein Voltmeter 100 an einen Knoten 102 einer Diodenbrücke angeschaltet. Eine Gleichspannungsreferenzquelle 104 ist zwischen Masse und einen Knoten 106 der Brücke geschaltet. Eine Gleichstromquelle 108 ist an einen Anschluß 110 der Brücke angeschlossen. Eine Stromquelle 112 ist an einen Knoten 114 der Brücke angeschlossen. Die Richtung des Stromflusses der Quelle 108 bezogen auf die Brücke ist entgegengesetzt zu der Richtung des Stromflusses aus der Quelle 112. Mit anderen Worten, Strom fließt aus der Quelle 108 in die Brücke hinein und der Stromfluß der Quelle 112 stammt aus der Brücke. Im Wege eines Beispieles könnten die Stromquellen 108 und 112 auf die selbe Weise konstruiert sein, wie die Stromquellen in der Emitterschaltung des Transistors 54, falls dies gewünscht ist. Dioden 115, 116, 117 und 118 sind so gepolt, daß sie Strom von der Quelle 108 zu der Quelle 112 leiten. Vorzugsweise erzeugen die Quellen 108 und 112 die selbe Stromamplitude, was einen Stromamplitudenschwellwert definiert. (Im Wege eines Beispieles könnten die Stromwerte der Quellen 108 und 112 0,30 mA betragen). Wenn der von dem Schalter 14 erzeugte Strom unterhalb dieses Schwellwertes liegt, befindet sich der Knoten 102 auf dem Referenzspannungspegel. Wenn der von dem Treiberschalter 14 erzeugte Strom diesen Stromgrenzwert überschreitet, fällt der Spannungspegel an dem Knoten 102 ungefähr um den Wert des Spannungsabfalles durch eine der Dioden ab. Auf diese Weise wandelt die Brücke die Änderung der Stromamplitude des Treiberschalters 14 in eine Spannungsänderung um, wodurch verifiziert wird, daß der Treiberschalter 14 richtig zwischen binären Werten übergeht.

Claims (11)

1. Digitaldatenkommumikationssystem hoher Geschwindigkeit, mit:
- einer Quelle eines digitalen Signales, welches die zu übertragenden Daten repräsentiert;
- einer Übertragungsleitung (16) mit einem Eingang und einem Ausgang;
- Schaltmitteln, um die digitale Signalquelle mit dem Eingang der Übertragungsleitung (16) zu verbinden;
- einer Empfangsschaltung, welche auf Stromamplituden auf der Übertragungsleitung (16) anspricht;
- Mitteln, um den Ausgang der Übertragungsleitung (16) mit dem Eingang der Empfangsschaltung zu verbinden;
dadurch gekennzeichnet, daß
- die Schaltmittel einen Treiberschalter (14) für Strombetrieb aufweisen, um in Abhängigkeit von dem Ausgang der digitalen Signalquelle die Daten repräsentierende Stromamplituden zu erzeugen; und daß
- die Empfangsschaltung einen Eingang auf einem ungefähr konstanten Spannungspegel aufweist, eine ungefähr konstante Spannungsquelle (61) sowie einen in Basisschaltung verbundenen Einpfangstransistor (54) umfaßt, wobei der Emitter des Empfangstransistors (54) mit dem Ausgang der Übertragungsleitung (16) verbunden ist und die Basis des Empfangstransistors (54) mit der konstanten Spannungsquelle (61) verbunden ist.
2. Digitaldatenkommunikationssystem hoher Geschwindigkeit nach Anspruch 1, dadurch gekennzeichnet, daß die Empfangsschaltung zusätzlich eine mit dem Kollektor des Empfangstransistors (54) verbundene Pulsformerschaltung (20) umfaßt.
3. Digitaldatenkommunikationssystem hoher Geschwindigkeit nach Anspruch 2, dadurch gekennzeichnet, daß die Pulsformerschaltung (20) ein Paar von Transistoren (64, 65) umfaßt, deren Emitter zusammengeschaltet sind, sowie Lastwiderstände (66, 68) aufweist, die zwischen die jeweiligen Kollektoren des Transistorpaares (64, 65) und einen gemeinsamen Knoten (61) geschaltet sind, und einen an einem Ende mit dem gemeinsamen Knoten (61) verbundenen gemeinsamen Widerstand (67) sowie Mittel umfaßt, um das Transistorpaar (64, 65) vorzuspannen, so daß die Summe der durch sie fließenden Ströme ungefähr kontant bleibt, wobei der gemeinsame Knoten (61) als die konstante Spannungsquelle dient.
4. Digitaldatenkommunikationssystem hoher Geschwindigkeit nach Anspruch 3, dadurch gekennzeichnet, daß die Vorspannmittel Mittel (74-84) umfassen, um Temperaturänderungen zu kompensieren.
5. Digitaldatenkommunikationssystem hoher Geschwindigkeit nach Anspruch 3, dadurch gekennzeichnet, daß die Basis eines gepaarten Transistors (65) mit dem Kollektor des anderen gepaarten Transistors (64) verbunden ist, und daß der Kollektor des Empfangstransistors (54) mit der Basis des anderen gepaaften Transistors (64) verbunden ist.
6. Digitaldatenkommunikationssystem hoher Geschwindigkeit nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Treiberschaltung (14) für Strombetrieb ein Paar von Transistoren (42, 43) mit zusammengeschalteten Emittern umfaßt, wobei der Kollektor des einen Transistors (43) mit der Übertragungsleitung (16) verbunden ist und der Kollektor des anderen Transistors (42) mit einem Referenzpotential (32) verbunden ist.
7. Digitaldatenkommunikationssystem hoher Geschwindigkeit nach Anspruch 6, dadurch gekennzeichnet, daß die digitale Signalquelle ein bipolares Spannungssignal ist, das mit den jeweiligen Basen des Transistorpaares (42, 43) verbunden ist.
8. Digitaldatenkommunikationssystem hoher Geschwindigkeit nach Anspruch 7, gekennzeichnet durch Mittel (74-84), um das Transistorpaar (42, 43) vorzuspannen und so bei sich ändernder Temperatur die konstanten Ausgangsspannungshübe durch die Transistoren (42, 43) konstant zu halten.
9. Integrierte Schaltung, mit:
- einer Vielzahl von binären Empfangsschaltungen (18a-18n), von denen jede einen Eingang auf einem ungefähr konstanten Spannungspegel sowie einen Ausgang in einem binären Zustand aufweist, wobei jede der binären Empfangsschaltungen (18a-18n)
- eine ungefähr konstante Spannungsquelle (61) sowie
- einen in Basisschaltung verschalteten Empfangstransistor (54) umfaßt, wobei der Emitter des Empfangstransistors (54) der Eingang ist und die Basis des Empfangstransistors (54) mit der konstanten Spannungsquelle (61) verbunden ist;
- einem Eingangsregister (86), um die die binären Zustände der Empfangsschaltungen (18a-18n) repräsentierenden Daten zu speichern;
- Mitteln (88), die mit dem Eingangsregister (86) verbunden sind, um die Daten zu verarbeiten;
- einem Ausgangsregister (90), das mit den Datenverarbeitungsmitteln (88) verbunden ist, um die verarbeiteten Daten zu speichern; und
- einer Vielzahl von Treiberschaltern (14a-14n) für Strombetrieb, welche an das Ausgangsregister (90) gekoppelt sind, wobei die Treiberschalter (14a-14n) für Strombetrieb binäre Ausgangsstromamplituden erzeugen, welche die verarbeiteten Daten repräsentieren.
10. Integrierte Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß jede Empfangsschaltung (18a-18n) zusätzlich eine Pulsformerschaltung (20a-20n) umfaßt, die mit dem Kollektor des Empfangstransistors (54) verbunden ist.
11. Integrierte Schaltung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß jeder Treiberschalter (14a-14n) für Strombetrieb ein Paar von Transistoren (42, 43) umfaßt, deren Emitter zusammengeschaltet sind, wobei der Kollektor eines Transistors (43) der Ausgang ist und der Kollektor des anderen Transistors (42) mit einem Referenzpotential (32) verbunden ist.
DE3886036T 1987-08-25 1988-08-19 Hochgeschwindigkeits-digitaldatenübertragungssystem. Expired - Fee Related DE3886036T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/089,281 US4941153A (en) 1987-08-25 1987-08-25 High-speed digital data communication system
PCT/US1988/002865 WO1989002201A2 (en) 1987-08-25 1988-08-19 High-speed digital data communication system

Publications (2)

Publication Number Publication Date
DE3886036D1 DE3886036D1 (de) 1994-01-13
DE3886036T2 true DE3886036T2 (de) 1994-06-23

Family

ID=22216747

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3886036T Expired - Fee Related DE3886036T2 (de) 1987-08-25 1988-08-19 Hochgeschwindigkeits-digitaldatenübertragungssystem.

Country Status (5)

Country Link
US (1) US4941153A (de)
EP (1) EP0335946B1 (de)
JP (1) JP2659020B2 (de)
DE (1) DE3886036T2 (de)
WO (1) WO1989002201A2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994690A (en) * 1990-01-29 1991-02-19 Motorola, Inc. Split level bus
JPH07154447A (ja) * 1993-11-29 1995-06-16 Nec Corp 高速データ伝送回路
SE9403172L (sv) * 1994-09-21 1996-03-22 Uni I Linkoeping Förfarande och anordning för att eliminera inflytandet av noder med hög kapacitans
SE502835C2 (sv) * 1994-11-23 1996-01-29 Ellemtel Utvecklings Ab Termineringsnätsrelaterat kopplingsarrangemang
DE19533274A1 (de) * 1995-09-08 1997-03-13 Thomson Brandt Gmbh Empfängerschaltung mit konstanten Eingangswiderstand
KR100307634B1 (ko) 1998-11-04 2001-11-07 윤종용 전류제어 회로 및 이를 구비하는 패킷 방식 반도체 메모리장치
DE69924450T2 (de) * 1998-11-06 2005-09-15 Matsushita Electric Industrial Co., Ltd., Kadoma Empfänger und Signalübertragungssystem
US6618786B1 (en) * 2000-08-28 2003-09-09 Rambus Inc. Current-mode bus line driver having increased output impedance
US9366560B2 (en) * 2013-08-01 2016-06-14 John Cacciola Detector for detecting a change in a fluid level and generating a digital signal

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3105198A (en) * 1958-08-25 1963-09-24 Martin Marietta Corp Transistor amplifier temperature stabilization circuits
US3375457A (en) * 1965-01-22 1968-03-26 Ibm Data acquisition amplifiers
US3835252A (en) * 1968-11-12 1974-09-10 Burroughs Corp Signal transmission system over bidirectional transmission line
JPS6044854B2 (ja) * 1980-04-22 1985-10-05 岩崎通信機株式会社 信号伝送方式
US4326287A (en) * 1980-06-30 1982-04-20 International Business Machines Corp. Two wire bi-directional digital telephone link
JPS58168322A (ja) * 1982-03-30 1983-10-04 Toshiba Corp 正帰還増幅回路
US4654653A (en) * 1983-09-12 1987-03-31 Honeywell Inc. Digital data communication apparatus
US4607232A (en) * 1985-04-01 1986-08-19 Raytheon Company Low voltage amplifier circuit
JPH0779231B2 (ja) * 1986-06-20 1995-08-23 富士通株式会社 インタフェイス回路
US4713827A (en) * 1986-11-10 1987-12-15 Ncr Corporation Terminator for a cmos transceiver device
US4736385A (en) * 1987-01-27 1988-04-05 Computer Network Technology Corporation Transmitter and receiver circuit
US4755767A (en) * 1987-07-30 1988-07-05 National Semiconductor Corporation High gain amplifier using two current mirrors

Also Published As

Publication number Publication date
EP0335946B1 (de) 1993-12-01
JPH02501345A (ja) 1990-05-10
WO1989002201A3 (en) 1989-04-20
EP0335946A1 (de) 1989-10-11
JP2659020B2 (ja) 1997-09-30
WO1989002201A2 (en) 1989-03-09
DE3886036D1 (de) 1994-01-13
US4941153A (en) 1990-07-10

Similar Documents

Publication Publication Date Title
DE69029606T2 (de) Leistungsschnittstellenschaltung und Verfahren zur Prüfung einer solchen Schaltung
DE68917111T2 (de) BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte.
DE3929351C1 (de)
DE3886036T2 (de) Hochgeschwindigkeits-digitaldatenübertragungssystem.
EP0074417B1 (de) Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert
DE2049085A1 (de) Leitungstreibersystem
DE69211584T2 (de) Verfahren und Schaltung zur Übertragungsdetektion für bidirektionale, differenzielle Strecke
DE2706904A1 (de) Bistabiler schaltkreis
DE3687992T2 (de) TTL-Tristate-Ausgangsschaltung.
CH644233A5 (de) Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk.
DE69015507T2 (de) TTL-ECL/CML-Umsetzer mit differentiellem Ausgang.
DE3880908T2 (de) Emittergekoppelte logikschaltung.
DE2031038A1 (de) Elektronisches Speichersystem
DE1054118B (de) Regenerative wahlweise ODER-Schaltung
EP0735493B1 (de) Bus-Treiberschaltung
DE3878276T2 (de) Tri-state-ausgangsschaltung.
DE3501274A1 (de) Schalter
DE2025740A1 (de) Sammelleitungsanordnung
EP0632595B1 (de) Leitungstreiberschaltstufe in Stromschaltertechnik
DE2951929C2 (de) Prüfeinrichtung
DE4231178C2 (de) Speicherelement
DE3786178T2 (de) Schaltung zum angleichen der signalverzoegerungszeiten.
DE4112612C2 (de) Integrierte Halbleiterspeicherschaltung
DE4211553A1 (de) Multiplexer
DE3878841T2 (de) Bidirektionaler dreizustandsumsetzer fuer echte ttl- und echte ecl-signale.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee