JPH02501345A - 高速デジタルデータ通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ通信に関するものであり、特に低電力消費の高速データ転送が可 能なデジタルデータ通信システムに関するものである。

このマイクロエレクトロニクス時代において、数千の電子回路が単一の集積回路 “チップ″に組込まれ、多数のチップが単一の印刷回路板上に取付けられている 。利点は電子システムを更に微小化し、このようなシステムによって消費される 電力を減少することである。印刷回路板上の集積回路チップ間の相互接続は、そ れらが分布抵抗、キャパシタンス、およびインダクタンスの伝送ラインとして機 能するが、それは波形の信号端部移行時間に関するそれらの相互接続の長さのた めである。結果的に、インピーダンス整合および電力消費のような通常の伝送ラ インの考慮すべき事柄は主にチップ内接続の設計に関係している。

従来、電圧モード回路は集積回路チップ間のデジタルデータを転送するために使 用される。データ伝送速度を増加するため、電力消費の点から高い費用が支払わ れなければならないが、それはチップ内接続および伝送ライン整合要求に繰返し 課せられなければならない大きな電圧振動のためである。

例えば、速度５００メガビット毎秒でデータを伝送するため、１００ミリワツト 毎ビツトの電力消費を招く。

発明の概要 本発明に従うと、高速デジタルデータ通信システムは、集めおよび出力装置とし て電流モード回路を使用する。特に、電流モード駆動スイッチは伝送されるデー タを表わすデジタル信号源に反応して出力電流振幅を発生する。このスイッチは 伝送ラインの入力へ接続される。伝送ラインの出力は、電流振幅に反応し、はぼ 一定の電圧レベルの入力を有する受信回路の入力へ接続される。伝送ライン上の 電流振幅および伝送ライン上のほぼ一定の電圧レベルのメンテナンスのようなデ ータの表現は、大きい寄生的キャパシタンスがデータ転送、即ち伝送の妨害をし ないので電力消費を減少する。

本発明は特徴は受信回路のような共通ベース形態で接続されたトランジスタの使 用にある。トランジスタのエミッタは伝送ラインの出力へ接続される。トランジ スタのベースは定電圧源へ接続される。電圧モード出力はトランジスタのコレク タで供給される。共通ベーストランジスタは伝送ラインにほぼ一定の電圧を供給 するが、一方ライン上の電流振幅を共通ベース出力で電圧レベルへ変換する。共 通ベーストランジスタはまた抵抗端末の大きな電力消費を招くことなく整合され たインピーダンスを伴って伝送ラインを効果的に終端する。

典型的に、デジタルデータは速度５００メガビット毎秒で伝送され、１０ミリワ ツト毎ビツトの電力消費を伴う。従って、データ伝送速度は対応する電力消費ペ ナルティを招くことなく実質的に増加される。

本発明のもう１つの特徴は出力および入力からの正のフィードバック接続を有す る／ユミットトリガの形のパルス成形器である。これはシュミットトリガによっ て発生したパルスを成形する。

本発明のもう１つの特徴は、所望される電流モード回路を・集積回路チップへ組 込むことである。この集積回路は複数の２進受信回路、入力レジスタ、データ処 理回路、出力レジスタ、および複数の電流モード駆動スイッチを具備する。受信 回路は各々はぼ一定の電圧レベルの入力および２進出力を有する。入力レジスタ は受信回路の２進状態を表わすデータを蓄積する。データ処理回路は蓄積された データを処理する入力レジスタへ結合される。出力レジスタは処理されたデータ を蓄積するためデータ処理回路へ結合される。電流モード駆動スイッチは出力レ ジスタへ結合されて処理されたデータを表わす２進出力電流振幅を発生する。複 雑な電子システムが、例えば印刷回路板の導電路の形で、伝送ラインによって組 込まれた記述された集積回路から構成されると、データ伝送速度および電力消費 における上述の改良が得られる。

本発明のもう１つの特徴は所望される電流モード駆動スイッチをテストするため の方法にある。駆動スイッチおよび電圧計はダイオードブリッジの１つのノード へ接続される。ＤＣ基準電圧源はブリッジの第１のノードに対向する第２のノー ドへ接続される。第１のＤＣ電流源は第１と第２のノートとの間の第３のノード へ接続される。第２のＤＣ電流源は第１と第２のノードとの間の第４のノードへ 接続される。ブリッジと相対する一方の電流源の電流の方向は他方の電流源のそ れと反対である。電流源は閾値電流振幅を定める。ブリッジのダイオードは一方 の電流源から他方へ電流を流す方向で接続される。駆動装置によって発生した電 流の変化振幅は閾値を超えると、第１のノードでの電圧は基準電圧以下へ落ち、 電流振幅が閾値レベル以下に落ちるとき、第１のノードでの電圧は基準電圧レベ ルへ戻る。

図面の簡単な説明 本発明の実施のため考慮される最良モードの特定の実施例の特徴は図面において 説明される。

第１図は本発明の原理を使用した高速デジタルデータ通信システムの概略的ブロ ック図である。

第２図は第１図のシステムの概略的回路図である。

第３図は第２図のシステムのためのバイアス電圧源の温度補償の概略的回路図で ある。

第４図は本発明の集積回路チップへの結合を示す概略的ブロック図である。

第５図は第１図のシステムの電流モード駆動スイッチのためのテスト装置の概略 的図である。

特定の実施例の詳細な説明 本発明を説明するために選択された実施例において、この通信システムはバイポ ーラ電圧信号を使用する複雑な２進デジタルデータ処理システムの一部であるこ とが仮定される。

第１図において、このシステムの１ビツトの２進データを考えると、１個の集積 回路チップからのビットの２進値を表わすバイポーラ電圧出力はこの集積回路チ ップ上に搭載された電流モード駆動スイッチ１４の端子１１）および１２へ結合 される。

スイッチ１４は、伝送ライン１６を経てもう１つの集積回路チップへ転送される データを表わすシングルエンド２進電流振幅を生じる。伝送ライン１６は好まし くはスイッチ１４が取付けられている集積回路チップ間の相互接続と、電流−電 圧コンバータ１８が取付けられているもう１つの集積回路チップとを含み、印刷 回路板および内部集積回路導電パッドおよびハラケージリード上に導電路を含む 。伝送ライン１６の出力はコンバータ１８の入力へ接続され、それはその入力に おけるライン電流振幅に反応してその出力電圧レベルを生じる。コンバータ１８ の入力はほぼ一定の電圧レベルのままであり、それはまた伝送ライン１６上にほ ぼ一定の電圧レベルを与える。従って、一方の集積回路チップから他方の集積回 路チップへデータを転送することは伝送ライン１６上の繰返される電圧振動を必 要としない。その代わり、伝送ライン１６上の電圧はほぼ一定のレベルで維持さ れ、このデータは電流振幅における変化の形で伝送さる。これは、大きな電力消 費を伴わずに、例えば５００メガビット毎秒の高速データ伝送速度で伝送ライン １６上のデータを伝送する。典型的に、電力消費は１０ミリワツト毎ビツトであ る。好ましくは、コンバータ１８はまた伝送ライン１６へ、終端抵抗なしにその 特性インピーダンスに整合された負荷インピーダンスを供給し、附随する電力消 費を与える。コンバータ１８はパルス成形器２０へ結合され、端子２２および２ ４で伝送ライン１６によって転送されるビットの２進値を表わすバイポーラ電圧 入力を発生する。空間的に見ると、スイッチ１４は破線２６の左に表わされる印 刷回路板（ＰＣＢ）上の一方の位置で第１の集積回路（ＩＣ）を板上に取付けら れている。コンバータ１８およびパルス成形器２０は破線２８の右に表わされる 印刷回路板上のもう一方の位置で第２の集積回路（ＩＣ）に板上で設けられてい る。伝送ライン１６は集積回路チップのパッドおよびパッケージリードと共にチ ップ間の印刷回路板上に形成された導電路を含む。

第１図の詳細な実施を示す回路図である第２図において、同じ参照符号が第１図 に関連して記述された部品に付されている。端子１０はｎｐｎ　）ランジスタ３ ０のベースへ接続される。

端子１２はｎｐｎ）ランジスタ３１のベースへ接続される。グランドバス３２は ３４で表わされるチップのパッケージリードおよび導電性パッドによってトラン ジスタ３０のコレクタおよびトランジスタ３１のコレクタへ接続される。電力バ ス３６は３６で表わされたチップのパッケージリードおよび導電性パッドと抵抗 ３８によってトランジスタ３０のエミッタへ接続され、抵抗４０によってトラン ジスタ３１のエミッタへ接続される。負のバイアス電圧ＶＥＥＯ源はバス３６へ 接続される。ｎｐｎトランジスタ４２および４３は電流モード駆動スイッチとし て機能する。

トランジスタ３０のエミッタはトランジスタ４２のベースへ接続される。トラン ジスタ３１のエミッタはトランジスタ４３のベースへ接続される。トランジスタ ４２および４３のエミッタは共にｎｐｎ　）ランジスタ４４のコレクタへ接続さ れる。トランジス夕４４のエミッタは抵抗４６によって電力バス３６へ接続され る。

端子４８はトランジスタ４４のベースへ接続される。第３図に関連して更に詳細 に説明されるように、端子４８へ接続される通常のバイアス電圧源（第２図には 図示されていない）はトランジスタ４４および抵抗４６の特性の変化を補償し、 温度変化において抵抗５５の両端の電圧レベルに一定に維持する。トランジスタ ４２のコレクタはグランドバス３２へ直接接続される。トランジスタ４３のコレ クタは５０で表わされるチップの導電性パッドおよびパッケージリードを経て伝 送ライン１６へ接続される。伝送ライン１６はバッド５０および５７で大きいキ ャパシタンスを有する。

動作において、端子１０および１２へ供給されたバイポーラ電圧出力は、端子１ ０での２進電圧レベルが端子１２での電圧レベルより大きいとき、トランジスタ ４２がトランジスタ４３およびトランジスタ４３のコレクタ電流より導電性が高 く、伝送ライン１６を経て一方の２進値を表わす低い振幅で流れる。端子１２で の２進電圧レベルが端子１０より大きいとき、トランジスタ４３はトランジスタ ４２より導電性が高くなり、伝送ライン１６を経て流れる電流は他方の２進値を 表わ大きい振幅である。トランジスタ４２および４３を流れる電流振幅の合計は 、データビットの２進値にかかわりなくほぼ同じままである。トランジスタ４２ および４３はバイアスされ、そのためそれらは電流モードで動作する。パラメー タが選択され、そのため電流モード動作と一致して、トランジスタ４２および４ ３のコレクタ電流は飽和しなくなる。要するに、トランジスタ４２および４３を 含む駆動スイッチはバイポーラ電圧出力レベルをシングルエンド電流モード信号 へ変換し、その電流振幅はデータビットの２進値を表わす。

他方のチップに搭載されたｎｐｎ　）ランジスタ５４は電流−電圧変換器として 動作する。トランジスタ５４のコレクタは負荷抵抗５５、および５Ｂで表わされ たチップの導電パッドおよびパッケージリードによってグランドバス３２へ接続 される。トランジスタ５４のエミッタは５７で表わされたチップの導電パッドお よびパッケージリードを経て伝送ライン１６へ接続される。

５０および５７は第２図において別々に描かれているけれども、それらは駆動ス イッチと変換器との間の分布キャパシタンスおよびインピーダンスを与えるとい う意味で伝送ライン１６の一部である。トランジスタ５４のエミッタはｎｐｎ　 トランジスタ５８のコレクタへ接続される。トランジスタ５８のエミッタは抵抗 ５９、および６０で表わされたチップの導電性パッドおよびパッケージリードに よって電力バス３６へ接続される。端子６２はトランジスタ５８のベースへ接続 される。トランジスタ５４のベースは、以下に更に詳細に説明されるノード６１ へ接続される。ｎｐｎ　トランジスタ６４および６５はパルス成形器として機能 する。トランジスタ６４のコレクタは直列の負荷抵抗６６および抵抗６７によっ てグランドバス３２へ接続される。トランジスタ６５のコレクタは負荷抵抗６８ および抵抗６７によってグランドへ接続される。トランジスタ６４およ６５のエ ミッタはｎｐｎ　）ランジスタフ０のコレクタへ接続される。トランジスタ７０ のエミッタは抵抗７２によって電力バス３６へ接続される。端子６２はトランジ スタ７０のベースへ接続される。接続６９はトランジスタ６５のベースとトラン ジスタ６４のコレクタとの間に形成される。トランジスタ６５のコレクタは端子 ２２へ接続され、トランジスタ６４は端子２４へ接続される。

第３図に示されたように構成される通常の温度補償バイアス電圧源は端子６２へ 接続される。この源によってトランジスタ５８および７０のベースへ供給される 電圧は、抵抗６６および６８での２進電圧レベルの一定の電圧に維持して温度で 様々に補償する。温度追跡電流はトランジスタ６４および６５のエミッタから電 力バス３６へ流れるので、温度追跡電流はまた抵抗６７を経て流れ、トランジス タ６４および６５を経て流れる電流の合計は温度を追跡する。従って、ノード６ １はデータビットの２進値に関係なく一定電圧レベルのままであり、トランジス タ５４は効果的に共通ベース形態で接続される。一定電圧レベルであるノード６ １から、一定の電圧低下を本質的に維持するトランジスタ５４のベース−エミッ タ回路を経て伝送ライン１６への接続、およびトランジスタ５４のエミッタから トランジスタ５８および抵抗５９を経て電力バス３６へ流れる定電流のため、は ぼ一定の電圧レベルが、伝送ライン１６上に転送されるデータビットの２進値に 関わりなく伝送ライン１６上に与えられる。結果的に、バッド５０および５７の キャパシタンスは、電流モードデータがチップ間で転送されるとき充電も放電も されない。

チップ間の導電バス印刷回路板相互接続の場合における伝送ライン１６の典型的 な特性インピーダンスは約５０乃至７０オームである。これは共通ベーストラン ジスタ５４の入力インピーダンスと同程度であり、それは電流振幅の増加に伴っ て減少する。共通ベーストランジスタのこの特性の利点を得るため、トランジス タ５４はバイアスされ、その入力インピーダンスは一方の２進値を表わす小さい 電流振幅のため伝送ライン１６の特性インピーダンスより僅かに上であり、他方 の２進値を表わす高い電流振幅のため伝送ライン１６の特性インピーダンスより 僅かに下である。この方法で、トランジスタ５４の平均入力インピーダンスは電 力消費終端抵抗を必要とせずに伝送ライン１６の特性インピーダンスとほぼ整合 する。

動作において、トランジスタ５４は伝送ライン１６を経て流れる電流の振幅に応 答する。電流の振幅が低く一方の２進値を表わしているとき、トランジスタ５４ のコレクタでの電圧レベルは上昇し、トランジスタ６４はトランジスタ６５以上 に導電し、それによって端子２２上に端子２４より高い電圧レベルを与える。

電流の振幅が高いとき、トランジスタ５４のコレクタでの電圧レベルは低下し１ 、トランジスタ６５はトランジスタ６４より導電性となり、それによって端子２ ４上に端子２２より高い電圧レベルを与える。トランジスタ６４および６５はシ ュミットトリガとして機能する。接続６９は正のフィードバックを供給し、従っ てトランジスタ６４および６５の転移を加速し、それによって端子２２および２ ４で供給されるパルスを鋭くする。

本発明の典型的な実施例において、電流および電圧振動、バイアス電圧および成 分値は以下の通りである。抵抗４６を経る電流は０．７５０　ミリアンペア（ｍ ａ）である。抵抗５９を経る電流は０．１２０　ｍａである抵抗７２を経る電流 は０．７３０　ｍａである。トランジスタ４３のコレクタ電流の電流振動は０乃 至０．７５０　ｍａである。トランジスタ５４のコレクタ電流は０．１２０乃至 ０．８７０　ｍａである。トランジスタ６４および６５の各コレクタ電流の電流 振動は〜０乃至０．７３０　ｍａである。端子１０．１２．２２．および２４で の電圧振動は１２０ミリボルト（ＩＩＩＶ）である。トランジスタ５４のコレク タでの電圧振動は１５０　ｍｖである。トランジスタ５４のエミッタでの電圧振 動は３５ｍｖである。バイアス電圧ＶＥＥは５．２ボルトである。端子４８およ び６２へ供給されるバイアス電圧は−３，９ボルトである。ノード６１での電圧 は一１００ｍＶである。低い電流振幅を伝送するときのトランジスタ５４のコレ クタでの電圧は一１００ｍＶである。抵抗３Ｂ、　４０゜４Ｂ、　５５．５９． ６Ｂ、　６７、６８．および７２は、１８に、１８に、７５０．４に、　３００ 　、２５０　、３００　、Ｉ　Ｋのような±２０％までのオーム値を有するＰ型 である。伝送ライン１６は長さ４インチまでの７０オームのラインである。各パ ッドおよびパッケージリードは２ピコフアラドのキャパシタンスである。トラン ジスタはＦＡＳＴ−−Ｚ　（破線）であり、トランジスタ４２．４３．５４゜６ ４、および６５はＶＮＯ７２１１型であり、残るトランジスタはＶＮ６Ｈ１１１ 型である。

チップからチップへ２進データの１つのビットを伝送するための回路が第１図お よび第２図に示されている。導電パッドおよびパッケージリード３４．３７．５ ０．５８．５７および６０、グランドバス３２および電力バス３６を除いて、記 述された回路はチップからチップへ伝送される各データビットのため繰返される 。

第３図は端子４８または端子６２へ接続された温度補償電圧バイアス源を示す。

個々の源は共通源よりむしろこれらの端子の各々へ接続される。ｎｐｎ　）ラン ジスタフ４のコレクタはグランドバス３２へ接続される。トランジスタ７４のエ ミッタはｎｐｎ　）ランジスタフ６のコレクタへ接続される。トランジスタ７６ のコレクタもまたそのベースへ直接接続される。トランジスタ７６のエミッタは 抵抗７８によって電力バス３６へ接続される。ｎｐｎトランジスタ８０のコレク タは抵抗８１によってグランドバス３２へ接続される。トランジスタ８０のコレ クタもまた直接そのベースおよびトランジスタ７４のベースへ接続される。

トランジスタ８０のエミッタはｎｐｎ　トランジスタ８２のコレクタへ接続され る。トランジスタ８２のコレクタはまたそのベースへ直接接続される。トランジ スタ８２のエミッタは抵抗８４によって電力バス３６へ接続される。記述された バイアス電圧源は通常のものであるので、その動作のモードは説明されない。

既知の様式において、この源は、温度変化において一定の出力電圧振動を維持す るようにバイアスするトランジスタおよび抵抗の特性変化を補償する。

第４図は本発明がどのように集積回路チップへ組込まれるかを概略的に示してい る。同様の参照符号は第１図および第２図に記述された同じ部品を表わす。異な るデータビットのための部品を識別するため異なる添付記号、即ちａ、ｂ、−・ ・ｎが使用されている。端子パッドおよびパッケージリード５７ａ　、　５７ｂ 　、・・・６７ｎは入力回路、即ち、電圧変換器／パルス成形器１８ａ　、　２ ０ａ　、　１８ｂ　、　２０ｂ　、　−１８ｎ　、　２０ｎ　ヘ各々接続される 。電流−電圧変換器／パルス成形器１８ａ　、　２０ａ　、　１８ｂ　％２０ｂ 、・・・１８ｎ　ｓ　２０ｎは入力レジスタ８６へ接続される。レジスタ８６は デジタル信号処理回路８８へ結合される。回路８８は計算装置、メモリ装置、お よび／または通常集積回路へ組込まれるその他のデジタルデータ処理回路を具備 する。回路８８は出力レジスタ９０へ結合される。レジスタ９０は出力回路、即 ち電流モード駆動スイッチ１４ａ　、　１４ｂ　、・・・１４ｎへ接続される。

電流モード駆動スイッチ１４ａ　、　１４ｂ　、・・・１４ｎは導電パッドおよ びパッケージリード５０ａ　、　５０ｂ　、・・・５０ｎへ各々接続される。

グランドバス３２は記述された入力および出力回路の各々へ接続される。電力バ ス３６もまた入力および出力回路の各々へ接続される。

要するに、複雑な電子システムへ使用される各集積回路チップは好ましくは対応 する電力消費ペナルティを招くことなく電圧モード入力および出力回路より実質 的に高速でデータ電装を行なうように、本発明の記述された原理を使用する入力 および出力回路を備えられる。

第５図は、電流モード駆動スイッチ１４が適切に切替わるか否かを決定するため のテスト装置を明らかにする。特に駆動スイッチ１４および電圧計１００はダイ オードブリッジのノード１０２へ接続される。ＤＣ基準電圧源１０４は地面とブ リッジのノード１０６との間に接続される。ＤＣ電流源１０８はブリッジの端子 １１Ｏへ接続される。電流源１１２はブリッジのノード１１４へ接続される。ブ リッジに対して源１０８の電流の方向は源１１２の電流の方向と反対である。言 替えると、源１０８からの電流はブリッジ内へ、源１１２からの電流はブリッジ から外へ向かう。例えば、電流源１０８および１１２は、所望されるならトラン ジスタ５４のエミッタ回路における電流源と同じ方法で構成される。ダイオード １１５　、１１６　、１１７および１１８は電流を源１０８から源１１２へ導く ような極性で接続される。好ましくは、源１０８および１１２は同じ電流振幅を 発生し、電流振幅閾値を定める。（例えば、源１０８および１１２の電流値は０ ．３０　ｍａである。）スイッチ１４によって発生した電流がその閾値以下に存 在するとき、ノード１０２は基準電圧レベルである。駆動スイッチ１４によって 発生する電流がこの電流閾値を超えるとき、ノード１０２での電圧レベルはダイ オードの１つを経てほぼ電圧低下の値まで低下する。従って、このブリッジは駆 動スイッチ１４の電流振幅変化を電圧変化へ変換し、それによって駆動スイッチ １４が適切にバイナリ値開を移行することを実証する。

本発明の記述された実施例は単に本発明の詳細な説明と見なされるものであり、 本発明の技術的範囲はこのような実施例に制限されるものではない。様々な多数 のその他の装置が本発明の技術的範囲から外れることなく当業者によって工夫さ れても良い。

国際調査報告 一瞳爛Ｉ−＾１１＾帥耐−”罎−一〇　？ＣＴ／’ＪＳ　εＢ１０２８６５国際 調査報告 ＵＳ　８８０２８６５ ＳＡ　２４８１２

Claims (15)

【特許請求の範囲】
1. （１）伝送されるデータを表わすデジタル信号源と、データを表わす源出力電流 振幅に応答して発生させるための電流モード駆動スイッチと、 入力および出力を有する伝送ラインと、伝送ラインの入力ヘスイッチを接続する ための手段と、電流振幅に応答し、ほぼ一定の電圧レベルの入力を有する受信回 路と、 伝送ラインの出力を受信回路の入力へ接続するための手段とを具備する高速デジ タルデータ通信システム。
2. （２）受信回路がほぼ一定の電圧源と、共通ベース形式で接続されたトランジス タとを具備し、トランジスタのエミッタが伝送ラインの出力へ接続され、トラン ジスタのベースが定電圧源へ接続される請求項１記載のデジタルデータ通信シス テム。
3. （３）受信回路が付加的に受信トランジスタのコレクタへ接続されたパルス成形 回路を具備する請求項２記載のデジタルデータ通信システム。
4. （４）パルス成形回路が、トランジスタ対の各コレクタから共通ノードへ接続さ れる抵抗を負荷とするエミッタが互いに接続された一対のトランジスタと、１端 部が共通ノードへ接続される共通抵抗と、それらからの電流の合計がほぼ一定で あるようにトランジスタ対をバイアスするための手段とを具備し、それによって 共通ノードが定電圧源として機能する請求項３記載のデジタルデータ通信システ ム。
5. （５）バイアス手段が温度変化を補償するための手段を含む請求項４記載のデジ タルデータ通信システム。
6. （６）一方の対のトランジスタのベースが他方の対のトランジスタのコレクタへ 接続され、共通ベーストランジスタのコレクタが他方の対のトランジスタのベー スへ接続される請求項４記載のデジタルデータ通信システム。
7. （７）電流モード駆動スイッチがエミッタと接続された一対のトランジスタを具 備し、一方のトランジスタのコレクタが伝送ラインへ接続され、他方のトランジ スタのコレクタが基準電位へ接続される請求項１記載のデジタルデータ通信シス テム。
8. （８）源がトランジスタ対の各ベースへ接続されるバイポーラ電圧信号である請 求項７記載のデジタルデータ通信システム。
9. （９）温度変化に対してトランジスタの出力電圧振動を一定に維持するようにト ランジスタ対をバイアスするための手段を付加的に具備する請求項８記載のデシ タルデータ通信システム。
10. （１０）それぞれほぼ一定の電圧レベルの入力と、２進状態の出力を有する複数 の２進受信回路と、 受信回路の２進状態を表わすデータを蓄積するための入力レジスタと、 データを処理するための入力レジスタへ結合される手段と、処理されたデータを 蓄積するようにデータ処理手段へ結合される出力レジスタと、 出力レジスタへ結合される複数の電流モード駆動スイッチであって、このスイッ チが処理されるデータを表わす２進出力電流振幅を発生するようなスイッチとを 具備する集積回路。
11. （１１）各受信回路が一定の電圧源と、共通ベース形式で接続されたトランジス タとを具備し、トランジスタのエミッタが入力であり、トランジスタのベースが 一定の電圧源へ接続される請求項１０記載の集積回路。
12. （１２）各受信回路がトランジスタのコレクタへ接続されるパルス成形回路を付 加的に具備する請求項１１記載の集積回路。
13. （１３）各電流モード駆動スイッチがエミッタと接続される一対のトランジスタ を具備し、一方のトランジスタのコレクタが出力へ接続され、他方のトランジス タのコレクタが基準電位へ接続される請求項１０記載の集積回路。
14. （１４）ダイオードブリッジの第１のノードへ振幅を変える電流を発生する電流 モードスイッチを接続し、第１のノードと対向するダイオードブリッジの第２の ノードへ電圧基準を供給し、 第１と第２のノードの間の第３のノードへ第１の電流を供給し、 第１と第２のノード間の第４のノードへ第１の電流とブリッジに対して反対方向 に流れる第２の電流を供給し、ブリッジのダイオードが第１の電流から第２の電 流へ電流を流す方向の極性で接続され、 スイッチの電流振幅を変えるのに応答して第１のノードでの電圧変化を検出する 過程を含む電流モードスイッチをテストする方法。
15. （１５）第１および第２の電流が同じ振幅である請求項１４記載の方法。