JPS631211A - インタフエイス回路 - Google Patents
インタフエイス回路Info
- Publication number
- JPS631211A JPS631211A JP61144278A JP14427886A JPS631211A JP S631211 A JPS631211 A JP S631211A JP 61144278 A JP61144278 A JP 61144278A JP 14427886 A JP14427886 A JP 14427886A JP S631211 A JPS631211 A JP S631211A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current drive
- emitter
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008054 signal transmission Effects 0.000 abstract description 11
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は信号伝送路において、浮遊容量の影響によって
信号の伝送特性が悪化するのを解決するため、送信側の
出力回路を高出力インピーダンスの電流駆動回路で構成
し、受信側の入力回路を低入力インピーダンスのベース
接地回路で構成し、送信側と受信側とを接続する信号線
に生じる浮遊容量によって信号の伝送特性ケ悪化するの
を防止するようにしたものである。
信号の伝送特性が悪化するのを解決するため、送信側の
出力回路を高出力インピーダンスの電流駆動回路で構成
し、受信側の入力回路を低入力インピーダンスのベース
接地回路で構成し、送信側と受信側とを接続する信号線
に生じる浮遊容量によって信号の伝送特性ケ悪化するの
を防止するようにしたものである。
本発明はインタフェイス回路に係り、特に、通信システ
ムや計算機システムなどにおける高速信号の伝送を行な
うに好適なインタフェイス回路に関する。
ムや計算機システムなどにおける高速信号の伝送を行な
うに好適なインタフェイス回路に関する。
通信システムや計算機システムにおいては情報伝送の増
大に伴って信号の高速処理が必要となっている。このよ
うなシステムにおける信号の高速処理においては、信号
の高速特性を損なわずに信号の受授を行なう必要がある
。
大に伴って信号の高速処理が必要となっている。このよ
うなシステムにおける信号の高速処理においては、信号
の高速特性を損なわずに信号の受授を行なう必要がある
。
ところで、このようなシステムを構成するインタフェイ
ス回路においては、各回路間の配線は実装や漏話などの
関係で回路内配線と比較して通常長くなることが多く、
基板の電源やアースとの間に浮遊容量が付加されやすい
。又、集積回路など゛においては、多層配線の各層間や
サブストレートの間、あるいはボンリング用パッドなど
において浮遊容量が発生し、回路の高速特性を劣化させ
る要因となっている。このため、回路間の配線に付加さ
れる浮遊容量に対して高速特性が劣化しにくいインタフ
ェイス回路が必要とされている。
ス回路においては、各回路間の配線は実装や漏話などの
関係で回路内配線と比較して通常長くなることが多く、
基板の電源やアースとの間に浮遊容量が付加されやすい
。又、集積回路など゛においては、多層配線の各層間や
サブストレートの間、あるいはボンリング用パッドなど
において浮遊容量が発生し、回路の高速特性を劣化させ
る要因となっている。このため、回路間の配線に付加さ
れる浮遊容量に対して高速特性が劣化しにくいインタフ
ェイス回路が必要とされている。
高速用インタフェイス回路として、第５図及び第６図に
示されるものが知られている。第５図に示す回路はトラ
ンジスタ１１をオープンコレクタ回路で構成したもので
あり、単一の信号を伝送するときに用いられている。又
、第６図に示す回路はトランジスタ１１．１２によって
差動回路を構成すると共にオープンコレクタ回路を構成
し、差動信号を伝送する場合に用いられている。なお、
１３は定電流源を示し、１４はエミッタ抵抗を示し、２
３．２４はそれぞれ負荷抵抗を示す。
示されるものが知られている。第５図に示す回路はトラ
ンジスタ１１をオープンコレクタ回路で構成したもので
あり、単一の信号を伝送するときに用いられている。又
、第６図に示す回路はトランジスタ１１．１２によって
差動回路を構成すると共にオープンコレクタ回路を構成
し、差動信号を伝送する場合に用いられている。なお、
１３は定電流源を示し、１４はエミッタ抵抗を示し、２
３．２４はそれぞれ負荷抵抗を示す。
第５図及び第６図に示されるインタフェイス回路の場合
には、いずれも送信側の出力回路が高出力インピーダン
スで構成され、受信側の入力回路のインピーダンスが負
荷抵抗２３．２４によって決定されるようになっている
。このため、第５図及び第６図に示される回路の周波数
帯域は次の（１）式によって表される。
には、いずれも送信側の出力回路が高出力インピーダン
スで構成され、受信側の入力回路のインピーダンスが負
荷抵抗２３．２４によって決定されるようになっている
。このため、第５図及び第６図に示される回路の周波数
帯域は次の（１）式によって表される。
（１）式から負荷抵抗ＲＬは十分小さいときには帯域が
広くなるが、負荷抵抗ＲＬを小さくすると、利得が下が
り損失が多くなるため、負荷抵抗ＲＬを小さくすること
はできない。このため、信号線１００．１０２に浮遊容
量Ｃが生じると、第７図に示されるように、浮遊容ｗＣ
の増加によって周波数帯域が急激に劣化するという不具
合が生じた。
広くなるが、負荷抵抗ＲＬを小さくすると、利得が下が
り損失が多くなるため、負荷抵抗ＲＬを小さくすること
はできない。このため、信号線１００．１０２に浮遊容
量Ｃが生じると、第７図に示されるように、浮遊容ｗＣ
の増加によって周波数帯域が急激に劣化するという不具
合が生じた。
そこで、送信側の出力回路を、第８図に示されるように
、トランジスター１をオープンエミッタ回路で構成した
り、あるいは第９図に示されるようにトランジスター１
をエミッタホロア回路で構成したりするものが提案され
た。これらの回路によれば送信側の出力回路を電圧駆動
回路で構成することができ、送信側の出力インピーダン
スを低く、受信側の入力インピーダンスを高くすること
ができる。即ち、送信側の出力インピーダンスは、トラ
ンジスター１のエミッタ抵抗ｒｅと等しいため、低出力
インピーダンスとなり、受信側の入力インピーダンスを
高くすることができる。そしてこの回路方式における周
波数帯域は次の（２）式によって表される。
、トランジスター１をオープンエミッタ回路で構成した
り、あるいは第９図に示されるようにトランジスター１
をエミッタホロア回路で構成したりするものが提案され
た。これらの回路によれば送信側の出力回路を電圧駆動
回路で構成することができ、送信側の出力インピーダン
スを低く、受信側の入力インピーダンスを高くすること
ができる。即ち、送信側の出力インピーダンスは、トラ
ンジスター１のエミッタ抵抗ｒｅと等しいため、低出力
インピーダンスとなり、受信側の入力インピーダンスを
高くすることができる。そしてこの回路方式における周
波数帯域は次の（２）式によって表される。
（２）式から、ｒｅは小さいので、周波数帯域は第１０
図に示されるように、浮遊容量Ｃの増加によって劣化す
るのを抑制することができる。
図に示されるように、浮遊容量Ｃの増加によって劣化す
るのを抑制することができる。
しかしながら、オープンエミッタ回路及びエミッタホロ
ア回路では、トランジスタ１１のエミッタに容量が付加
されるエミッタビーキングの構成となるため、第１０図
に示されるように、浮遊容量Ｃによって発振やリンギン
グなどが生じ信号の伝送特性に悪影響を及ぼすという不
具合があった。
ア回路では、トランジスタ１１のエミッタに容量が付加
されるエミッタビーキングの構成となるため、第１０図
に示されるように、浮遊容量Ｃによって発振やリンギン
グなどが生じ信号の伝送特性に悪影響を及ぼすという不
具合があった。
本発明は、前記従来の課題に鑑みて為されたものであり
、その目的は、浮遊容量の影■が信号の伝送特性に実質
的に現われないようにしたインタフェイス回路を提供す
ることにある。
、その目的は、浮遊容量の影■が信号の伝送特性に実質
的に現われないようにしたインタフェイス回路を提供す
ることにある。
前記目的を達成するために本発明は、第１図に示される
ように、送信側の出力回路ｌを高出力インピーダンスの
電流駆動回路１Ａで構成し、受信側の入力回路２をベー
ス接地回路で構成し、ベース接地回路を構成するトラン
ジスタ２Ａのエミッタと出力回路１とを信号線１００を
介して接続し、ベース接地回路用トランジスタ２Ａのコ
レクタを出力としてなるインタフェイス回路を構成した
ものである。
ように、送信側の出力回路ｌを高出力インピーダンスの
電流駆動回路１Ａで構成し、受信側の入力回路２をベー
ス接地回路で構成し、ベース接地回路を構成するトラン
ジスタ２Ａのエミッタと出力回路１とを信号線１００を
介して接続し、ベース接地回路用トランジスタ２Ａのコ
レクタを出力としてなるインタフェイス回路を構成した
ものである。
〔作 用〕
送信側の出力回路からは電流駆動による信号が信号線を
介して出力され、この信号がベース接地回路に入力され
る。ベース接地回路は交流的に入力インピーダンスが低
く、そのインピーダンスはエミッタ抵抗に等しく、信号
伝送上浮遊容量Ｃは負荷抵抗２３との電気回路的な結合
をほぼ失なわせるから、信号線に浮遊容量が付加されて
も、浮遊容量の増加によって信号の伝送特性が損なわれ
ることはない。
介して出力され、この信号がベース接地回路に入力され
る。ベース接地回路は交流的に入力インピーダンスが低
く、そのインピーダンスはエミッタ抵抗に等しく、信号
伝送上浮遊容量Ｃは負荷抵抗２３との電気回路的な結合
をほぼ失なわせるから、信号線に浮遊容量が付加されて
も、浮遊容量の増加によって信号の伝送特性が損なわれ
ることはない。
第２図には、本発明の好適な実施例の構成が示されてい
る。図において、送信側の出力回路１はトランジスタ１
１と抵抗１４によって高出力インピーダンスの電流駆動
回路が構成されている。即ちトランジスタ１１はオープ
ンコレクタ回路として機能している。そしてトランジス
タ１１のコレクタは信号線１００を介して受信側の入力
回路２に接続されている。この入力回路２はトランジス
タ２１．電源２５．負荷抵抗２３から構成されており、
トランジスタ２１のベースが交流的に接地され、ベース
接地回路として機能している。このため、ベース接地回
路は交流的に低入力インピーダンスを呈し、信号伝送上
浮遊容量Ｃの影響が現われないように作用するから、イ
ンタフェイス回路の周波数帯域は前記（２）式で与えら
れる。たとえ信号線１００に比較的に大きな浮遊容量１
００Ｃが付加されることとなったとしても、負荷抵抗２
３に発生する出力信号の周波数帯域はその浮遊容量Ｃに
よって劣化することはな（、第４図に示されるように良
好な周波数特性となる。又さらに、本実施例においては
、入力回路をベース接地回路で構成しているため、この
入力回路の人力インピーダンスが負荷抵抗２３の影響を
受けず、負荷抵抗の設定により利得を持たせることも可
能である。
る。図において、送信側の出力回路１はトランジスタ１
１と抵抗１４によって高出力インピーダンスの電流駆動
回路が構成されている。即ちトランジスタ１１はオープ
ンコレクタ回路として機能している。そしてトランジス
タ１１のコレクタは信号線１００を介して受信側の入力
回路２に接続されている。この入力回路２はトランジス
タ２１．電源２５．負荷抵抗２３から構成されており、
トランジスタ２１のベースが交流的に接地され、ベース
接地回路として機能している。このため、ベース接地回
路は交流的に低入力インピーダンスを呈し、信号伝送上
浮遊容量Ｃの影響が現われないように作用するから、イ
ンタフェイス回路の周波数帯域は前記（２）式で与えら
れる。たとえ信号線１００に比較的に大きな浮遊容量１
００Ｃが付加されることとなったとしても、負荷抵抗２
３に発生する出力信号の周波数帯域はその浮遊容量Ｃに
よって劣化することはな（、第４図に示されるように良
好な周波数特性となる。又さらに、本実施例においては
、入力回路をベース接地回路で構成しているため、この
入力回路の人力インピーダンスが負荷抵抗２３の影響を
受けず、負荷抵抗の設定により利得を持たせることも可
能である。
第３図には、本発明の他の実施例の構成が示されている
。
。
本実施例は送信側の出力回路１をトランジスタ１１．１
２による高出力インピーダンスの電流駆動回路で構成し
、受信側の入力回路をトランジスタ２１，２２、直流電
源２５、負荷抵抗２３．２４からなるベース接地回路で
構成したものである。
２による高出力インピーダンスの電流駆動回路で構成し
、受信側の入力回路をトランジスタ２１，２２、直流電
源２５、負荷抵抗２３．２４からなるベース接地回路で
構成したものである。
即ち、トランジスタ１１．１２の差動増幅回路によって
高出力インピーダンスの電流駆動回路を構成し、トラン
ジスタ２１．２２のベースを交流的に接地したベース接
地回路で構成し、送信側から受信側へ差動信号を伝送す
るようにした葎のである。
高出力インピーダンスの電流駆動回路を構成し、トラン
ジスタ２１．２２のベースを交流的に接地したベース接
地回路で構成し、送信側から受信側へ差動信号を伝送す
るようにした葎のである。
本実施例においても、送信側の出力回路が高出力インピ
ーダンスで構成され、受信側の入力回路でベース接地回
路で構成されているため、信号線１００．１０２に浮遊
容量Ｃが付加されても、浮遊容量Ｃによって周波数帯域
が劣化し、信号の伝送特性を劣化させてしまうのを防止
することができる。
ーダンスで構成され、受信側の入力回路でベース接地回
路で構成されているため、信号線１００．１０２に浮遊
容量Ｃが付加されても、浮遊容量Ｃによって周波数帯域
が劣化し、信号の伝送特性を劣化させてしまうのを防止
することができる。
又、本実施例によれば、本実施例におけるインタフェイ
ス回路を、ボンディングパ・ノドの容量や基板のパター
ン容量の大きな集積回路間のインタフェイス回路として
用いたり、配線パターン容量の大きい集積回路内部の各
回路間のインタフェイス回路として用いれば、より高速
な信号処理装置を構成することが可能となる。
ス回路を、ボンディングパ・ノドの容量や基板のパター
ン容量の大きな集積回路間のインタフェイス回路として
用いたり、配線パターン容量の大きい集積回路内部の各
回路間のインタフェイス回路として用いれば、より高速
な信号処理装置を構成することが可能となる。
以上説明したように本発明によれば、送信側の出力回路
を高出力インピーダンスの電流駆動回路で構成し、受信
側の入力回路をベース接地回路で構成したため、送信側
と受信側とを接続する信号線に浮遊容量が付加されても
周波数帯域の狭帯域化、伝送特性の劣化から免れ得て、
信号の伝送性能の向上に寄与することができるという優
れた効果が得られる。
を高出力インピーダンスの電流駆動回路で構成し、受信
側の入力回路をベース接地回路で構成したため、送信側
と受信側とを接続する信号線に浮遊容量が付加されても
周波数帯域の狭帯域化、伝送特性の劣化から免れ得て、
信号の伝送性能の向上に寄与することができるという優
れた効果が得られる。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例を示す回路図、第３図は本発
明の他の実施例を示す回路図、第４図は本実施例の周波
数特性図、 第５図は従来例の回路図、 第６図は他の従来例の回路図、 第７図は従来例の周波数特性図、 第８図はオーブンエミッタ回路による従来例の回路図、 第９図はエミッタホロア回路による従来例の回路図、 第１０図は従来例の周波数特性図である。 第１図乃至第３図において、 １は出力回路、 ２は入力回路、 １Ａは電流駆動回路、 ２Ａ、１１，１２．２１．２２はトランジスタ、２３．
２４は抵抗である。
明の他の実施例を示す回路図、第４図は本実施例の周波
数特性図、 第５図は従来例の回路図、 第６図は他の従来例の回路図、 第７図は従来例の周波数特性図、 第８図はオーブンエミッタ回路による従来例の回路図、 第９図はエミッタホロア回路による従来例の回路図、 第１０図は従来例の周波数特性図である。 第１図乃至第３図において、 １は出力回路、 ２は入力回路、 １Ａは電流駆動回路、 ２Ａ、１１，１２．２１．２２はトランジスタ、２３．
２４は抵抗である。
Claims (2)
- （１）送信側の出力回路（１）を高出力インピーダンス
の電流駆動回路（１Ａ）で構成し、受信側の入力回路（
２）をベース接地回路で構成し、ベース接地回路を構成
するトランジスタ（２Ａ）のエミッタと前記出力回路（
１）とを信号線（１００）を介して接続し、ベース接地
回路用トランジスタ（２Ａ）の負荷抵抗（２３）を接続
したコレクタを出力としてなることを特徴とするインタ
フェイス回路。 - （２）前記電流駆動回路（１Ａ）を差動オープンコレク
タ回路とし、該差動オープンコレクタ回路のコレクタ出
力毎に前記ベース接地回路を設けたことを特徴とする特
許請求の範囲第１項記載のインタフェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144278A JPH0779231B2 (ja) | 1986-06-20 | 1986-06-20 | インタフェイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144278A JPH0779231B2 (ja) | 1986-06-20 | 1986-06-20 | インタフェイス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS631211A true JPS631211A (ja) | 1988-01-06 |
| JPH0779231B2 JPH0779231B2 (ja) | 1995-08-23 |
Family
ID=15358364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61144278A Expired - Fee Related JPH0779231B2 (ja) | 1986-06-20 | 1986-06-20 | インタフェイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779231B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989001262A2 (en) * | 1987-07-29 | 1989-02-09 | Fujitsu Limited | High-speed electronic circuit having a cascode configuration |
| JPH02501345A (ja) * | 1987-08-25 | 1990-05-10 | ヒユーズ・エアクラフト・カンパニー | 高速デジタルデータ通信システム |
| FR2656186A1 (fr) * | 1988-07-01 | 1991-06-21 | Telecommunications Sa | Procede de liaison d'une plaquette refroidie de pretraitement de signaux et d'une plaquette de traitement et ensemble de traitement pour la mise en óoeuvre du procede. |
| JPH05235964A (ja) * | 1991-10-28 | 1993-09-10 | Internatl Business Mach Corp <Ibm> | ハイパフォーマンスバスシステム、バス用トランシーバ及びディジタル装置用ドライバ |
| US7176709B2 (en) | 2003-12-25 | 2007-02-13 | Seiko Epson Corporation | Receiving device |
| WO2022018823A1 (ja) * | 2020-07-21 | 2022-01-27 | 日本電信電話株式会社 | ドライバ回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3829066A1 (en) * | 2019-11-29 | 2021-06-02 | Socionext Inc. | Clock distribution circuitry |
-
1986
- 1986-06-20 JP JP61144278A patent/JPH0779231B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989001262A2 (en) * | 1987-07-29 | 1989-02-09 | Fujitsu Limited | High-speed electronic circuit having a cascode configuration |
| JPH02501345A (ja) * | 1987-08-25 | 1990-05-10 | ヒユーズ・エアクラフト・カンパニー | 高速デジタルデータ通信システム |
| FR2656186A1 (fr) * | 1988-07-01 | 1991-06-21 | Telecommunications Sa | Procede de liaison d'une plaquette refroidie de pretraitement de signaux et d'une plaquette de traitement et ensemble de traitement pour la mise en óoeuvre du procede. |
| JPH05235964A (ja) * | 1991-10-28 | 1993-09-10 | Internatl Business Mach Corp <Ibm> | ハイパフォーマンスバスシステム、バス用トランシーバ及びディジタル装置用ドライバ |
| US7176709B2 (en) | 2003-12-25 | 2007-02-13 | Seiko Epson Corporation | Receiving device |
| WO2022018823A1 (ja) * | 2020-07-21 | 2022-01-27 | 日本電信電話株式会社 | ドライバ回路 |
| JPWO2022018823A1 (ja) * | 2020-07-21 | 2022-01-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0779231B2 (ja) | 1995-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8385752B2 (en) | Laser diode driver with back terminator and optical transmitter providing the same | |
| US9473205B2 (en) | Coaxial data communication with reduced EMI | |
| US20170041044A1 (en) | Coaxial Data Communication With Reduced EMI | |
| US20110020011A1 (en) | Amplifier, Optical Receiver Circuit, Optical Module and Data Exchange System | |
| EP3526903B1 (en) | Coaxial data communication with reduced emi | |
| JPS631211A (ja) | インタフエイス回路 | |
| US5519233A (en) | Microchip capacitor and thin film resistor as circuit elements in internal impedance matching circuit of microwave transistor | |
| JP3958157B2 (ja) | 差動信号伝送線路の終端回路 | |
| JP2003018224A (ja) | 差動信号伝送方式および差動信号伝送における送信および受信に使用するｉｃ | |
| JP2013115409A (ja) | 半導体パッケージ | |
| JPH10124211A (ja) | 基板接続装置 | |
| JP2608944B2 (ja) | 一体形複数信号処理回路 | |
| JP2001320267A (ja) | Ｅｃｌ終端回路 | |
| US20050025201A1 (en) | Integrated circuit for controlling a laser diode | |
| JP5750178B1 (ja) | 出力回路 | |
| JPH08279717A (ja) | 光受信器の前置増幅回路 | |
| JP2001257509A (ja) | マイクロストリップライン | |
| JPH0345045A (ja) | 信号入出力インタフェース回路 | |
| GB2074824A (en) | High speed ribbon cable bus | |
| JPS62296611A (ja) | 半導体集積回路 | |
| JPH0917958A (ja) | Ａｃ／ｄｃ信号の多重化方法及び装置 | |
| WO2000075796A1 (en) | Isolated high-speed communication bus | |
| JP3156308B2 (ja) | パルス積分回路 | |
| JPH0685511A (ja) | 広帯域結合回路の実装構造 | |
| JP3161233B2 (ja) | フィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |