-
Die
vorliegende Erfindung betrifft eine Leitungsempfängerschaltung, die mit einer Übertragungsleitung
elektrisch verbunden sein kann, zum Empfangen von Information, die über die Übertragungsleitung
in der Form digitaler elektrischer Signale übertragen wird. Eine Leitungsempfängerschaltung
gemäß der Präambel von
Anspruch 1 ist aus IBM Technical Disclosure Bulletin Vol. 38, Nr.
2, Februar 1995, Armonk, US, Seiten 4823–4825 bekannt.
-
Gegenwärtig ist
eine Vielfalt von Konzepten für
digitale logische Schaltungen und digitale Signalisierung zwischen
Schaltungen bekannt.
-
Frühe Konzepte
sind DTL (Dioden-Transistor-Logik), TTL (Transistor-Transistor-Logik)
und ECL (emittergekoppelte Logik), wobei die Konzepte innerhalb
digitaler logischer Schaltungen ebenso wie für digitale Signalisierung zwischen
Schaltungen oder Schaltungsplatinen verwendet werden.
-
Konzepte,
die für Übertragung
digitaler Daten mit einer hohen Datenrate gestaltet sind, setzen vorzugsweise
differenzielle Übertragung
und Empfang digitaler Daten unter Verwendung eines Paars von Signalisierungsdrähten ein.
DPECL (differenzielle positive emittergekoppelte Logik, Differential
Positive Emitter Coupled Logic), LVDS (Niederspannungs-Differenzialsignalisierung,
Low Voltage Differential Signalling) und GLVDS (geerdete Niederspannungs-Differenzialsignalisierung,
Grounded Low Voltage Differential Signalling) sind Beispiele von
Signalisierungskonzepten, die Differenzialsignalisierung verwenden.
Differenzialsignalisierung ermöglicht,
die Differenzialspannung über
dem Paar von Signalisierungsdrähten
gering zu halten, da wegen dem Differenzialkonzept Störungsspannungsabfälle über einer Masseleitung,
die den Sender mit dem Empfänger verbindet,
die Qualität
von Datenübertragung
nicht nachteilig beeinflussen werden. Geringe Differenzialsignalisierungsspannungen
halten wiederum die Leistung, die über Übertragungsleitungen geringer Impedanz übertragen
wird, in vernünftigen
Grenzen.
-
Mit
der stets ansteigenden Komplexität
digitaler Schaltungstechnik zusammen mit einer raschen Erhöhung des
Maßstabs
von Integration und Betriebsgeschwindigkeit steigt entsprechend
die Zahl von Signalkanälen
zwischen jeweiligen Schaltungskomponenten, und dem entsprechend
die Pinzahl der integrierten Schaltungen. Raum auf der Fläche von
gedruckten Schaltungsplatinen zum Unterbringen von Komponenten und
Verdrahtung zwischen den Komponenten und/oder der Peripherie ist
wertvoll und knapp.
-
Aus
einer Vielfalt von unterschiedlichen Gründen setzt außerdem ein
komplexes System häufig
unterschiedliche Signalisierungsschemata für unterschiedliche Teile ein.
Wenn alle Differenzialsignalisierungskonzepte, die gegenwärtig verfügbar sind,
betrachtet werden, reichen Signalisierungsspannungen von leicht
unter 0 Volt bis zu mehr als 4 Volt. Als eine Folge ist es nicht
möglich,
einen Ausgang einer Schaltung, die einem bestimmten Differenzialsignalisierungskonzept
entspricht, mit dem Eingang einer anderen Schaltung zu verbinden,
die einem anderen Signalisierungskonzept entspricht. Entsprechend
muss sich die Gestaltung einer komplexen Schaltung entweder an ein
spezifisches Signalisierungskonzept halten oder muss Mittel zum Übersetzen
zwischen den unterschiedlichen Signalisierungspegeln enthalten.
Die erste Alternative hat den Nachteil, dass zukünftigen Entwicklungen Flexibilität fehlt,
während
die letztere Alternative zusätzlichen
Raum und Leistung ohne Bezug auf die Kernfunktionen des Systems
erfordert.
-
Aus
US 5,396,028 ist eine Vorrichtung
für Übertragungsleitungsterminierung
bekannt. Gemäß dieser
Literaturstelle wird Übertragungsleitungsterminierung
mittels eines Übertragungsgatters
erreicht, das aus einem PMOS-Transistor und einem NMOS-Transistor
besteht, jeder mit einem Widerstand, der in Reihe verbunden ist.
Die resultierenden Strukturen sind parallel verbunden. Das Übertragungsgatter
wird zum Abstimmen der Terminierungsimpedanz über den zwei Übertragungsleitungsleitern auf
eine analoge Weise verwendet. Zu diesem Zweck ist eine Präzisionswiderstandssteuerschaltung
erforderlich.
-
Die
vorliegende Erfindung zielt auf die Lösung der oben erwähnten Probleme.
Es ist das Ziel der Erfindung, digitale Hochgeschwindigkeitssignalisierung
so einfach, raum- und kosteneffizient wie möglich zu machen.
-
Dieses
Ziel wird wie in Anspruch 1 definiert gelöst. Ausführungsformen der Erfindung
sind in den abhängigen
Ansprüchen
definiert.
-
Gemäß der vorliegenden
Erfindung ist es die integrierte Leitungsempfängerschaltung, die nicht nur
die Regenerierung der Signale durchführt, die über die Übertragungsleitung empfangen
werden, sondern auch richtige Terminierung der Übertragungsleitung mittels
Einbeziehung eines Terminierungsimpedanzmittels auf dem Chip der
integrierten Leitungsempfängerschaltung
vorsieht. Natürlich kann
die integrierte Leitungsempfängerschaltung,
die das integrierte Terminierungsimpedanzmittel enthält, auf
dem gleichen Chip wie andere Schaltungstechnik, die Verarbeitung
der empfangenen Information gewidmet ist, integriert sein.
-
Die
Leitungsempfängerschaltung
gemäß der vorliegenden
Erfindung erlaubt eine Verbindung der Übertragungsleitung direkt mit
den Eingangspins einer integrierten Schaltung, die Daten über die Übertragungsleitung
empfängt,
ohne die Notwendigkeit einer Bereitstellung richtiger Terminierung
der Übertragungsleitung.
Entsprechend ist kein zusätzlicher Raum
auf der gedruckten Schaltungsplatine für Komponenten erforderlich,
die die Übertragungsleitung terminieren.
Auf diese Weise ist es möglich,
eine große
Zahl von Signalkanälen
mit einer großen
Zahl von Eingangspins auf eine raum- und kosteneffiziente Weise
zu verbinden. Die vorliegende Erfindung macht von der Tatsache Gebrauch,
dass moderne digitale Differenzialsignalisierungskonzepte geringe
Signalisierungsspannungsdifferenzen in dem Bereich von z.B. 0,2
Volt derart einsetzen, dass die Terminierungsimpedanzen nicht viel
Leistung ableiten und daher auf dem Halbleitersubstrat der Leitungsempfängerschaltung
ohne Belegung von viel Raum integriert werden können. Integration des Leitungsterminierungsimpedanzmittels
und des Eingangsverstärkers auf
dem gleichen Chip hat den zusätzlichen
Vorteil, dass störende
Resonanzen, die aus einer seriellen Verbindung induktiver Komponenten
von Bonddrähten
und der Kapazitäten
der Eingangsanschlüsse
eines Verstärkers
entstehen können,
sehr effizient gedämpft
werden können,
derart, dass die Stabilität
der gesamten Schaltungsgestaltung verbessert wird.
-
Um
zu vermeiden, dass Mittel zum Übersetzen
zwischen unterschiedlichen Signalisierungspegeln in gemischten Systemen
notwendig sind, die eine Vielfalt von unterschiedlichen digitalen
Signalisierungsschemata einsetzen, können die Terminierungsmittel,
die über
den Eingangsanschlüssen
der Eingangsverstärkerschaltung
verbunden sind, schwebend gehalten werden, d.h. erfordern nicht eine
vorbestimmte Gleichtaktspannung (Spannung eines gemeinsamen Modus)
für einen
richtigen Betrieb, sondern können über einem
ausreichend großen
Gleichtaktspannungsbereich arbeiten, z.B. leicht unter Massepegel
bis zu leicht über
dem Pegel der Energieversorgungsspannung der Leitungsempfängerschaltung.
Falls die Eingangsverstärkerschaltung mit
einem entsprechend großen
Gleichtaktspannungsbereich versehen ist, können die Leitungsempfängerschaltungen
mit einem beliebigen Sender verbunden werden und werden richtig
arbeiten, solange wie die Gleichtaktspannung auf der Übertragungsleitung,
so weit wie durch den Sender bestimmt, innerhalb des Gleichtaktbetriebsspannungsbereichs
der Eingangsverstärkerschaltung
und des Terminierungsimpedanzmittels ist.
-
Um
unterschiedliche Kennwiderstände
von Übertragungsleitungen
zu bewältigen,
enthält
die Leitungsempfängerschaltung
außerdem
eine Vielzahl von Impedanzschaltungen und mindestens eine Übertragungsgatterschaltung,
die steuerbar ist, in einem Übertragungszustand
geringer Impedanz oder einem Blockierungszustand hoher Impedanz
zu sein, wobei die Vielzahl von Impedanzschaltungen und die mindestens
eine Übertragungsgatterschaltung
derart zusammengeschaltet sind, dass ein Impedanzwert des Leitungsterminierungsimpedanzmittels
mittels Steuerung der mindestens einen Übertragungsgatterschaltung
gesteuert werden kann. Das Terminierungsimpedanzmittel umfasst eine
Vielzahl von Impedanzmitteln, die in Reihe verbunden sind, jedes Impedanzmittel
mit einem Übertragungsgatter,
das parallel verbunden ist, derart, dass durch geeignetes Auswählen eines Übertragungszustands
oder eines Blockierungszustands von jedem dieser Übertragungsgatter
die Gesamtimpedanz der seriellen Schaltung nach Bedarf abgestimmt
werden kann. Das Terminierungsimpedanzmittel ist dadurch von Vorteil,
dass eine unerwünschte
Kapazität,
die aus dem Terminierungsmittel resultiert, klein gehalten werden
kann.
-
Der Übertragungszustand
von jedem Übertragungsgatter
kann über
einen jeweiligen Steueranschluss für jedes Übertragungsgatter gesteuert
werden. Falls eine Vielzahl von ähnlichen
Leitungsempfängerschaltungen
für eine
Vielzahl von Signalkanälen
auf einem gemeinsamen Halbleiterchip vorgesehen ist, können die
entsprechenden Steueranschlüsse
von entsprechenden Übertragungsgatterschaltungen
miteinander verbunden werden. Die Steueranschlüsse der Leitungsempfängerschaltung
können mit
dedizierten Eingangskonfigurationspins verbunden sein oder können durch
eine Logikschaltung angesteuert werden, die nutzlose oder destruktive Kombinationen
von Übertragungszuständen der Übertragungsgatter
jeder Leitungsempfängerschaltung
ausschließen.
-
Im
Folgenden werden Ausführungsformen der
vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen
detaillierter beschrieben.
-
1 zeigt
ein Gesamtblockdiagramm einer Leitungsempfängerschaltung;
-
2 zeigt
eine erste Ausführungsform
eines Leitungsterminierungsimpedanzmittels;
-
3 zeigt
eine zweite Ausführungsform
eines Leitungsterminierungsimpedanzmittels;
-
4 zeigt
eine dritte Ausführungsform
eines Leitungsterminierungsimpedanzmittels;
-
5 zeigt
eine Ausführungsform
eines Leitungsterminierungsimpedanzmittels gemäß der vorliegenden Erfindung;
-
6a zeigt
das Symbol, das zum Darstellen eines Übertragungsgatters verwendet
wird; und
-
6b zeigt
ein schematisches Diagramm einer Ausführungsform eines Übertragungsgatters gemäß der Erfindung.
-
1 zeigt
ein Gesamtblockdiagramm einer Ausführungsform einer Leitungsempfängerschaltung.
In diesem Diagramm bezeichnet Bezugszeichen 1 eine Differenzialeingangsverstärkerschaltung mit
einem nicht-invertierenden Eingangsanschluss 11 und einem
invertierenden Eingangsanschluss 12. Eine Spannungsdifferenz über den
Eingangsanschlüssen 11 und 12 wird
durch den Verstärker 1 auf eine
lineare oder nicht-lineare Weise verstärkt, und das verstärkte Signal
erscheint im Ausgangsanschluss 13 des Verstärkers 1.
Bezugszeichen 2 bezeichnet ein Leitungsterminierungsimpedanzmittel, das über den
Eingangsanschlüssen 11 und 12 von Verstärker 1 verbunden
ist. Leiter 31 und 32 bilden eine Übertragungsleitung,
die durch einen Datensender (nicht gezeigt) angesteuert wird und
mit den Eingangsanschlüssen 11 und 12 des
Verstärkers 1 verbunden
sind. Die gestrichelte Box um Eingangsverstärker 1 und Leitungsterminierungsimpedanzmittel 2 zeigt
an, dass sowohl die Eingangsverstärkerschaltung 1 als
auch das Leitungsterminierungsimpedanzmittel 2 auf einem
gemeinsamen Halbleitersubstrat integriert sind, d.h. sowohl der
Eingangsverstärker 1 als
auch das Leitungsterminierungsimpedanzmittel 2 Komponenten
der gleichen integrierten Schaltung sind. Natürlich können zusätzlich zu den Elementen, die
innerhalb der gestrichelten Box in 1 gezeigt werden,
andere Elemente auf der integrierten Schaltung vorgesehen sein,
z.B. zusätzliche
Eingangsverstärker
und Leitungsterminierungsmittel für zusätzliche Signalkanäle und andere
Schaltungstechnik zum Verarbeiten der Information, die über jede
der Übertragungsleitungen
empfangen wird, die mit der integrierten Schaltung verbunden sind.
-
Anschlüsse VDD
und VSS in 1 bezeichnen die Energieversorgungsanschlüsse für die Eingangsverstärkerschaltung 1.
Während
das Leitungsterminierungsimpedanzmittel 2 in 1 gezeigt
wird, eine Energieversorgungsspannung über VDD und VSS zu empfangen,
kann eine derartige Verbindung des Leitungsterminierungsimpedanzmittels 2 mit VDD
und VSS abhängig
von der bestimmten Ausführungsform
des Leitungsterminierungsimpedanzmittels 2 nicht notwendig
sein.
-
In
seiner grundlegendsten Form ist das Leitungsterminierungsimpedanzmittel 2 ein
Widerstand, dessen Widerstandswert in Übereinstimmung mit dem Kennwiderstand
von Übertragungsleitung 31, 32 gewählt wird.
-
Das
Leitungsterminierungsimpedanzmittel 2 kann auch Gleichtaktterminierung
von jedem Signalleiter mit einer Terminierungsimpedanz für jeden
der Leiter 31 und 32 der Übertragungsleitung vorsehen. In
diesem Fall sind die jeweiligen Impedanzen mit VDD oder VSS oder
mit Anschluss VT verbunden, abhängig
von der Art von Terminierung, die durch den Sender erwartet wird.
Falls jede der Terminierungsimpedanzen mit dem Anschluss VT verbunden ist,
ermöglicht
das Anlegen einer externen Spannung an diesen Anschluss eine Gleichtaktterminierung
der Leiter 31, 32 der Übertragungsleitung in einem
beliebigen Potenzial, das abhängig
von der eingesetzten Art des Senders bestimmt werden kann.
-
2 zeigt
eine erste Ausführungsform
von Leitungsterminierungsimpedanzmittel 2. Gemäß dieser
Ausführungsform
umfasst Leitungsimpedanzterminierungsmittel 2 eine serielle
Verbindung einer ersten Impedanz R11, eines Übertragungsgatters T1 und einer
zweiten Impedanz R12, wobei diese serielle Verbindung über den
Eingangsanschlüssen 11 und 12 der
Eingangsverstärkerschaltung 1 verbunden
ist. In dieser Ausführungsform
bezeichnen 31 und 32 die Leiter einer symmetrischen Übertra gungsleitung (z.B.
verdrillte Leitung oder ähnliche
Typen von Übertragungsleitungen),
die durch die serielle Verbindung von R11, T1 und R12 terminiert
wird. Angesichts der symmetrischen Natur der Übertragungsleitung haben Impedanzen
R11 und R12 vorzugsweise den gleichen Impedanzwert. C1 bezeichnet
einen Steueranschluss von Übertragungsgatter
T1. Mittels Anlegen einer geeigneten Steuerspannung an Steueranschluss
C1 nimmt Übertragungsgatter
T1 einen Übertragungszustand
geringer Impedanz an, d.h. verbindet Impedanzen R11 und R12 im wesentlichen wie
ein Kurzschluss, oder nimmt einen Blockierungszustand hoher Impedanz
an, d.h. trennt im wesentlichen R11 und R12.
-
Mittels Übertragungsgatter
T1 erlaubt die erste Ausführungsform
entsprechend Ein- oder Ausschalten der internen Terminierung, die
im wesentlichen durch R11 und R12 gebildet wird, die in Reihe verbunden
sind. Auf diese Weise kann die Leitungsempfängerschaltung gemäß dieser
Ausführungsform konfiguriert
sein, an einer dedizierten Übertragungsleitung
zu arbeiten, oder kann konfiguriert sein, an einer Datenbusübertragungsleitung
zu arbeiten. In dem ersten Fall wird das Übertragungsgatter gesteuert,
den Übertragungszustand
geringer Impedanz anzunehmen, während
in dem letzteren Fall das Übertragungsgatter
gesteuert wird, den Blockierungszustand hoher Impedanz anzunehmen.
-
Obwohl
in 2 nicht gezeigt, ist es mittels Bereitstellung
einer Vielzahl von seriellen Schaltungen, jede bestehend aus einer
ersten Impedanz, einem Übertragungsgatter
und einer zweiten Impedanz, wie in 2 dargestellt,
wobei alle seriellen Schaltungen über Eingangsanschlüssen 11 und 12 von
Verstärker 1 parallel
verbunden sind, möglich, die
Terminierungsimpedanz über
den Eingangsanschlüssen 11 und 12 des
Eingangsverstärkers 1 zu konfigurieren,
mit unterschiedlichen Kennwiderständen von Übertragungsleitung 31, 32 übereinzu stimmen.
In diesem Fall erlauben die Übertragungsgatter T1
jeder seriellen Schaltung eine Auswahl bestimmter serieller Verbindungen
von Impedanzen R11, R12, derart parallel verbunden zu sein, dass
die resultierende Impedanz dieser parallelen Verbindung nach Bedarf
abstimmbar ist.
-
3 zeigt
eine zweite Ausführungsform
eines Leitungsterminierungsimpedanzmittels. Ähnlich zu der Ausführungsform,
die in 2 dargestellt wird, umfasst auch die zweite Ausführungsform
eine serielle Verbindung einer ersten Impedanz R11, eines Übertragungsgatters
T1 und einer zweiten Impedanz R12, wobei diese serielle Schaltung über den Eingangsanschlüssen 11 und 12 von
Eingangsverstärker 1 verbunden
ist. Bezugszeichen 31 und 32 bezeichnen erneut
die Leiter einer Übertragungsleitung,
die mit den Eingangsanschlüssen 11 und 12 von
Verstärker 1 verbunden
sind. Zusätzlich
zu den Elementen, die in 2 gezeigt werden, umfasst die zweite
Ausführungsform
ein erstes Paar von Übertragungsgattern
T11, T12, ein zweites Paar von Übertragungsgattern
T13, T14 und ein drittes Paar von Übertragungsgattern T15, T16.
C11 bezeichnet einen Steueranschluss zum Steuern des Übertragungszustands
der Übertragungsgatter
T11 und T12. C12 bezeichnet einen Steueranschluss zum Steuern des
Zustands von Übertragungsgattern
T13 und T14, und C13 bezeichnet einen Steueranschluss zum Steuern
des Übertragungszustands
von Übertragungsgattern
T15 und T16. Die Übertragungsgatter, die
zu dem gleichen Paar gehören,
nehmen stets den gleichen Übertragungszustand
an, der durch das Signal bestimmt ist, das an den entsprechenden
Steueranschluss angelegt wird.
-
Das
erste Übertragungsgatter
T11 des ersten Paars ist zwischen dem Anschluss von Impedanz R12,
der mit Übertragungsgatter
T1 verbunden ist, und dem negativen Energieversorgungsanschluss VSS
verbunden. Das zweite Übertragungsgatter
T12 des ersten Paars ist zwischen dem Anschluss R11, der mit Übertragungsgatter
T1 verbunden ist, und dem Anschluss VSS verbunden. Das erste Übertragungsgatter
T13 des zweiten Paars von Übertragungsgattern
ist mit dem Anschluss von Impedanz R12, der mit Übertragungsgatter T1 verbunden
ist, und dem positiven Energieversorgungsanschluss VDD verbunden.
Das zweite Übertragungsgatter
T14 des zweiten Paars von Übertragungsgattern
ist zwischen dem Anschluss von Impedanz R11, der mit Übertragungsgatter
T1 verbunden ist, und Energieversorgungsanschluss VDD verbunden.
Das erste Übertragungsgatter
T15 des dritten Paars von Übertragungsgattern
ist zwischen dem Anschluss von Impedanz R11, der mit Übertragungsgatter
T1 verbunden ist, und einem Anschluss VT zum Anlegen eines externen
Spannungspotenzials verbunden. Das zweite Übertragungsgatter T16 des dritten
Paars ist zwischen dem Anschluss von Impedanz R12, der mit Übertragungsgatter
T1 verbunden ist, und Anschluss VT verbunden.
-
Die
zweite Ausführungsform
ermöglicht, dass
das Leitungsimpedanzterminierungsmittel konfiguriert sein kann,
eine Vielfalt von unterschiedlichen Typen von Übertragungsleitungen zu terminieren. Abhängig von
den Steuersignalen, die an Steueranschlüsse C1, C11, C12 und C13 angelegt
werden, ist es möglich,
die Leitungsempfängerschaltung
zu konfigurieren, die das Leitungsterminierungsimpedanzmittel der
zweiten Ausführungsform
einbezieht, zum Terminieren einer symmetrischen Übertragungsleitung, und/oder
zum Vorsehen einer Gleichtaktterminierung von jedem der Leiter 31, 32 der Übertragungsleitung
zu dem positiven Energieversorgungsanschluss VDD, oder zu dem negativen
Energieversorgungsanschluss VSS oder zu einer beliebigen Terminierungsspannung,
die an Anschluss VT angelegt wird. Auch erlaubt diese Ausführungsform,
dass überhaupt
keine Terminierung der Übertragungsleitung
stattfindet.
-
Zum
Terminieren einer symmetrischen Übertragungsleitung
wird Übertragungsgatter
T1 gesteuert, in einem Übertragungszustand geringer
Impedanz zu sein, während
alle anderen Übertragungsgatter,
die in 3 dargestellt sind, gesteuert werden, in einem
Blockierungszustand hoher Impedanz zu sein. Zum Vorsehen einer Gleichtaktterminierung der
Leiter 31, 32 mit Bezug auf das positive Energieversorgungspotenzial
VDD werden die Übertragungsgatter
T13 und T14 gesteuert, einen Übertragungszustand
geringer Impedanz anzunehmen, während
alle anderen Übertragungsgatter,
die in 3 dargestellt sind, gesteuert werden, einen Blockierungszustand
hoher Impedanz anzunehmen.
-
Falls
eine Gleichtaktterminierung von Leitern 31, 32 mit
Bezug auf das negative Energieversorgungsanschlusspotenzial VSS
erforderlich ist, werden Übertragungsgatter
T11 und T12 gesteuert, einen Übertragungszustand
geringer Impedanz anzunehmen, während
alle anderen Übertragungsgatter, die
in 3 dargestellt sind, gesteuert werden, einen Blockierungszustand
hoher Impedanz anzunehmen. Falls eine Gleichtaktterminierung von
Leitern 31, 32 mit Bezug auf ein Spannungspotenzial,
das sich von VDD oder VSS unterscheidet, gewünscht wird, wird eine Spannungsquelle,
die einen geeigneten Spannungspegel vorsieht, zwischen Anschluss
VT und z.B. VSS verbunden, und alle Übertragungsgatter mit Ausnahme
von T15 und T16 werden gesteuert, einen Blockierungszustand hoher
Impedanz anzunehmen, während
T15 und T16 gesteuert werden, einen Übertragungszustand geringer
Impedanz anzunehmen.
-
Falls
eine symmetrische Terminierung von Leitern 31, 32 und
zur gleichen Zeit eine Gleichtaktterminierung von Leitern 31, 32 gewünscht wird,
d.h. falls eine Y-Typ-Terminierung der Übertragungsleitung gewünscht wird,
kann Übertragungsgatter
T1 gesteuert werden, in einem Übertragungszustand geringer
Impedanz zu sein, und zur gleichen Zeit im Fall, dass eine Gleichtaktterminierung
zu VDD gewünscht
wird, können Übertragungsgatter
T13 und T14 gesteuert werden, in einem Übertragungszustand geringer
Impedanz zu sein. Falls eine Y-Typ-Ter minierung mit Bezug auf VT
gewünscht wird,
werden ähnlich Übertragungsgatter
T1, T15 und T16 gesteuert, einen Übertragungszustand geringer
Impedanz anzunehmen, während
alle anderen Übertragungsgatter
in einem Blockierungszustand sind. Falls eine Y-Terminierung mit
Bezug auf VSS gewünscht
wird, sind Übertragungsgatter
T1, T11 und T12 in einem Zustand geringer Impedanz, während alle
anderen Übertragungsgatter
in einem Blockierungszustand sind. Für jede Art von Y-Terminierung
kann eine zusätzliche
Impedanz RS1, RS2, RS3 vorgesehen werden, die als eine Quellenimpedanz für die Gleichtaktterminierungsspannung
agiert, wie in 3 gezeigt wird. Natürlich kann
auch eine Y-Typ-Terminierung von Übertragungsleitungen 31 und 32 erreicht
werden, wobei Übertragungsgatter T1
in einem Blockierungszustand ist. In diesem Fall müsste jedoch
die Stromansteuerfähigkeit
von Übertragungsgattern
T11 bis T16 höher
sein, und entsprechend müsste
die Größe dieser Übertragungsgatter größer sein
als in dem Fall, dass für
eine Y-Typ-Terminierung auch Übertragungsgatter
T1 gesteuert wird, einen Übertragungszustand
geringer Impedanz anzunehmen.
-
4 stellt
eine dritte Ausführungsform
eines Leitungsterminierungsimpedanzmittels dar. Diese Ausführungsform
unterscheidet sich von der in 3 gezeigten
Ausführungsform
dadurch, dass an Stelle eines einzelnen Übertragungsgatters T1, das zwischen
Impedanzen R11 und R12 verbunden ist, eine serielle Verbindung von
zwei Übertragungsgattern
T21 und T22 zwischen Impedanzen R21 und R22 verbunden ist. An Stelle
des Paars von Übertragungsgattern
T11, T12 ist außerdem
ein einzelnes Übertragungsgatter
T25 vorgesehen. An Stelle eines Paars von Übertragungsgattern T13, T14
ist ein einzelnes Übertragungsgatter
T23 vorgesehen. An Stelle eines Paars von Übertragungsgattern T15, T16
ist ein einzelnes Übertragungsgatter
T24 vorgesehen. Jedes von Übertragungsgattern
T23 bis T25 hat einen seiner Übertragungsanschlüsse mit
dem Übertragungsanschluss
von T21 verbunden, der mit einem Übertragungs anschluss von T22
verbunden ist, wie in der Figur gezeigt. Betrieb und Steuerung der dritten
Ausführungsform
sind ähnlich
zu dem, was hinsichtlich der zweiten Ausführungsform beschrieben wurde.
-
Hinsichtlich
der ersten, zweiten und der dritten Ausführungsform ist zu vermerken,
dass sowohl die Impedanzen R11, R12, R21 und R22 als auch die Impedanzen
RS1, RS2, RS3 nicht als getrennte Komponenten auf dem Halbleiterchip
vorhanden sein müssen,
sondern mittels einer Gestaltung der jeweiligen Übertragungsgatter derart, dass
sie in ihren jeweiligen Übertragungszuständen geringer
Impedanz eine gewünschte Übertragungsimpedanz
haben, bewirkt werden können.
Wenn Feldeffekttransistoren zum Gestalten der Übertragungsgatter verwendet werden,
kann die gewünschte Übertragungsimpedanz
z.B. durch geeignetes Gestalten der Kanalgeometrie erhalten werden.
-
Falls
keine Terminierung von Übertragungsleitung 31, 32 durch
das Leitungsterminierungsimpedanzmittel 2 gewünscht wird,
werden alle Übertragungsgatter,
die in 2, 3 oder 4 dargestellt
sind, zu einem Blockierungszustand hoher Impedanz umgeschaltet.
Um die kapazitive Last auf Übertragungsleitungen 31 und 32 abzusenken,
können
zusätzliche Übertragungsgatter
(in den Figuren nicht gezeigt) zwischen Verstärkereingangsanschluss 11 und
erster Impedanz R21 oder R22 und des weiteren zwischen zweiter Impedanz
R12 oder R22 und Verstärkereingangsanschluss 12 vorgesehen
werden. Diese zusätzlichen Übertragungsgatter können derart
gesteuert werden, dass falls keine Terminierung gewünscht wird,
diese zusätzlichen Übertragungsgatter
(nicht gezeigt) den Blockierungszustand hoher Impedanz und anderenfalls
den Übertragungszustand
geringer Impedanz annehmen.
-
5 zeigt
eine Ausführungsform
eines Leitungsterminierungsimpedanzmittels gemäß der vorliegenden Erfindung.
Gemäß dieser
Ausführungsform
ist eine serielle Verbindung von drei Impedanzen R31, R32 und R33
vorgesehen. Jede dieser Impedanzen hat ein Übertragungsgatter T31, T32
bzw. T33, das parallel verbunden ist. Aus Gründen der Einfachheit werden
die Steueranschlüsse
von T31 bis T33 in 5 nicht gezeigt. Diese Ausführungsform
erlaubt eine Abstimmung der Leitungsterminierungsimpedanz zwischen
Leitern 31 und 32 der Übertragungsleitung mittels
Kurzschließen
(Überbrücken) ausgewählter Impedanzen
unter der Vielzahl von Impedanzen R31 bis R33, die in Reihe verbunden
sind. Ähnlich
zu den vorherigen Ausführungsformen
können
zusätzliche Übertragungsgatter
(nicht gezeigt) zwischen Verstärkereingangsanschluss 11 und
der seriellen Verbindung und zwischen Verstärkereingangsanschluss 12 und
der seriellen Verbindung vorgesehen sein, um eine Trennung des gesamten
Leitungsterminierungsimpedanzmittels 2 zu erlauben, falls
erwünscht.
-
Um
Y-Typ-Terminierung zu ermöglichen,
hat eine Modifikation des Leitungsimpedanzterminierungsmittels von 5 das
zentrale Übertragungsgatter
T32 durch eine Leitungsterminierungsimpedanzschaltung 2,
die in 3 gezeigt wird, oder durch eine Leitungsterminierungsimpedanzschaltung,
die in 4 gezeigt wird, ersetzt.
-
Mittels
einer Verbindung einer Vielzahl von Schaltungen, Beispiele von denen
in Verbindung mit 2, 3, 4 und 5 beschrieben
werden, parallel und über
die Eingangsanschlüsse 11 und 12 des
Verstärkers 1 ist
es möglich,
die Terminierungsimpedanz über
den Eingangsanschlüssen 11 und 12 des
Eingangsverstärkers 1 und
die Gleichtaktterminierungsimpedanzen über jedem der Eingangsanschlüsse 11, 12 bzw.
das gewünschte
Terminierungspotenzial zu konfigurieren, um unterschiedliche Kennwiderstände der
eingesetzten Übertragungsleitung 31, 32 anzupassen.
Mittels geeigneter Auswahl des Übertragungszustands
der Übertragungsgatter, die
in der Schaltung verfügbar sind,
resultierend aus der parallelen Verbindung, kann der Wert der symmetrischen
Terminierungsimpedanz und/oder der Wert der jeweiligen Gleichtaktterminierungsimpedanzen
je nach Erfordernis mittels einer effektiven parallelen Verbindung
einer geeigneten Zahl von Impedanzen abgestimmt werden. Falls eine
Vielzahl von Schaltungen gemäß beliebiger
der zuvor beschriebenen Ausführungsformen
parallel verbunden werden, kann es zu empfehlen sein, zusätzliche Übertragungsgatter
in Reihe mit dieser parallelen Verbindung an beiden Enden dieser
parallelen Verbindung vorzusehen, um die kapazitive Last auf der Übertragungsleitung 31, 32 mittels
Schalten dieser zusätzlichen Übertragungsgatter
in einem Blockierungszustand hoher Impedanz zu reduzieren, falls
keine Terminierung über
Leitungen 31, 32 gewünscht oder erforderlich ist.
-
Steueranschlüsse C1 und
C11, C12, C13 von jedem Leitungsimpedanzterminierungsmittel 2 können als
Eingangskonfigurationspins der integrierten Schaltung, die die Leitungsempfängerschaltung der
vorliegenden Erfindung enthält,
verkörpert
sein. Alternativ und wünschenswerter
kann eine Logikschaltung zum Ansteuern von Steueranschlüssen C1,
C11, C12, C13 abhängig
von dem logischen Zustand von Eingangsanschlüssen der Logikschaltung derart
vorgesehen sein, dass fehlerhafte Kombinationen von Übertragungszuständen der Übertragungsgatter
der jeweiligen Paare von Übertragungsgattern ausgeschlossen
sind. Auf diese Weise kann die Zahl von Konfigurationspins, die
zum Einrichten des Leitungsterminierungsimpedanzmittels 2 erforderlich sind,
reduziert werden, und eine Zerstörung
der integrierten Schaltung wegen Fehlkonfiguration kann vermieden
werden. Diese Logikschaltung kann auch die zusätzlichen Übertragungsgatter, die in den
Figuren nicht gezeigt werden, falls vorgesehen, steuern.
-
Die
Logikschaltung kann binäre
Information über
den Terminierungswert und binäre
Information über
den Terminierungstyp empfangen. Terminierungstypen können enthalten
keine Terminierung, d.h. sehr hohe Terminierungsimpedanzwerte, die sich
Unendlichkeit annähern,
schwebende parallele (symmetrische) Terminierung, Gleichtaktterminierung
zu VSS, VT oder VDD und Y-Terminierung zu VSS, VT oder VDD.
-
Als
eine Alternative zum Steuern der Logikschaltung über externe Steueranschlüsse zum
Eingeben von Information über
die Terminierungsimpedanzwerte und den Terminierungstyp ist es möglich, den Übertragungszustand
von jedem der Übertragungsgatter
zu programmieren, wenn eine integrierte Schaltung, die eine Leitungsempfängerschaltung
gemäß der vorliegenden
Erfindung enthält,
gestaltet oder hergestellt wird. Die Programmierung kann mittels
Sicherungen, Laserbrennen, Maskenprogrammierung etc. erfolgen.
-
Außerdem kann
eine Steuerschaltung zum aktiven Abstimmen der Terminierungsimpedanz
auf einen gewünschten
Wert vorgesehen sein, um Verarbeitungsvariationen und/oder Temperaturvariationen und/oder
Energieversorgungsvariationen zu kompensieren. Zu diesem Zweck kann
die aktive Steuerschaltung einen externen Bezugswiderstand enthalten.
-
6a zeigt
das Symbol, das zum Darstellen eines Übertragungsgatters der vorliegenden
Erfindung verwendet wird. Ein Übertragungsgatter
umfasst zwei Übertragungsanschlüsse a, b
ebenso wie einen Steueranschluss c. Abhängig von dem Signal, das an
den Steueranschluss c angelegt wird, nimmt mit Bezug auf Anschlüsse a und
b das Übertragungsgatter
einen Übertragungszustand
geringer Impedanz oder einen Blockierungszustand hoher Impedanz
an. 6b zeigt eine Ausführungsform des Übertragungsgatters
von 6a. Gemäß dieser Ausführungsform
umfasst das Übertragungsgatter einen
NMOS-Transistor TR1 ebenso wie einen PMOS-Transistor TR2, wobei
die Kanäle
des NMOS-Transistors TR1 und des PMOS-Transistors TR2 zwischen Anschlüssen a und
b des Übertragungsgatters
parallel verbunden sind. INV bezeichnet einen Inverter, dessen Ausgang
mit dem Gate von PMOS-Transistor TR2 verbunden ist. Eine Steuerspannung
im Anschluss c wird an das Gate von NMOS-Transistor TR1 ebenso wie
an den Eingang von Inverter INV angelegt.
-
Falls
die Spannung, die an Steueranschluss c angelegt wird, gering ist,
auf oder nahe zu Potenzial VSS, ist NMOS-Transistor TR1 in einem
nichtleitenden Zustand, solange wie weder das Potenzial von Anschluss
a noch das Potenzial von Anschluss b geringer als das Potenzial
von Anschluss c minus die Schwellenspannung von TR1 ist. Außerdem ist
das Gate von PMOS-Transistor TR2 auf dem hohen Potenzial (auf oder
nahe zu VDD) wegen der Aktion von Inverter INV derart, dass auch
dieser Transistor TR2 in einem nichtleitenden Zustand sein wird,
solange wie weder das Potenzial von Anschluss a noch das Potenzial
von Anschluss b über
das Gate-Potenzial von TR2 plus die Schwellenspannung von TR2 steigt. Falls
Anschluss c tief gehalten wird, wird entsprechend die in 6b dargestellte
Schaltung einen nicht-leitenden Zustand hoher Impedanz zwischen Anschlüssen a und
b solange beibehalten, wie die Potenziale von Anschlüssen a und
b innerhalb der gerade erwähnten
Grenzen bleiben.
-
Falls
das Potenzial in Anschluss c bis zu VDD oder nahe zu VDD angehoben
wird, empfängt das
Gate von NMOS-Transistor TR1 das hohe Potenzial, während wegen
dem Inverter INV das Gate von PMOS-Transistor TR2 eine tiefe Spannung
empfängt.
Entsprechend wird NMOS-Transistor TR1 leiten, solange wie der Anschluss
von Anschlüssen
a, b, der das tiefere Potenzial hat, ein Potenzial hat, das geringer
als das Potenzial im Steueranschluss c um die Schwellenspannung
von TR1 ist. PMOS-Transistor
TR2 nimmt einen leitenden Zustand ein, solange wie das höhere Potenzial
der Potenziale in Anschlüssen
a, b um die Schwellenspannung von TR2 höher als die Gate-Spannung von PMOS-Transistor
TR2 ist, die bei oder nahe zu VSS ist. Falls ein hohes Potenzial
an Steueranschluss c angelegt wird, nimmt die Schaltung von 6b entsprechend
einen Übertragungszustand
geringer Impedanz zwischen Anschlüssen a und b ungeachtet des
Potenzials in Anschlüssen
a und b an, wobei dies die Schaltung von 6b für eine schwebende
Operation geeignet macht.